KR900000075Y1 - Mode changing circuit of vtr - Google Patents

Mode changing circuit of vtr Download PDF

Info

Publication number
KR900000075Y1
KR900000075Y1 KR2019860015215U KR860015215U KR900000075Y1 KR 900000075 Y1 KR900000075 Y1 KR 900000075Y1 KR 2019860015215 U KR2019860015215 U KR 2019860015215U KR 860015215 U KR860015215 U KR 860015215U KR 900000075 Y1 KR900000075 Y1 KR 900000075Y1
Authority
KR
South Korea
Prior art keywords
mode
control signal
flop
flip
microprocessor
Prior art date
Application number
KR2019860015215U
Other languages
Korean (ko)
Other versions
KR880008527U (en
Inventor
윤승환
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860015215U priority Critical patent/KR900000075Y1/en
Publication of KR880008527U publication Critical patent/KR880008527U/en
Application granted granted Critical
Publication of KR900000075Y1 publication Critical patent/KR900000075Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Abstract

내용 없음.No content.

Description

VTR의 모우드 절환회로VTR mode switching circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 제1도에 따른 타이밍챠트이다.2 is a timing chart according to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이크로프로세서 2 : 매카니즘제어부1: microprocessor 2: mechanism control unit

3 : D플립플롭 4 : 프로그램스위치3: D flip flop 4: program switch

PSW1: 재생스위치 PAW1: 일시정지스위치PSW 1 : Regeneration switch PAW 1 : Pause switch

F : 감이모우드 제어신호출력단 R : 되감이모우드 제어신호출력단F: Sense mode control signal output terminal R: Sense mode control signal output terminal

S : 정지 모우드 제어신호출력단 P : 재생모우드 제어신호출력단S: Stop mode control signal output terminal P: Playback mode control signal output terminal

P/S : 일시정지모우드 제어신호 출력단P / S: Pause mode control signal output terminal

본 고안은 VTR의 모우드 절환회로에 관한 것으로, 특히 감이 또는 되감이 모우드로부터 원텃치방식으로 일시정지모우드로 절환시켜줄수 있게 되므로써 필요한 화면을 검색할수 있도록 된 모우드 절환회로에 관한것이다.The present invention relates to a mode switching circuit of the VTR, and more particularly, to a mode switching circuit that enables the screen to be searched for as necessary by switching the sense or rewinding mode from the mode to the pause mode.

일반적으로 다양한 기능을 수행하는 VTR에 있어 VTR의 특수기능인 일시정지모우드는 화면을 일정시간동안 정지시켜 그에 대한 화면검색을 한다거나, 프로그램의 편집녹화를 할때 녹화된 프로그램의 화면을 정지시켜놓은 다음 일시정지된 화면에 뒤이어 녹화된 프로그램을 연속적으로 녹화시져 주게될 때에 적절한 모우드인바, 이에 대해 기능이 단순한 종래의 VTR에서는 감이 또는 되감이 모우드가 진행되는 동안 일시정지모우드로 직접절환시켜 놓을 수가 없게 되어있었다.In general, in the VTR which performs various functions, the pause mode, a special function of the VTR, pauses the screen for a certain time and searches for it, or pauses the recorded program screen after editing the program. When a recorded program is recorded continuously after a still picture, the appropriate mode is used. However, in the conventional VTR, which has a simple function, it is impossible to switch directly to the pause mode while the sense or rewind mode is in progress. there was.

즉, 종래의 VTR이 감이 또는 되감이 모우드에서 필요한 화면을 검색하기 위해서는 재생모우드로 일단 절환시켜놓은 다음 필요한 화면 위치에서 일시정지모우드에 대한 기능키를 조작하여야 함 화면이 일정시간 동안 정지되도록 되어 있는데, 이러한 종래 방식에 있어서는 감이 또는 되감이 모우드로부터 일시정지모우드로의 절환에 따른 기능키의 조작이 여러번 수행되어져야만 되었기 때문에, 그에 따른 VTR의 장치에 무리가 가해지게 되거나 필요한 화면을 검색하기 위한 소요시간이 비교적 길어지게 되어 필요한 부분의 화면검색에 신속성이 결여되고 있었다.In other words, in order to search for the required screen in the conventional VTR rewind or rewind mode, the user must switch to the playback mode and then operate a function key for the pause mode at the required screen position. In this conventional method, since the operation of the function keys according to the switching of the sense or rewind mode from the pause mode to the pause mode has to be performed several times, the apparatus of the VTR is applied to the device of the VTR and the necessary screen is searched. Due to the relatively long time required, the screen search of the necessary part was lacking in speed.

본 고안은 상기와 같은 사정에 비추어 안출된 것으로서, 감이 또는 되감이모우드로부터 화면검색을 위한 일시정지 모우드로 절환시켜주고자 할 경우 재생모우드에 대한 기능키를 조작하지 않고서도 감이 또는 되감이모우드로부터 원텃치방식에 의해 일시정지모우드로 직접 절환시켜줄수 있도록 되므로서 신속하게 필요한 화면을 검색할 수 있는 모우드 절환방식이 개선된 VTR의 모우드 절환회로를 제공함에 그 목적이 있다.The present invention has been devised in view of the above circumstances, and in order to switch from the sense or rewind mode to a pause mode for screen search, the sense or rewind may be performed without operating a function key for the playback mode. The purpose of the present invention is to provide a VTR mode switching circuit with an improved mode switching method for quickly searching for necessary screens, since the mode can be directly switched from the mode to the pause mode.

상기한 목적을 실현하기 위한 본 고안의 구성 및 작용, 효과를 예시도면에 의거하여 상세히 설명하면 다음과같다.The configuration, operation, and effect of the present invention for realizing the above object will be described in detail with reference to the accompanying drawings.

본 고안은 재생스위치(PSW1)와 일시정지스위치(PAW1)에 각 모우드제어신호를 출력하는 마이크로프로세서(1)가 연결되고, 상기 마이크로프로세서(1)의 각 모우드 제어신호 출력단(F,R,S,P,P/S)에는 메카니즘제어부(2)가 연결되며, 상기 마이크로프로세서(1)의 정지모우드 제어신호 출력단(S)과 일시정지모우드 제어신호 출력단(P/S)에는 다이오드(D3, D4)를 통해 D플립플롭(3)의 클리어단(CL)이 연결됨과 더불어 감이 모우드제어신호출력단(F)과 되감이 모우드 제어신호출력단(R)에는 다이오드(D5, D6)를 통해 상기 D플립플롭(3)의 프리셋트단(PR)이 연결되고, 상기 메카니즘제어부(2)에는 테이프로딩후 하이레벨의 신호가 출력되는 프로그램 스위치(4)가 연결되며, 상기 D플립플롭(3)의 프레셋트단(PR)과 클리어단(CL) 입력측 사이에는 다이오드(D7, D8)가 상호 역방향 접속되과 더불어 그 접속점에는 상기 D플립플롭(3)의 클럭단(CK)이 연결되고, 상기 D플립플롭(3)의 출력단(Q)에는 트랜지스터(TR1, TR2)의 각 컬렉터가 연결되고, 상기 트랜지스터(TR1)의 베이스에는 상기 일시정지스위치(PAW1) 출력측이 저항(R1, R2)을 통해 연결됨과 더불어 그 에미터에는 저항(R3) 및 다이오드(D1)를 매개하여 상기 재생스위치(PSW1)와 마이크로프로세서(1)의 접속점이 연결되고, 상기 트랜지스터(TR2)의 베이스에는 상기 프로그램스위치(4)가 저항(R4, R5)을 통해 연결됨과 더불어 그 에미터에는 상기 일시정지스위치(PAW1)와 마이크로프로세서(1)의 접속점이 다이오드(D2)를 통해 연결되어 있는 구조로 되어있다.The present invention is connected to the microprocessor (1) for outputting each mode control signal to the play switch (PSW 1 ) and the pause switch (PAW 1 ), each mode control signal output stage (F, R) of the microprocessor (1) Mechanism control unit 2 is connected to, S, P, P / S, and a diode D is provided at the stop mode control signal output terminal S and the pause mode control signal output terminal P / S of the microprocessor 1. 3 , D 4 ) is connected to the clear terminal CL of the D flip-flop 3, and the sensed mode control signal output terminal F and the rewind mode control signal output terminal R are connected to the diodes D 5 and D 6. Preset stage (PR) of the D flip-flop (3) is connected, the mechanism control unit (2) is connected to the program switch (4) for outputting a high level signal after loading the tape, the D flip between the pre-set stage (PR) and a clear end (CL) the input side of the flop 3, the diodes (D 7, D 8) are mutually reverse With connection doegwa connection point thereof is the D clock stage (CK) of the flip-flop 3 are connected, has an output terminal (Q) of the D flip-flop 3, and each collector is connected to a transistor (TR 1, TR 2) The output of the pause switch PAW 1 is connected to the base of the transistor TR 1 through the resistors R 1 and R 2 , and the emitter has a resistor R 3 and a diode D 1 . The connection point of the regeneration switch PSW 1 and the microprocessor 1 is connected, and the program switch 4 is connected to the base of the transistor TR 2 through the resistors R 4 and R 5 . The emitter has a structure in which a connection point of the pause switch PAW 1 and the microprocessor 1 is connected through a diode D 2 .

제1도는 상기한 고조로 되어있는 본 고안의 회로도를 나타내는 것으로, 이에 대한 작용을 제2도의 D플립플롭(3)에 대한 타이밍챠트를 참조하여 구체적으로 설명하면 다음과 같다.FIG. 1 shows a circuit diagram of the present invention, which is in the above-described height, and the operation thereof will be described in detail with reference to the timing chart for the D flip-flop 3 of FIG.

먼저 VTR이 정지상태로 되는 경우에는 정지 또는 스틸 모우드이므로 마이크로프로세서(1)의 정지모우드제어신호 출력단(S) 또는 일시정지모우드 제어신호출력단(P/S)에서 하이레벨의 신호가 출력되어 다이오드(D3) 또는 (D4)에 인가됨과 더불어 매카니즘제어부(2)에 인가되고, 그에 따라 메카니즘 제어부(2)에서는 도시되어있지 않은 메카니즘을 해당 모우드로 절환시켜주게 되는 한편 상기 다이오드(D3또는 D4)에 인가된 하이레벨의 신호에 의해 접속점(①)이 하이레벨의 전위로 되어 제2도의(A)에서 처럼 t0까지의 하이레벨이 D플립플롭(3)의 클리어단(CL)에 인가되게 되므로서 D플립플롭(3)이 클리어되게 된다. 이로부터 상기 D플립플롭(3)의 출력단(Q)에서는 제2도의 (D)처럼 t0까지의 기간에 로우레벨의 신호가 출력되고, 또 트랜지스터(TR1, TR2)가 턴온프되므로 정지 또는 일시정지(여기서는 포우즈(Pause)상태)기능키가 작동되지 않게된다.First, when the VTR is stopped, the high level signal is output from the stop mode control signal output terminal S or the pause mode control signal output terminal P / S of the microprocessor 1 because it is a stop or still mode. In addition to D 3 ) or (D 4 ), it is applied to the mechanism control unit 2, whereby the mechanism control unit 2 switches a mechanism not shown to the corresponding mode, while the diode D 3 or D 4 ) The connection point ① becomes a potential of the high level by the high level signal applied to the high level signal, and as shown in FIG. 2A, the high level up to t 0 is applied to the clear end CL of the D flip-flop 3. The D flip-flop 3 is cleared by being applied. From this, the output terminal Q of the D flip-flop 3 outputs a low level signal in the period up to t 0 as shown in (D) of FIG. 2, and stops because the transistors TR 1 and TR 2 are turned on. Or Pause (here Pause) function key is disabled.

이어, VTR이 감이 또는 되감이 모우드로 되는 상태에서는 마이크로프로세서(1)의 감이 모우드제어신호출력단(F) 또는 되감이 모우드제어신호 출력단(R)에서 하이레벨의 신호가 출력되어 매카니즘제어부(2)에 인가됨과 더불어 다이오드(R5또는 R6)에 인가되게 된다. 이에 따라 매카니즘제어부(2)에서는 도시되어있지 않은 메카니즘을 감이 또는 되감이모우드 실행상태로 제어하게 되는바, 이때 다이오드(D5또는 D6)에 인가된 하이레벨의 신호는 접속점(②)을 하이레벨의 전위로 만들게 되어 제2도의 (B)처럼 t0시간에 D플립플롭(3)의 프리셋트만(PR)에 하이레벨의 전위가 인가되므로D플립플롭(3)의 출력단(Q)에서는 제2도의 (D)처럼 t0순간에 하이레벨의 신호가 출력되어 트랜지스터(TR1, TR2)의 컬렉터에 인가된다. 여기서, 접속점(①, ②)의 하이레벨의 신호가 다이오드(D7, D8)를 통해 D플립플롭(3)의 클럭단(CK)에 인가되므로 클럭단(CK)은 제2도의(C)에서처럼 t1기간까지 계속 하이레벨이 된다.Subsequently, in the state where the VTR becomes the sense or rewind mode, the sense signal of the microprocessor 1 is output from the mode control signal output terminal F or the rewind mode control signal output terminal R so that the mechanism control unit ( In addition to being applied to 2) it is applied to the diode (R 5 or R 6 ). Accordingly, the mechanism control unit 2 controls a mechanism (not shown) in the sensed or rewind mode execution state, where a high level signal applied to the diode D 5 or D 6 is connected to the connection point ②. Since the potential of the high level is applied to the preset PR of the D flip-flop 3 only at the time t 0 as shown in (B) of FIG. 2, the output terminal Q of the D flip-flop 3 is applied. In Fig. 2 (D), a high level signal is output at the time t 0 and is applied to the collectors of the transistors TR 1 and TR 2 . Here, since the high level signals of the connection points ① and ② are applied to the clock terminal CK of the D flip-flop 3 through the diodes D 7 and D 8 , the clock terminal CK is shown in FIG. ), It continues to be at a high level until t 1 .

상기와 같이 감이 또는 되감이모우드 수행중에 화면을 정시시키기 위해 일시정지스위치(PAW1)를 누르게되면 일시정지 스위치(PSW1)를 통해 전원전압(Vcc)이 저항(R1, R2)을 통해 트랜지스터(TR1)의 베이스에 인가되므로 트랜지스터(TR1)가 턴온되고, 그에따라 트랜지스터(TR1)의 에미터출력이 다이오드(D1)를 통해 재생스위치(PSW1)가 연결된 마이크로프로세서(1)의 입력단에 인가되어 마이 크로프로세서(1)에 재생스위치(PAW1)가 선택된 것처럼 재생신호가 인가되게 된다. 여기서, 상기 마이크로프로세서(1)에는 일시정지스위치(PAW1)를 통한 전원전압(Vcc)과 다이오드(D1)를 통한 하이레벨의 신호가 동시에 인가되지만 마이크로프로세서(1)에는 감이 또는 되감이 상태에서 마이크로프로세서(1)에서는 프로그램에 따라 재생모우드제어신호만을 재생모우드 제어신호출력단(P)을 통해 매카니즘제어부(2)에 인가하게 된다. 따라서 매카니즘 제어부(2)에너는 비데오테이프를 로딩시키도록 메카니즘을 제어하게 되고, 테이프의 로딩이 완료되면 프로그램스위치(4)에서 하이레벨의 신호가 출력되게 된다.As described above, when the pause switch PAW 1 is pressed to display the screen while the deceleration or rewind mode is being performed, the power supply voltage Vcc is connected to the resistors R 1 and R 2 through the pause switch PSW 1 . since over applied to the base of the transistor (TR 1) transistor (TR 1) is turned on, whereby the transistor (TR 1) of the emitter output of the microprocessor is playing switch (PSW 1) is connected via a diode (D 1) ( The regeneration signal is applied to the microprocessor 1 as if the regeneration switch PAW 1 is selected. Here, the power supply voltage Vcc through the pause switch PAW 1 and the high level signal through the diode D 1 are simultaneously applied to the microprocessor 1, but the microprocessor 1 is sensed or rewinded. In the state, the microprocessor 1 applies only the reproduction mode control signal to the mechanism control unit 2 through the reproduction mode control signal output terminal P according to the program. Therefore, the mechanism control unit 2 controls the mechanism to load the video tape, and when the loading of the tape is completed, a high level signal is output from the program switch 4.

그런데, 상기와 같이 재생모우드로 전환된 상태에서는 접속점(①,②)이 로우레벨로 되어 D플립플롭(3)의 클리어단(CL)과 프리세트단(PR)에 인가되고, 이때 클럭단(CK)에는 제2도의 (C)와 같이 프리셋트단(PR)이 로우레벨로 되는 t1시간에 하강엣지로 전환되는 클럭펄스가 발생되므로 D플립플롭(3)의 출력단(Q)에서는 제2도의 (D)와 같이 t1기간 이 후에도 하이레벨의 신호가 출력되어 트랜지스터(TR1,TR2)의 컬렉터에 인가된다. 또 트랜지스터(TR1)의 베이스에는 원텃치방식의 일시정지기능키(PAW1)가 일단접속되었다가 분리되므로 바이어스전압이 공급되지 않게되어 턴오프되고, 이와는 달리 트랜지스터(TR2)의 베이스에는 상기한 바와 같이 테이프의 로딩이 완료되면 프로그램스위치(4)에서 출력되는 하이레벨의 신호가 인가되므로 트랜지스터(TR2)가 턴온된다. 이에 따라 트랜지스터(TR2)의 에미터출력은 다이오드(D2)를 통해 일시정지신호가 입력되는 마이크로 프로세서(1)의 일단에 인가되므로 마이크로프로세서(1)에서는 일시정지모우드 제어신호출력단(P/S)을 통해 메카니즘 제어부(2)와 다이오드(D4)에 일시정모우드 제어신호를 송출하게 되므로 매카니즘 제어부(2)에서는 도시되어 있지 않은 매카니즘을 일시정지상태가 실행될 수 있도록 제어하게 되는 것이다. 한편, 다이오드(D4)에 인가된 신호는 접속점(①)을 하이레벨의 전위로 만들게 되어 D플립플롭(3)의 클리어단(CL)에 하이레벨이 인가되므로 D플립플롭(3)이 클리어되고, 이에따라 D플립플롭릅(3)의 출력단(Q2)에서는 제2도의(D)와 같이 t2순간에 로우레벨로 전환되게 된다.However, in the state of switching to the playback mode as described above, the connection points (1, 2) are brought low and are applied to the clear terminal CL and the preset terminal PR of the D flip-flop 3, and at this time, the clock terminal ( CK) generates a clock pulse that is switched to the falling edge at the time t 1 when the preset stage PR becomes low as shown in (C) of FIG. 2, so that the output terminal Q of the D flip-flop 3 generates a second pulse. As shown in (D) of FIG. 3 , a high level signal is output and applied to the collectors of the transistors TR 1 and TR 2 even after the period t 1 . In addition, since the one-stop type pause function key PAW 1 is connected to and disconnected from the base of the transistor TR 1 , the bias voltage is not supplied and is turned off, whereas the base of the transistor TR 2 is turned off. As described above, when the loading of the tape is completed, the transistor TR 2 is turned on because the high level signal output from the program switch 4 is applied. Accordingly, the emitter output of the transistor TR 2 is applied to one end of the microprocessor 1 through which the pause signal is input through the diode D 2 , so that the microprocessor 1 has a pause mode control signal output terminal P /. Since the temporary mode control signal is sent to the mechanism control unit 2 and the diode D 4 through S), the mechanism control unit 2 controls the mechanism not shown to execute the pause state. On the other hand, the signal applied to the diode D 4 causes the connection point ① to be at a high level potential and the high level is applied to the clear end CL of the D flip-flop 3, so that the D flip-flop 3 is cleared. As a result, the output terminal Q 2 of the D flip-flop 3 is switched to the low level at the instant t 2 as shown in FIG.

즉, 본 고안에 의하면 상술한 바와같이 같이 또는 되감이 모우드에서 D플립플롭(3)의 출력을 하이레벨로하여 트랜지스터(TR1)를 턴온시켜 마이크로프로세서(1)에 재생상태로 되는 신호를 공급하게 되며 마이크로프로세서(1)에서는 재생모우드 제어신호를 출력하여 메카니즘 제어부(2)에 인가하게 됨에 따라 메카니즘제어부(2)가 테이프를 로딩시키게 되며, 로딩 후에 프로그램 스위치(4)에서는 하이레벨의 신호가 출력되어 트랜지스터(TR2)를 턴온시킴에 따라 마이크로프로세서(1)가 일시정지모우드를 수행하도록 제어하게 된다.That is, according to the present invention, as described above or in the rewinding mode, the output of the D flip-flop 3 is set to the high level so that the transistor TR 1 is turned on to supply the signal to be regenerated to the microprocessor 1. As the microprocessor 1 outputs a play mode control signal to the mechanism control unit 2, the mechanism control unit 2 loads the tape. After the loading, the program switch 4 receives a high level signal. As the output is turned on to turn on the transistor TR2, the microprocessor 1 controls to perform the pause mode.

이와같이 본 고안에 의하면 감이 또는 되감이 모우드 수행중에 원텃치방식으로 화면검색을 위한 일시정지모우드로의 절환이 가능하게 되어 종래의 기술에서 문제점으로 지적되고 있는 VTR시스템에서 여러번의 기능키조작에 의해 고가의 장치에 무리가 가해지게 되는 것을 억제할 수 있게되고, 또한 화면검색에 소요되는 시간을 단축시키게 됨에 따라 신속성이 향상되게 되므로 제품의 신뢰성과 기능이 향상되는 효과가 있게된다.Thus, according to the present invention, it is possible to switch to the pause mode for screen search in one-touch mode while the sense or rewind mode is executed. It is possible to suppress the excessive force applied to expensive devices, and also to shorten the time required for screen retrieval to improve the speed, thereby improving the reliability and function of the product.

Claims (1)

재생스위치(PSW1)와 임시정지스위치(PAW1)에 각모우드제어 신호를 출력하는 마이크로프로세서(1)가 연결되고, 상기 마이크로프로세서(1)의 각 모우드제어신호 출력단(F, R, S, P, P/S)에는 메카니즘제어부(2)가 연결되며, 상기 마이크로프르세서(1)의 정지모우드제어신호 출력단(S)과 임시정지모우드제어신호 출력단(P/S)에는 다이오드(D3, D4)를 통해 D플립플롭(3)의 클리어단(CL)이 연결됨과 더불어 감이 모우드제어신호 출력단(F)과 되감이 모우드제어신호 출력단(R)에는 다이오드(D5, D6)를 통해 상기 D플립플롭(3)의 프리셋트단(PR)이 연결되고, 상기 매카니즘제어부(2)에는 테이프로딩후 하이레벨의 신호가 출력되는 프로그램스위치(4)가 연결되며, 상기 D플립플롭(3)의 프리셋트단(PR)과 클리어단(CL) 입력측사이에는 다이오드(D7, D8)가 상 역방향접속됨과 더불어 그 접속점에는 상기 D플립플롭(3)의 클럭단(CK)이 연결되고, 상기 D플립플롭(3)의 출력단(Q)에는 트랜지스터(TR1, TR2)의 각 컬렉터가 연결되며, 상기 트랜지스터(TR1)의 베이스에는 상기 일시정지스위치(PAW1)출력측이 저항(R1, R2)을 통해 연결됨과 더불어 그 에미터에는 저항(R3) 및 다이오드(D1)를 매개하여 상기 재생스워치(PSW1)와 마이크로프로세서(1)의 접속점이 연결되고, 상기 트랜지스터(TR2)의 베이스에는 상기 프로그램스위치(4)가 저항(R4, R5)을 통해 연결됨과 더불어 그 에미터에는 상기 일시정지스위치(PAW1)와 마이크로프로세서(1)의 접속점이 다이오드(D2)를 통해 연결되어, 감이 되감이 모우드에서 일시정지모우드로 원텃치절환이 가능하도록 된 VTR의 모우드절환회로.The microprocessor 1 which outputs each mode control signal is connected to the regeneration switch PSW 1 and the temporary stop switch PAW 1 , and each of the mode control signal output stages F, R, S, of the microprocessor 1 is connected. Mechanism control unit 2 is connected to P and P / S, and the diode D 3 , to the stop mode control signal output terminal S and the temporary stop mode control signal output terminal P / S of the microprocessor 1. D 4 ) is connected to the clear terminal CL of the D flip-flop (3) and the diode (D 5 , D 6 ) is connected to the sensed mode control signal output terminal (F) and the sensed mode control signal output terminal (R). The preset end PR of the D flip-flop 3 is connected, and the program switch 4 is connected to the mechanism control unit 2 to output a high level signal after the tape is loaded, and the D flip-flop ( 3) A diode D 7 , D 8 is connected in reverse direction between the preset stage PR and the clear stage CL input side. The clock terminal CK of the D flip-flop 3 is connected to the connection point thereof, and the collectors of transistors TR 1 and TR 2 are connected to the output terminal Q of the D flip-flop 3. The output of the pause switch PAW 1 is connected to the base of the transistor TR 1 through resistors R 1 and R 2 , and the emitter is connected to the regenerator R 3 and the diode D 1 via the resistor R 1 and R 2 . The connection point of the swatch PSW 1 and the microprocessor 1 is connected, and the program switch 4 is connected to the base of the transistor TR 2 through the resistors R 4 and R 5 and the emitter The connection point of the pause switch PAW 1 and the microprocessor 1 is connected via a diode D 2 , so that the sense switching rewinds from the mode to the pause mode, thereby enabling a switching mode of the VTR. .
KR2019860015215U 1986-10-06 1986-10-06 Mode changing circuit of vtr KR900000075Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860015215U KR900000075Y1 (en) 1986-10-06 1986-10-06 Mode changing circuit of vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860015215U KR900000075Y1 (en) 1986-10-06 1986-10-06 Mode changing circuit of vtr

Publications (2)

Publication Number Publication Date
KR880008527U KR880008527U (en) 1988-06-30
KR900000075Y1 true KR900000075Y1 (en) 1990-01-30

Family

ID=19256084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860015215U KR900000075Y1 (en) 1986-10-06 1986-10-06 Mode changing circuit of vtr

Country Status (1)

Country Link
KR (1) KR900000075Y1 (en)

Also Published As

Publication number Publication date
KR880008527U (en) 1988-06-30

Similar Documents

Publication Publication Date Title
KR920004564B1 (en) One-key remocon
KR900000075Y1 (en) Mode changing circuit of vtr
KR850001425Y1 (en) Automatic music selecting device for tape recorders
KR870003481A (en) Synchronous Drive of Dubbing Device
KR910004444Y1 (en) Automatic eject circuit on recording end
KR930003974Y1 (en) Selector of special part in tape in vtr
KR900004610Y1 (en) Recording time extension circuit during timer's recording
KR900010116Y1 (en) Automatic program selecting circuit for vtr
KR900010110Y1 (en) Automatic recording switching circuit for vtr
KR900009028Y1 (en) Starting system for tape dubbing
KR900010118Y1 (en) Q-mode automatic switching circuit for vtr
JPS6125105Y2 (en)
KR900008855Y1 (en) Double deck reproducing control apparatus
KR850001359B1 (en) Repeating circuit of cassette tape recorder
JPS6161473B2 (en)
KR870001159Y1 (en) Driving circuit of double cassette tape recorder
JPS6325546Y2 (en)
KR870004182Y1 (en) Devices for continuous reproduction
KR930001593Y1 (en) Operating control circuit for on-screen indicating
KR890003588Y1 (en) Timer mode changing circuit of vtr
KR900010114Y1 (en) Some protion repeat recording circuit for video tape recorder
KR920003502Y1 (en) For vtr dual search circuit
KR930004023Y1 (en) Simultaneous recorder device of double deck
KR910004442Y1 (en) Temporarily stop mode practice circuit
KR910000204Y1 (en) Driving control circuit of vtr

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee