KR920700491A - 비트 동기화기 - Google Patents
비트 동기화기Info
- Publication number
- KR920700491A KR920700491A KR1019900702432A KR900702432A KR920700491A KR 920700491 A KR920700491 A KR 920700491A KR 1019900702432 A KR1019900702432 A KR 1019900702432A KR 900702432 A KR900702432 A KR 900702432A KR 920700491 A KR920700491 A KR 920700491A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- locked loop
- phase locked
- digital phase
- state
- Prior art date
Links
- 230000004044 response Effects 0.000 claims 7
- 238000000034 method Methods 0.000 claims 6
- 238000000926 separation method Methods 0.000 claims 2
- 238000003708 edge detection Methods 0.000 claims 1
- 230000006870 function Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/022—Selective call receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 페이징 수신기용 디지탈 위상-고정 루프 배열에 대한 블록 다이어그램,
제3도는 제2도에 관련된 타이밍 다이어그램.
Claims (14)
- 소정의 비트 레이트를 갖고 있는 2진 신호에 비트 동기화를 위한 디지탈 위상 고정 루프로서, 소정의 주파수를 갖고 있는 기준 신호를 발생하는 발진기 수단; 기준 신호에 응답하여 전진 신호, 노미널 신호, 지체 신호 및 샘플 신호를 발생하는 주파수 발생수단-각각의 발생된 신호는 기준 신호로부터 유도된다; 2진 신호의 전이에 응답하여 샘플 신호의 1사이클에 대응하는 주기를 갖고 있는 엣지 신호를 발생하기 위해 2진 신호에 결합되어 있고 샘플 신호에 응답하는 엣지 검출수단; 비트 레이트와 실제로 동일한 주파수를 갖고 있는 비트 클럭 신호를 발생하는 분리 수단; 및 출력 신호를 갖고 있는 선택 수단을 포함하며, 여기서 출력 신호는 엣지 펄스 신호의 부재시 노미널 신호와 동일하게 선택되고, 출력 신호는 엣지 신호의 존재시 전지 신호 또는 지체신호에 동일하게 선택되며, 전진 신호는 제1상태에 있는 비트 클럭에 응답하여 선택되고 지체 신호는 제2상태에 있는 비트 클럭에 응답하여 선택되며, 상기 분리 수단은 출력 신호의 함수로 비트 클럭을 발생하는 디지탈 위상 고정 루프.
- 제1항에 있어서, 상기 주파수 분리 수단은 제1프로그램 가능한 정수에 의해 기준 신호를 분리시키므로써 샘플 신호를 발생하는 제1프로그램 가능한 정수 분리기; 및 상기 분리 수단은 비트 클럭을 발생하기 위하여 제2프로그램 가능한 정수로 출력 신호를 분리하는 제2프로그램 가능한 정수 분리기를 구비하여; 상기 디지탈위상 고정 루프는 상기 제1 및 제2 프로그램 가능한 정수 분리기를 프로그램 하는 제어 수단을 더 구비하는 디지탈 위상 고정 루프.
- 제2항에 있어서, 상기 제1 및 제2 프로그램 가능한 정수 분리기용 제1 및 제2 프로그램 가능한 정수에 대한 정보를 저장하는 메모리 수단을 더 포함하는 디지탈 위상 고정 루프.
- 제3항에 있어서, 상기 제1프로그램 가능한 분리기는 제1소정 값 또는 제2소정 값으로 선택적으로 분리하며; 상기 제2분리기는 제3소정 값 또는 제4소정값으로 선택적으로 분리하며; 상기 메모리 수단은 상기 제1 및 제2분리기용 소정 값들을 선택하기 위한 정보를 저장하는 하나의 2진 상태를 갖고 있으며; 상기 제어 수단은 제1 상태의 2진 상태에 응답하여 제1 및 제3소정 값을 선택하고, 상기 제어 수단은 제2 상태의 2진 상태에 응답하여 제2 및 제4소정 값을 선택하는 디지탈 위상 고정 루프.
- 제4항에 있어서, 기준 주파수는 초당 76,800 사이클이고; 제1소정 값은 2이며; 제2소정 값은 4이며; 제3소정 값은 32이며; 제4소정 값은 75이고, 그러므로써 초당 512비트의 데이타 레이트 또는 초당 1200 비트이데이타 레이트에 대한 고정을 메모리 수단내의 비트에 근거해 실행하는 디지탈 위상 고정 루프가 제공되며, 여기서 디지탈 위상 고정 루프의 부분 대역폭이 실제로 상기 두 비트 레이트에 걸쳐서 일정한 디지탈 위상 고정 루프.
- 제3항에 있어서, 상기 메모리 수단은 프로그램 가능한 판독 전용 메모리를 포함하는 디지탈 위상 고정 루프.
- 제3항에 있어서, 상기 메모리 수단은 인쇄 회로 기판상의 점퍼를 포함하는 디지탈 위상 고정 루프.
- 제1항에 있어서, 디지탈 위상 고정 루프의 초기 동작을 위한 스타트 신호를 발생하는 제어 수단; 및 제1 엣지 신호 및 그뒤의 스타트 신호에 응답하여 소정 값에 상기 분리 수단을 초기화시키기 위해 스타트 신호와 엣지 신호에 응답하는 초기화 수단을 더 포함하는 디지탈 위상 고정 루프.
- 제1 또는 제2소정의 데이타 레이트에 고정할 수 있도록 프로그램 될수 있고 또한 제1 또는 제2 대역폭을 가지고 동작할수 있게 프로그램 가능한 디지탈 위상 고정루프를 갖고 있으며 또한 디지탈 위상 고정 루프의 동작을 결정하는 제1 및 제2 상태를 갖고 있는 메모리 수단을 갖고 있는 수신기를 제어하기 위한 방법으로서, 메모리 수단을 판독하여 그의 상태를 판정 하는 단계; 제1 데이타 레이트에 고정하고 메모리 수단이 제1 상태에 있으면 제1 대역폭으로 동작하도록 디지탈 위상 고정 루프를 프로그래밍 하는 단계, 제2데이타 레이트에 고정하고 메모리 수단이 제2상태에 있으면 제2 대역폭으로 동작하도록 디지탈 위상 고정 루프를 프로그래밍 하는 단계를 포함하는 수신기 제어 방법.
- 제9항에 있어서, 디지탈 위상 고정 루프는 제2 데이타 레이트와 관련된 부분 대역폭과 실제로 같은 제1 데이타 레이트와 관련된 부분 대역폭을 갖고 있는 수신기 제어 방법.
- 제9항에 있어서, 제1데이타 레이트는 제2데이타 레이트보다 크고, 제1 데이타 레이트는 제2 데이타 레이트의 정수배가 아닌 수신기 제어 방법.
- 제9항에 있어서, 상기 메모리 수단은 프로그램 가능한 판독 전용 메모리내의 비트를 구비하는 수신기 제어 방법.
- 제9항에 있어서, 상기 메모리 수단은 인쇄 회로 기판 점퍼를 구비하는 수신기 제어 방법.
- 적어도 제1 또는 제2 소정 데이타 레이트에 고정하도록 프로그램될수 있고 또한 적어도 제1 또는 제2 대역폭을 가지고 동작할 수 있게 프로그램 될 수 있는 디지탈 위상 고정 루프를 갖고 있으며 디지탈 위상 고정 루프의 동작을 판정하기 위하여 적어도 제1 상태 및 제2 상태를 갖고 있는 메모리 수단을 갖고 있는 수신기에서, 디지탈 위상 고정 루프가, 메모리 수단을 판독하고 그의 상태를 판정하는 수단; 제1 데이타 레이트에 고정하고 메모리 수단이 제1 상태에 있으면 제1 대역폭으로 동작하도록 디지탈 위상 고정 루프를 프로그램 하는 수단; 및 제2 데이타 레이트에 고정하고 메모리 수단이 제2 상태에 있으면 제2 대역폭에서 동작하도록 디지탈 위상 고정 루프를 프로그램 하는 수단을 구비하는 수신기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US324277 | 1989-03-15 | ||
US324,277 | 1989-03-15 | ||
US07/324,277 US5111486A (en) | 1989-03-15 | 1989-03-15 | Bit synchronizer |
PCT/US1990/001252 WO1990010976A1 (en) | 1989-03-15 | 1990-03-09 | Bit synchronizer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920700491A true KR920700491A (ko) | 1992-02-19 |
KR950000160B1 KR950000160B1 (ko) | 1995-01-10 |
Family
ID=23262881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900702432A KR950000160B1 (ko) | 1989-03-15 | 1990-03-09 | 비트 동기화기 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5111486A (ko) |
EP (1) | EP0419618A4 (ko) |
JP (1) | JP2597239B2 (ko) |
KR (1) | KR950000160B1 (ko) |
WO (1) | WO1990010976A1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751696B2 (en) * | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
US6324120B2 (en) | 1990-04-18 | 2001-11-27 | Rambus Inc. | Memory device having a variable data output length |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
KR950000761B1 (ko) * | 1992-01-15 | 1995-01-28 | 삼성전자 주식회사 | 직렬 입력신호의 동기회로 |
DE4343252A1 (de) * | 1993-12-17 | 1995-06-22 | Thomson Brandt Gmbh | Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen |
US5455540A (en) * | 1994-10-26 | 1995-10-03 | Cypress Semiconductor Corp. | Modified bang-bang phase detector with ternary output |
US5812617A (en) * | 1994-12-28 | 1998-09-22 | Silcom Research Limited | Synchronization and battery saving technique |
US5974086A (en) * | 1995-07-31 | 1999-10-26 | Motorola, Inc. | Method and apparatus in a communication receiver for adjusting an operating attribute at a predetermined boundary of a protocol |
US6137850A (en) * | 1999-08-18 | 2000-10-24 | Hughes Electronics Corporation | Digital bit synchronizer for low transition densities |
US7076014B2 (en) * | 2001-12-11 | 2006-07-11 | Lecroy Corporation | Precise synchronization of distributed systems |
US8085857B1 (en) | 2003-09-25 | 2011-12-27 | Cypress Semiconductor Corporation | Digital-compatible multi-state-sense input |
WO2005122407A1 (en) * | 2004-06-10 | 2005-12-22 | Koninklijke Philips Electronics N.V. | Synchronization scheme with coupled frequency dividers |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4280099A (en) * | 1979-11-09 | 1981-07-21 | Sperry Corporation | Digital timing recovery system |
US4518961A (en) * | 1980-10-01 | 1985-05-21 | Motorola, Inc. | Universal paging device with power conservation |
GB2103402B (en) * | 1981-07-27 | 1984-09-05 | Standard Telephones Cables Ltd | Synchronisation of digital radio pager |
US4534044A (en) * | 1983-05-02 | 1985-08-06 | Honeywell Information Systems Inc. | Diskette read data recovery system |
JPS59207068A (ja) * | 1983-05-10 | 1984-11-24 | Panafacom Ltd | フロツピイデイスク装置 |
US4590602A (en) * | 1983-08-18 | 1986-05-20 | General Signal | Wide range clock recovery circuit |
JPH0650591B2 (ja) * | 1985-07-29 | 1994-06-29 | 株式会社東芝 | Fddウインドウゲ−ト回路 |
US4808884A (en) * | 1985-12-02 | 1989-02-28 | Western Digital Corporation | High order digital phase-locked loop system |
-
1989
- 1989-03-15 US US07/324,277 patent/US5111486A/en not_active Expired - Fee Related
-
1990
- 1990-03-09 EP EP19900905049 patent/EP0419618A4/en not_active Ceased
- 1990-03-09 JP JP2505063A patent/JP2597239B2/ja not_active Expired - Lifetime
- 1990-03-09 WO PCT/US1990/001252 patent/WO1990010976A1/en not_active Application Discontinuation
- 1990-03-09 KR KR1019900702432A patent/KR950000160B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2597239B2 (ja) | 1997-04-02 |
US5111486A (en) | 1992-05-05 |
KR950000160B1 (ko) | 1995-01-10 |
WO1990010976A1 (en) | 1990-09-20 |
JPH03504674A (ja) | 1991-10-09 |
EP0419618A1 (en) | 1991-04-03 |
EP0419618A4 (en) | 1992-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910009002A (ko) | 디지탈 방식의 위상을 동기시키는 방법 및 구조 | |
KR960012812A (ko) | 중첩형 디지탈 위상 동기 루프 회로 및 센터 비트 샘플링 방법 | |
KR920700491A (ko) | 비트 동기화기 | |
EP0351779A3 (en) | Phase adjusting circuit | |
KR960003203A (ko) | 클록 재생 회로 | |
KR950022152A (ko) | 위상 고정 루프(pll)회로를 구비하는 신호 처리 장치 | |
KR900005329A (ko) | 위상판별 및 데이타 분리방법 및 장치 | |
US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
JP3033520B2 (ja) | クロック抽出回路 | |
KR940020699A (ko) | 디지탈 위상동기루프회로(digital phase-locked loop circuit) | |
US6794945B2 (en) | PLL for clock recovery with initialization sequence | |
JPS5797751A (en) | Circuit for adding artificial synchronizing signal | |
US4955040A (en) | Method and apparatus for generating a correction signal in a digital clock recovery device | |
KR940027385A (ko) | 비트 클럭 재생장치 | |
KR870009556A (ko) | 비트 동기회로 및 방법 | |
JPS55134424A (en) | Bit phase synchronizing circuit | |
US5012493A (en) | Phase difference-adjusting circuit | |
JPH06303254A (ja) | ソースクロック再生回路 | |
JP3514067B2 (ja) | 半導体集積回路 | |
KR960002325A (ko) | 위상동기 일치회로 | |
JP2542933B2 (ja) | 時間軸補正回路 | |
JPH0124992Y2 (ko) | ||
JP2919153B2 (ja) | ディジタルpll回路 | |
JPH01260943A (ja) | 通信端末装置 | |
JPH10308082A (ja) | データセパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20001229 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |