KR920018562A - 리셋회로 - Google Patents
리셋회로 Download PDFInfo
- Publication number
- KR920018562A KR920018562A KR1019910003613A KR910003613A KR920018562A KR 920018562 A KR920018562 A KR 920018562A KR 1019910003613 A KR1019910003613 A KR 1019910003613A KR 910003613 A KR910003613 A KR 910003613A KR 920018562 A KR920018562 A KR 920018562A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- reset
- setting
- section
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 회로도,
제4도는 제3도의 동작타이밍도.
Claims (1)
- 리셋회로에 있어서, 전원전압의 변동을 검출하여 출력하는 전원감지부(10)와, 상기 전원전압을 통해 기준값을 형성하는 기준설정부(20)와, 상기 기준설정부(20)의 기준값을 기준으로 상기 전원 감지부(10)의 출력을 상기 기준값과 비교하여 그 값을 로직상태로 출력하는 비교부(30)와, 상기 비교부(30)의 출력을 반전 버퍼링하여 출력하는 버퍼(40)와, 상기 버퍼(40)의 출력을 받아 상승 엣지에서 모노 멀티 바이브레이션 함으로서 전원투입시 리셋구간을 설정하는 전원 투입 리셋구간 설정부(50)와, 상기 버퍼의 출력중 하강엣지에서 모노 멀티 바이브레이션함으로서 전원차단시의 리셋구간을 설정하는 전원차단 리셋구간 설정부(60)와, 상기 전원 투입 리셋구간 설정부(50)의 출력과 상기 전원 차단 리셋구간 설정부(60)의 출력을 논리합하고 반전시켜 전원투입시와 전원차단시에 리셋신호를 출력하는 반전 논리합 수단(70)으로 구성함을 특징으로 하는 리셋회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910003613A KR930009778B1 (ko) | 1991-03-06 | 1991-03-06 | 리셋회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910003613A KR930009778B1 (ko) | 1991-03-06 | 1991-03-06 | 리셋회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920018562A true KR920018562A (ko) | 1992-10-22 |
| KR930009778B1 KR930009778B1 (ko) | 1993-10-11 |
Family
ID=19311834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910003613A KR930009778B1 (ko) | 1991-03-06 | 1991-03-06 | 리셋회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009778B1 (ko) |
-
1991
- 1991-03-06 KR KR1019910003613A patent/KR930009778B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009778B1 (ko) | 1993-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001777A (ko) | 반도체 기억 장치 | |
| KR880005746A (ko) | 반도체집적회로 | |
| JPS6470991A (en) | Address change detection circuit | |
| KR870007512A (ko) | 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로 | |
| KR970076814A (ko) | 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로 | |
| KR910017768A (ko) | 논리 출력 제어회로 | |
| KR920018562A (ko) | 리셋회로 | |
| KR840003159A (ko) | 인버어터 제어회로 | |
| KR940012823A (ko) | 클록신호 생성회로 | |
| KR950009400A (ko) | 제로-파워 부품용 입력전이 검출회로 | |
| KR890014871A (ko) | 점화신호 검출회로 | |
| KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
| KR100452635B1 (ko) | 엣지 검출기 | |
| KR980010443A (ko) | 전압 레벨 검출 회로 | |
| KR970067359A (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR920010298A (ko) | 펄스의 온, 오프 시간 간격 측정회로 및 그 방법 | |
| KR900018787A (ko) | 전원 고장 검출회로 | |
| KR960038980A (ko) | 반도체 메모리장치 | |
| KR930024288A (ko) | 클럭 듀티 검출 및 조정회로 | |
| KR930020440A (ko) | 메모리 디바이스의 입력버퍼 | |
| KR970007564A (ko) | 클럭속도 자동감지회로 | |
| KR920017354A (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 | |
| KR950022084A (ko) | 펄스에지 검출회로 | |
| KR960024965A (ko) | 인터럽트에 의한 보드실탈장 감지회로 | |
| KR930020843A (ko) | 클럭신호 선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070910 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |