Claims (7)
전전자교환기의 IPC(Inter Processor Communication Network)를 구성하는 IPC 노드의 노드 버퍼의 수신 인터페이스 장치에 있어서, 비트스트림 형태의 IPC 프레임을 수신클럭에 따라 시프트시키고 파라렐 형태로 변환시키는 제1시프트 레지스터 수단(21), 상기 제1시프트 레지스터 수단(21)에 연결되어 상기 제1시프트 레지스터 수단(21)의 출력으로 유효한 프레임의 수신 여부를 감지하는 프레임 감지수단(11), 상기 프레임 감지수단(11)에 연결되어 프레임이 메모리에 저장될 때 프레임의 시작과 끝을 표시하기 위한 저장표시신호(ATR1, ATR2)를 발생시키는 저장표신호 발생수단(12), 상기 프레임 감지수단(11)에 연결되어 유효한 프레임이 수신되는 동안 일정주기로 쓰기요구신호(WRREQ)를 발생시키고 유지시키는 쓰기요구신호 발생수단(13), 상기 프레임 감지수단(11) 및 쓰기요구신호 발생수단(13)에 연결되어 수신클럭을 분주하여 상기 프레임 감지수단(11) 및 쓰기요구신호 발생수단(13)으로 공급하는 수신클럭 분주수단(14), 상기 저장표시신호 발생수단(12)에 연결되어 상기 저장표시신호(ATR1, ATR2)를 상기 수신클럭에 따라 시프트시키고 파라렐 형태로 변환시키는 제2시프트 레지스터수단(2) 및 상기 제1 및 제2시프트 레지스터수단(21, 22) 및 쓰기요구 신호 발생수단(13)에 연결되어 상기 저장 표시신호(ATR1, ATR2) 상기 쓰기요구신호(WRREQ)에 따라 저장하는 래치수단(23)으로 구성되는 것을 특징으로 하는 수신인터페이스 장치.A receiving interface device of a node buffer of an IPC node constituting an interprocessor communication network (IPC) of an electronic switch, comprising: a first shift register means for shifting an IPC frame in a bitstream form and converting an IPC frame in accordance with a receiving clock and converting it into a pararell form (21), frame detecting means (11) connected to the first shift register means (21) for detecting whether a valid frame is received as an output of the first shift register means (21), and the frame detecting means (11). A storage table signal generating means (12) for generating storage display signals (ATR1, ATR2) for indicating the start and end of the frame when the frame is stored in the memory; The write request signal generating means 13, the frame detecting means 11 and the write request for generating and maintaining the write request signal WRREQ at a predetermined period while the frame is received. Receiving clock distributing means 14 and the storage display signal generating means 12 which are connected to the signal generating means 13 and divide the receiving clock to supply the frame detecting means 11 and the write request signal generating means 13. Second shift register means 2 and the first and second shift register means 21 and 22 connected to the second shift register means 2 for shifting the storage display signals ATR1 and ATR2 in accordance with the reception clock and converting them into a parallax form; And a latch means (23) connected to the write request signal generating means (13) and storing the storage display signals (ATR1 and ATR2) according to the write request signal (WRREQ).
제1항에 있어서, 상기 제1시프트 레지스터 수단(21)은 두 개의 시프트 레지스터(7, 8)를 직렬 연결하여 구성하는 것을 특징으로 하는 수신인터페이스 장치.2. A receiving interface device according to claim 1, characterized in that the first shift register means (21) comprise two shift registers (7, 8) connected in series.
제1항에 있어서, 상기 제2시프트 레지스터 수단(22)은 두 개의 시프트 레지스터(9, 10)를 상기 저장표시신호 발생수단(12) 및 래치수단(23)에 병렬 연결하여 구성하는 것을 특징으로 하는 수신인터페이스 장치.2. The second shift register means (22) is characterized in that two shift registers (9, 10) are connected in parallel with the storage display signal generating means (12) and the latch means (23). Receiving interface device.
제1항에 있어서, 상기 프레임 감지수단(11)은 프레임의 시작과 끝에 존재하는 플래그를 감지하거나 수신되는 프레임이 없는 아이들 상태를 감지하는 제1 및 제2 플래그 및 아이들 감지수단(18, 19), 및 상기 제1 및 제2 플래그 및 아이들 감지수단(18, 19)에 연결되어 상기 제1 및 제2플래그 및 아이들 감지수단(18, 19)의 출력신호에 의해 프레임이 수신되는 동안 유효신호(RXVALID)를 발생시키며 프레임이 시작되거나 끝나는 시점에서 신호(RXCNT1, RXCNT2)를 발생시키는 유효신호 발생수단(20)으로 구성되는 것을 특징으로 하는 수신인터페이스 장치.The first and second flags and idle detection means (18, 19) of claim 1, wherein the frame detection means (11) detects flags present at the beginning and end of a frame or detects an idle state without a received frame. And a valid signal connected to the first and second flags and the idle detection means 18 and 19 while the frame is received by the output signals of the first and second flags and the idle detection means 18 and 19. And a valid signal generating means (20) for generating signals (RXCNT1, RXCNT2) at a time point at which the frame starts or ends.
제1항에 있어서, 상기 저장표시신호 발생수단(12)는 PAL(Programmble Array Logic)로 구성되는 것을 특징으로 하는 수신인터페이스 장치.2. The receiving interface device according to claim 1, wherein said storage display signal generating means (12) comprises a PAL (Programmable Array Logic).
제1항에 있어서, 상기 쓰기요구신호 발생수단(13)은 유효한 프레임이 수신되는 동안 8개의 수신클럭 주기로 쓰기요구신호(WRREQ)를 발생시키고 유지시키는 것을 특징으로 하는 수신인터페이스 장치.The reception interface apparatus according to claim 1, wherein said write request signal generating means (13) generates and maintains a write request signal (WRREQ) at eight receive clock cycles while a valid frame is received.
제1항에 있어서, 상기 수신클럭 분주수단(14)은 수신클럭을 8분주하는 것을 특징으로 하는 수신인터페이스 장치.2. The receiving interface device according to claim 1, wherein the receiving clock dispensing means divides the receiving clock into eight.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.