KR920015552A - 동기식 ecl-cmos 트랜슬레이터 - Google Patents
동기식 ecl-cmos 트랜슬레이터 Download PDFInfo
- Publication number
- KR920015552A KR920015552A KR1019920000492A KR920000492A KR920015552A KR 920015552 A KR920015552 A KR 920015552A KR 1019920000492 A KR1019920000492 A KR 1019920000492A KR 920000492 A KR920000492 A KR 920000492A KR 920015552 A KR920015552 A KR 920015552A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- electrode connected
- reference voltage
- mos transistor
- mos
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 대한 회로 다이어그램, 제2도는 제1도에 제공된 회로의 동작을 에시하는 타이밍 다이어그램.
Claims (8)
- 입력 신호를 수신하기 위한 입력 단자, 및 출력 신호를 출력하기 위한 출력단자를 지니는 BiCMOS 트랜슬레이터 회로에 있어서, 상기 입력단자에 접속된 게이트전극, 제1기준 전압에 접속된 소오스 전극 및 제1노드에 접속된 드레인 전극을 지니는 제1MOS 트랜지스터, 상기 입력 신호가 단정되지 않을경우 상기 제1노드를 고정 전위로 유지하도록 상기 제1노드에 접속되는 제1 MOS 회로, 상기 입력 신호가 단정될 경우 상기 제1노드를 상기 고정 전위보다 높게 상승시키도록 상기 제1노드에 접속된 게이트, 제2기준 전압에 접속된 소오스 및 상기 출력에 연결된 드레인 전극을 지니는 제2 MOS 트랜지스터, 상기 제1노드가 상기 고정된 전위보다 높게 상승하는 경우 상기 제1기준 전압과 동일한 전위로 부터 상기 제2기준전압과 동일한 레벨로 상기 출력노드의 전위를 낮추도록 상기 제2기준전압에 접속된 게이트, 상기 제1기준 전압에 접속된 소오스 및 상기 출력 노드에 연결된 드레인을 지니는 제3 MOS 트랜지스터, 및 입력 및 출력을 지니되, 상기 출력이 상기 제1회로 노드에 접속되며 상기 입력이 상기 제1노드의 리세트를 상기 고정된 전위로 트리거 하도록 제어 신호가 접속되는 제2 MOS회로를 포함하는 트랜슬레이터 회로.
- 제1항에 있어서, 용량성 부하를 제공하도록 상기 출력단자에 접속된 제2 MOS회로를 부가적으로 포함하는 트랜슬레이터 회로.
- 제2항에 있어서, 상기 제3 MOS 회로는 2개의 교차 연결된 MOS 트랜지스터를 포함하는 트랜슬레이터 회로.
- 제1항에 있어서, 상기 제1 MOS 회로는, 상기 제1노드에 접속된 드레인 전극, 제2노드에 접속된 게이트 전극, 및 상기 제2기준 전압에 접속된 소오스 전극을 지니는 제4MOS 트랜지스터, 상기 제1노드에 접속된 드레인 전극, 상기 제2 기준 전압에 접속된 소오스 전극, 및 제6MOS 트랜지스터의 게이트 전극에 접속된 게이트 전극을 지니는 제5 MOS 트랜지스터, 제3기준 전압에 접속된 게이트 전극, 상기 제2기준 전압에 접속된 소오스 전극 및 상기 제2노드에 접속된 드레인 전극을 지니는 상기 제6MOS 트랜지스터, 상기 제1기준 전압에 접속된 소오스 전극, 제4기준 전압에 접속된 게이트 전극 및 상기 제2노드에 접속된 드레인 전극을 지니는 제7MOS 트랜지스터를 포함하는 트랜슬레이터 회로.
- 제1항에 있어서, 상기 제2MOS회로는, 제1 제어 신호에 연결된 게이트 전극, 상기 제2기준 전압에 접속된 소오스 전극, 상기 제1노드에 접속된 드레인 전극을 지니는 어느한 MOS 트랜지스터, 및 제2제어 신호에 연결된 게이트 전극, 상기 제2기준 전압에 접속된 소오스 전극 및 상기 제1노드에 접속된 드레인 전극을 지니는 제2 MOS 트랜지스터를 포함하는 트랜슬레이터 회로.
- 제1항에 있어서, 상기 제1MOS 트랜지스터는 PMOS 트랜지스터이며, 상기 제2MOS 트랜지스터는 NMOS 트랜지스터이고, 상기 제3MOS 트랜지스터는 PMOS트랜지스터인 트랜슬레이터 회로.
- 제4항에 있어서, 상기 제4, 제5 및 제6트랜지스터는 NMOS 트랜지스터이며, 상기 제7트랜지스터는 PMOS 트랜지스터인 트랜슬레이터 회로.
- 제5항에 있어서, 상기 제8 및 제9 MOS 트랜지스터는 NMOS 트랜지스터인 트랜슬레이터 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/641,984 US5130576A (en) | 1991-01-16 | 1991-01-16 | Synchronous ECL to CMOS translator |
| US91-641,984 | 1991-01-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920015552A true KR920015552A (ko) | 1992-08-27 |
Family
ID=24574669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000492A KR920015552A (ko) | 1991-01-16 | 1992-01-15 | 동기식 ecl-cmos 트랜슬레이터 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5130576A (ko) |
| JP (1) | JP3098832B2 (ko) |
| KR (1) | KR920015552A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174820B1 (en) * | 1999-02-16 | 2001-01-16 | Sandia Corporation | Use of silicon oxynitride as a sacrificial material for microelectromechanical devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789798A (en) * | 1985-10-07 | 1988-12-06 | Gould Inc. | ECL to GaaS logic conversion circuit with positive feedback |
| US4835419A (en) * | 1987-10-30 | 1989-05-30 | International Business Machines Corporation | Source-follower emitter-coupled-logic receiver circuit |
| US4933648A (en) * | 1989-04-13 | 1990-06-12 | Harris Corporation | Current mirror employing controlled bypass circuit |
| US4968905A (en) * | 1989-08-25 | 1990-11-06 | Ncr Corporation | Temperature compensated high speed ECL-to-CMOS logic level translator |
-
1991
- 1991-01-16 US US07/641,984 patent/US5130576A/en not_active Expired - Lifetime
-
1992
- 1992-01-14 JP JP04004923A patent/JP3098832B2/ja not_active Expired - Lifetime
- 1992-01-15 KR KR1019920000492A patent/KR920015552A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US5130576A (en) | 1992-07-14 |
| JP3098832B2 (ja) | 2000-10-16 |
| JPH04318707A (ja) | 1992-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003940A (ko) | 반도체집적회로 | |
| KR890013862A (ko) | 전압레벨 변환회로 | |
| KR970013707A (ko) | 레벨 시프트 반도체 장치 | |
| KR910019343A (ko) | 입력회로 | |
| KR870011616A (ko) | 센스 앰프 | |
| KR960012000A (ko) | 부트스트랩회로 | |
| KR900002566A (ko) | 버퍼회로 | |
| KR900002558A (ko) | 출력회로 | |
| KR930020850A (ko) | 레벨 변환회로 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR940010529A (ko) | 입력 버퍼 | |
| KR900002552A (ko) | 출력회로 | |
| KR920015734A (ko) | 입력 버퍼 재생 래치 | |
| KR920022298A (ko) | 레벨 변환 출력 회로 | |
| KR970019085A (ko) | Cmos 인버터(cmos inverter) | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| KR920010907A (ko) | 자유 전하 회로 | |
| KR920015552A (ko) | 동기식 ecl-cmos 트랜슬레이터 | |
| KR930011274A (ko) | 입력회로 | |
| KR910007279A (ko) | Ttl/cmos레벨 변환기 | |
| KR890004495A (ko) | 리셋트신호 발생회로 | |
| KR950015377A (ko) | 어드레스 천이 검출회로 | |
| KR910007268A (ko) | 출력회로 | |
| KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
| KR950015749A (ko) | 반도체메모리장치의 전원 지연회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |