KR920001555A - Dram 용장 메모리 및 이의 교체 방법 - Google Patents
Dram 용장 메모리 및 이의 교체 방법 Download PDFInfo
- Publication number
- KR920001555A KR920001555A KR1019910010090A KR910010090A KR920001555A KR 920001555 A KR920001555 A KR 920001555A KR 1019910010090 A KR1019910010090 A KR 1019910010090A KR 910010090 A KR910010090 A KR 910010090A KR 920001555 A KR920001555 A KR 920001555A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- redundant
- array
- address
- cells
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 DRAM용장 구조의 제1의 양호한 실시예를 개략적으로 도시한 도면,
제4도는 본 발명을 64메가 DRAM으로 실시하기 위해 제3도에 도시된 제1의 양호한 실시예를 변형한 제2의 양호한 배치상태를 도시한 도면.
Claims (10)
- 메인 메모리 어레이의 메모리 셀들을 포함하는 메모리의 다수의 블럭; 어레이를 포함하고, 상기 메인 메모리내의 한 위치에 대응하는 어드레스 부분에 의해 어드레스되는 다수 셋트의 용장 메모리 셀; 메모리 셀의 선택된 어드레스를 상기 메인 메모리 어레이로부터 수실할 수 있고, 선정된 어드레스와 상기 선택된 어드레스사이의 어드레스 정합을 신호로서 알릴 수 있는 다수의 디코더; 및 정합 신호의 수신과 관련하여 셀들을 관련된 셋트로부터 엔에이블시키기에 적합한 엔에이블링 회로를 포함하는 것을 특징으로 하는 메모리.
- 제1항에 있어서, 상기 어레이의 용장 메모리 셀들이 메인 메모리 어레이 메모리 셀의 상기 다수의 블럭들과 함께 공통 입·출력 라인을 공유하는 것을 특징으로 하는 메모리.
- 제1항에 있어서, 각 디코더가 메모리 셀 교체용의 특정 어드레스를 신호로서 알리도록 셋트되고, 지정된 셋트의 용장 셀들로부터 상기 메인 어레이용의 교체 메모리 셀들을 선택할 수 있는 것을 특징으로 하는 메모리.
- 제1항에 있어서, 용장 어레이내의 모든 메모리 셀들이 메인 메모리 셀들이 메인 메모리 어레이의 한 블럭의 메모리 또는 다중 블럭들의 메모리를 교체할 수 있는 것을 특징으로 하는 메모리.
- 제4항에 있어서, 상시 메인 메모리의 각 블럭을 교체할 수 있는 용장 셋트내의 소자들의 수가 최소한 하나의 다른 셋트들과 관련하여 일정하지 않는 것을 특징으로 하는 메모리.
- 제3항에 있어서, 각 상기 디코더가 용장 메모리 셀들을 엔에이블시키기 위해서 하나의 상기 선정된 어드레스 상태와 상기 선택된 어드레스사이의 정합에 응답하는 것을 특징으로 하는 메모리.
- 메인 메모리의 각각의 블럭들이 106메모리 위치보다 큰 다중 블럭들 내의 메모리 셀들을 단일 용장 어레이로부터의 메모리로 교체하는 단계를 포함하는 것을 특징으로 하는 메모리 교체방법.
- 제7항에 있어서, 크기가 일정하지 않고 공통 어드레스들을 사용하여 각 용장 셋트를 독립적으로 어드레스하는 다수의 셋트들로 용장 어레이를 분할하는 단계를 포함하는 것을 특징으로 하는 메모리 교체 방법.
- 제8항에 있어서, 상기 공통 어드레스들이 교체를 위해 지정된 메인 메모리의 각각 블럭내에는 동일한 어드레스가 있는 것을 특징으로 하는 메모리 교체 방법.
- 제9항에 있어서, 각 용장 셋트가 단일 디코더를 사용하는 한 블럭의 메인 메모리의 소자들의 선정된 수까지 교체할 수 있는 것을 특징으로 하는 메모리 교체 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54007490A | 1990-06-19 | 1990-06-19 | |
US540,074 | 1990-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920001555A true KR920001555A (ko) | 1992-01-30 |
KR100196312B1 KR100196312B1 (ko) | 1999-06-15 |
Family
ID=24153881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910010000A KR100196312B1 (ko) | 1990-06-19 | 1991-06-18 | Dram 용장 메모리 및 이의 대체 방법 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0465808B1 (ko) |
JP (1) | JPH06139795A (ko) |
KR (1) | KR100196312B1 (ko) |
CN (1) | CN1058666A (ko) |
DE (1) | DE69129882T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100378978B1 (ko) * | 2000-07-21 | 2003-04-08 | 이숙미 | 트랜스글루타미나제를 이용한 콩단백질 필름 및 그 제조방법 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0544247A3 (en) * | 1991-11-27 | 1993-10-20 | Texas Instruments Inc | Memory architecture |
KR960002777B1 (ko) * | 1992-07-13 | 1996-02-26 | 삼성전자주식회사 | 반도체 메모리 장치의 로우 리던던시 장치 |
JP3230795B2 (ja) * | 1995-09-29 | 2001-11-19 | シャープ株式会社 | 読み出し専用半導体記憶装置 |
TW360822B (en) * | 1997-03-31 | 1999-06-11 | Ibm | Method of making a memory fault-tolerant using a variable size redundancy replacement configuration |
US5978931A (en) * | 1997-07-16 | 1999-11-02 | International Business Machines Corporation | Variable domain redundancy replacement configuration for a memory device |
US5881003A (en) * | 1997-07-16 | 1999-03-09 | International Business Machines Corporation | Method of making a memory device fault tolerant using a variable domain redundancy replacement configuration |
US5970000A (en) * | 1998-02-02 | 1999-10-19 | International Business Machines Corporation | Repairable semiconductor integrated circuit memory by selective assignment of groups of redundancy elements to domains |
KR100546175B1 (ko) * | 1998-10-28 | 2006-04-14 | 주식회사 하이닉스반도체 | 로오 리페어장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928560Y2 (ja) * | 1979-11-13 | 1984-08-17 | 富士通株式会社 | 冗長ビットを有する記憶装置 |
US4380066A (en) * | 1980-12-04 | 1983-04-12 | Burroughs Corporation | Defect tolerant memory |
US4745582A (en) * | 1984-10-19 | 1988-05-17 | Fujitsu Limited | Bipolar-transistor type random access memory device having redundancy configuration |
JPS62293598A (ja) * | 1986-06-12 | 1987-12-21 | Toshiba Corp | 半導体記憶装置 |
-
1991
- 1991-05-24 DE DE69129882T patent/DE69129882T2/de not_active Expired - Fee Related
- 1991-05-24 EP EP91108469A patent/EP0465808B1/en not_active Expired - Lifetime
- 1991-06-08 CN CN91103920A patent/CN1058666A/zh active Pending
- 1991-06-18 KR KR1019910010000A patent/KR100196312B1/ko not_active IP Right Cessation
- 1991-06-19 JP JP3147195A patent/JPH06139795A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100378978B1 (ko) * | 2000-07-21 | 2003-04-08 | 이숙미 | 트랜스글루타미나제를 이용한 콩단백질 필름 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100196312B1 (ko) | 1999-06-15 |
JPH06139795A (ja) | 1994-05-20 |
DE69129882T2 (de) | 1999-03-04 |
DE69129882D1 (de) | 1998-09-03 |
EP0465808A1 (en) | 1992-01-15 |
CN1058666A (zh) | 1992-02-12 |
EP0465808B1 (en) | 1998-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900019028A (ko) | 리던던트 블럭을 가지는 반도체 메모리장치 | |
KR960008833A (ko) | 반도체 기억 장치 | |
GB2129585B (en) | Memory system including a faulty rom array | |
KR920006997A (ko) | 용장회로(冗長回路) | |
KR910016009A (ko) | 메모리 장치내의 결손을 제거하기 위한 리던던시 구조 | |
KR870010551A (ko) | 다이나믹 ram | |
KR920020495A (ko) | 반도체 기억장치 | |
KR840000852A (ko) | 2차원 어드레스 장치 | |
KR900006318B1 (en) | Gate array intergrated circuit device and method thereof for various bit-word construstions | |
KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
KR910013266A (ko) | 반도체 메모리 어레이의 구성방법 | |
KR950030151A (ko) | 반도체 기억장치 | |
KR910008727A (ko) | 플래시라이트기능을 구비한 반도체기억장치 | |
KR970076848A (ko) | 집적 회로 메모리 | |
KR860003603A (ko) | 반도체 메모리 | |
KR900012161A (ko) | 집적된 매트릭스 메모리와 집적회로 | |
US4763302A (en) | Alternatively addressed semiconductor memory array | |
KR960019312A (ko) | 유연한 배열 용장 방식을 갖는 랜덤 액세스 메모리 | |
KR880010421A (ko) | 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리 | |
KR920001555A (ko) | Dram 용장 메모리 및 이의 교체 방법 | |
EP0503100A4 (ko) | ||
KR940020415A (ko) | 메모리용 컬럼 여유도 회로(column redundance circuit configuration for a memory) | |
KR910013285A (ko) | 불휘발성 반도체메모리 | |
KR960006272B1 (ko) | 반도체 메모리장치의 플레시라이트 회로 | |
EP0553788A3 (en) | Semiconductor memory device incorporating redundancy memory cells having parallel test function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080110 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |