KR920001207A - 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로 - Google Patents

소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로 Download PDF

Info

Publication number
KR920001207A
KR920001207A KR1019910010624A KR910010624A KR920001207A KR 920001207 A KR920001207 A KR 920001207A KR 1019910010624 A KR1019910010624 A KR 1019910010624A KR 910010624 A KR910010624 A KR 910010624A KR 920001207 A KR920001207 A KR 920001207A
Authority
KR
South Korea
Prior art keywords
pulse
phase difference
delay
circuit
delay line
Prior art date
Application number
KR1019910010624A
Other languages
English (en)
Inventor
크라머 로날프
프렐러 페터
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR920001207A publication Critical patent/KR920001207A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/08—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents by counting of standard pulses

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Phase Differences (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음

Description

소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 디지탈 위상동기 루프(PLL)배치의 기본 블럭 회로도
제2도는 대충 위상측정 및 미세 위상측정 각각에 대한 소자를 사진 위상 검출기의 블럭 회로도
제3도는 한 예로서 동작펄스와 기준펄스간의 위상차를 도시한 그래프

Claims (9)

  1. 동작펄스와 기준펄스 간의 소위상차를 측정하는 방법에 있어서, (a) 동작펄스를 다수의 지연부를 가지는 지연라인에 인가하고, (b) 특정 제어신호에 대해서 지연라인에 있는 동작펄스를 중지하고, (c) 클럭제어 외부 시프트에 의해 지연라인에 있는 동작펄스의 위치를 인식하고, (d) 진행중인 지연부의 수로부터 동작펄스와 기준 펄스간의 위상차를 결정하는 것을 포함함을 특징으로 하는 동작펄스와 기준펄스간의 소위상차 측정방법.
  2. 제1항에 있어서, 기준펄스의 한개의 클럭주기의 1/10보다 작은 각 지연부에 대해 전환시간을 선택하는 것을 포함함을 특징으로 하는 방법.
  3. 제2항에 있어서 3ns보다 작은 전환시간을 선택하는 것을 포함함을 특징으로 하는 방법.
  4. 제1항에 있어서, 한개의 클럭주기인 분해능을 가지는 대충위상 측정 미리 결정된 위상측정값 이하로 떨어질때 소위상차 측정을 활성화하는 것을 포함함을 특징으로 하는 방법.
  5. 제1항에 있어서, 디지탈 PLL을 가지는 텔리비젼 수상기에서 1영상의 제2영상으로의 키잉을 제어하는 것을 포함함을 특징으로 하는 방법.
  6. 제1항에 있어서, 디지탈 PLL을 가지는 텔리비젼 수상기에서 라인-커플드 클럭을 발생시키는 것을 포함함을 특징으로 하는 방법.
  7. 동작펄스와 기준펄스간의 소위상차를 측정하기 위한 회로에 있어서, (a) 동작펄스를 받아들이고 입력 및 출력단자에 다수의 직렬연결된 지연부를 가지는 지연라인; (b) 각 지연부의 입력단자 및 출력단자 사이가 연결되고, 제1트랜지스터의 부하경로, 제1인버터, 제2트랜지터의 부하경로, 그리고 제2인버터를 각각 가지는 직렬회로; (c) 상기 제1및 제2트랜지스터의 연결을 제어하기 위해 연결된 제어소자; 그리고 (d) 상기 지연라인의 아래로 연결된 평가회로; 를 포함함을 특징으로 하는 동작펄스와 기준펄스간의 소위상차를 측정하기 위한 회로.
  8. 제7항에 있어서, 상기 지연라인이 적어도 3개의 클럭주기의 전환시간 지연 형성하는 수단을 포함함을 특징으로 하는 회로.
  9. 제7항에 있어서, 상기 제어소자 동작펄스를 지연라인에 진행시키기 위해 제1및 제2트랜지스터 모두에 공동으로 수위칭시키는 수단을 포함하며, 동작펄스를 외부에 시프트시키기 위해 제1및 제2트랜지스터 모두에 교대로 스위칭 하는 수단을 포함함을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010624A 1990-06-26 1991-06-26 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로 KR920001207A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90112138.4 1990-06-26
EP90112138A EP0463206B1 (de) 1990-06-26 1990-06-26 Verfahren zum Messen kleiner Phasendifferenzen und Schaltungsanordnung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
KR920001207A true KR920001207A (ko) 1992-01-30

Family

ID=8204140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010624A KR920001207A (ko) 1990-06-26 1991-06-26 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로

Country Status (6)

Country Link
EP (1) EP0463206B1 (ko)
JP (1) JP3187081B2 (ko)
KR (1) KR920001207A (ko)
AT (1) ATE110471T1 (ko)
DE (1) DE59006912D1 (ko)
ES (1) ES2059900T3 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032000A (ko) * 1995-02-17 1996-09-17 알베르트 발도르프·롤프 옴케 위상차 측정 회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19513795C1 (de) * 1995-04-11 1996-06-05 Siemens Ag Schaltungsanordnung zur digitalen Phasendifferenzmessung
FR2803925B1 (fr) 2000-01-18 2002-03-15 St Microelectronics Sa Dispositif de regeneration d'une horloge a partir d'au moins deux bits de synchronisation
DE10354224B4 (de) * 2003-11-20 2006-04-27 Infineon Technologies Ag Schaltungsanordnung zur digitalen Phasendifferenzmessung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3310581A1 (de) * 1983-03-23 1984-09-27 Siemens AG, 1000 Berlin und 8000 München Digitaler phasendetektor
EP0225396B1 (de) * 1985-12-12 1990-09-26 Deutsche ITT Industries GmbH Digitale Phasenmesschaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032000A (ko) * 1995-02-17 1996-09-17 알베르트 발도르프·롤프 옴케 위상차 측정 회로

Also Published As

Publication number Publication date
ATE110471T1 (de) 1994-09-15
EP0463206A1 (de) 1992-01-02
JP3187081B2 (ja) 2001-07-11
EP0463206B1 (de) 1994-08-24
DE59006912D1 (de) 1994-09-29
JPH04232477A (ja) 1992-08-20
ES2059900T3 (es) 1994-11-16

Similar Documents

Publication Publication Date Title
EP0181047B1 (en) Delay control circuit and method for controlling delays in a semiconductor element
EP1961122B1 (en) Time-to-digital conversion with calibration pulse injection
KR100201709B1 (ko) 타이밍 신호 발생 회로
DE69815211D1 (de) Integrierte Schaltung mit Phasenregelschleife und eingebautem Selbsttest von Phase und Phasenzittern
US5448205A (en) Delay chain oscillator having selectable duty cycle
JP3440120B2 (ja) ディジタル信号からクロック信号を発生するための装置
KR0151261B1 (ko) 펄스폭 변조 회로
US6396312B1 (en) Gate transition counter
KR960019983A (ko) 가변 지연회로
KR950013048A (ko) 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로
KR880013326A (ko) 듀티사이클과 무관한 위상 검파기
GB1408696A (en) Signal transition detection circuit
KR920001207A (ko) 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로
US4178554A (en) Phase difference detector
KR940006348A (ko) D/a 변환장치 및 a/d 변환장치
US6313621B1 (en) Method and arrangement for determining the phase difference between two timing signals
KR100629538B1 (ko) 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로
US4785251A (en) Digital frequency and phase comparator
KR910011067A (ko) 촬상장치
KR910000151Y1 (ko) 콤팩트 디스크 드라이브의 보완된 동기 검출회로
JPH0339943Y2 (ko)
JPS63258112A (ja) 逓倍回路
KR930006657B1 (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR920014182A (ko) 동기신호 검출회로
KR930004087B1 (ko) 디지탈 신호 천이 검출회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid