KR910010303A - 정보 처리 장치 - Google Patents

Abstract

내용 없음

Description

정보 처리 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따를 디지탈 신호 처리 장치의 기본 구조를 나타낸 도면,

제7도는 본 발명에 따른 디지탈 신호 처리 장치의 또 다른 실시예를 나타낸 도면,

제9도는 메모리 스택과 세이브 레지스터를 바람직하게 이용한 또 다른 실시예를 나타낸 도면.

Claims (18)

1. 세이브 되도록 데이터를 저장시키는 저장 수단과, 세이브 되도록 상기 데이터를 저장시키기 위한 상기 저장 수단에 결합된 제1데이터 세이브 수단과, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장시키기 위한 상기 저정 수단에 결합된 제2데이터 세이브 수단과, 그리고 상기 저장 수단으로 저장된 상기 데이터를 세이브 하기 위하여 상기 제1데이터 세이브 수단이나 또는 제2데이터 세이브 수단을 선택하기 위한 데이터 세이브 지령 수단을 포함함을 특징으로 하는 프로세서.
2. 제1항에 있어서, 상기 저장 수단에 결합된 연산장치를 포함함을 특징으로 하는 프로세서.
3. 제2항에 있어서, 상기 저장 수단과 상기 제2데이터 세이브 수단을 결합시키는 버스 수단을 포함함을 특징으로 하는 프로세서.
4. 제3항에 있어서, 상기 제2데이터 세이브 수단이, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이타를 저장 시키는 제1영역과 억세스 수단에 의해 랜덤하게 억세스된 제2영역을 포함함을 특징으로 하는 프로세서.
5. 제4항에 있어서, 상기 데이터 세이브 지령 수단이 상기 데이터를 세이브 시키는 명령을 저장하기 위한 메모리 수단을 포함함을 특징으로 하는 프로세서.
6. 제5항에 있어서, 상기 명령은 상기 저장 수단으로 부터 상기 제1데이터 세이브 수단으로 데이터를 세이빙하기 위한 명령과 상기 저정 수단으로부터 상기 제2데이터 세이브 수단으로 데이터를 세이빙하기 위한 명령을 포함하고, 상기 명령들의 비트 패턴이 서로 상이함을 특징으로 하는 프로세서.
7. 세이브 되도록 데이터를 저장시키는 제1레지스터 수단과, 세이브되도록 데이터를 저장하기 위한 상기 제1레지스터 수단에 결합된 제2레지스터 수단과, 세이브되도록 데이터를 저장하기 위한 상기 제1레지스터 수단에 결합된 랜덤 억세스 메모리와, 그리고 상기 제2레지스터 수단이나 또는 상기 랜덤 억세스 수단으로 상기 제1레지스터 수단에 저장된 상기 데이터를 세이빙시키는 명령을 저장하기 위한 지시 메모리 수단을 포함함을 특징으로 하는 프로세서.
8. 제7항에 있어서, 상기 제1레지스터 수단과 제2레지스터 수단이 각기 대응하는 많은 수의 레지스터를 포함함을 특징으로 하는 프로세서.
9. 제8항에 있어서, 상기 랜덤 억세스 메모리가 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장하기 위한 영역을 포함함을 특징으로 하는 프로세서.
10. 제9항에 있어서, 상기 제1레지스터 수단과 상기 랜덤 억세스 메모리를 결합시키는 버스 수단을 포함함을 특징으로 하는 프로세서.
11. 제12항에 있어서, 상기 지시 메모리 수단에 저장된 상기 명령이 서로 상이한 비트 패턴을 가짐을 특징으로 하는 프로세서.
12. 세이브 되도록 데이터를 저장시키는 수단과, 세이브되도록 상기 데이터를 저장시키는 상기 저장 수단에 결합된 제1데이터 세이브 수단과, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장시키는 상기 저장 수단에 결합된 제2데이터 세이브 수단과, 그리고 상기 저장 수단에 저장된 상기 데이터를 세이브 하기 위해 상기 제1데이터 세이브 수단이나 또는 제2데이터 세이브 수단을 선택하기 위한 데이터 세이브 지령 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.
13. 제12항에 있어서, 상기 저장 수단에 결합된 연산 장치를 포함함을 특징으로 하는 디지탈 신호 프로세서.
14. 제13항에 있어서, 상기 저장 수단과 상기 제1데이터 세이브 수단을 결합시키는 버스 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.
15. 제14항에 있어서, 상기 제2데이터 세이브 수단이 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장 시키기 위한 제1영역과 억세스 수단에 의핸 랜덤하게 억세스 된 제2영역을 포함함을 특징으로 하는 디지탈 신호 프로세서.
16. 제15항에 있어서, 상기 데이터 세이브 지령 수단이 상기 데이터를 세이빙 시키는 결정 수단용 명령을 저장하기 위하여 메모리 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.
17. 제16항에 있어서, 상기 명령이 상기 저장 수단으로 부터 상기 제1데이터 세이브 수단으로 데이터를 세이빙 시키는 명령과 상기 저장 수단으로부터 상기 제2데이터 세이브 수단으로 데이터를 세이빙 시키는 명령을 포함하고, 상기 명령들은 서로 상이한 비트 패턴을 가짐을 특징으로 하는 디지탈 신호 프로세서.
18. 제16항에 있어서, 상기 저장 수단과 상기 제1데이터 세이브 수단이 각기 대응하는 많은 수의 레지스터를 가짐을 특징으로 하는 디지탈 신호 프로세서.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.