KR910010303A - 정보 처리 장치 - Google Patents
정보 처리 장치 Download PDFInfo
- Publication number
- KR910010303A KR910010303A KR1019900016807A KR900016807A KR910010303A KR 910010303 A KR910010303 A KR 910010303A KR 1019900016807 A KR1019900016807 A KR 1019900016807A KR 900016807 A KR900016807 A KR 900016807A KR 910010303 A KR910010303 A KR 910010303A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- storing
- save
- saved
- storage means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따를 디지탈 신호 처리 장치의 기본 구조를 나타낸 도면,
제7도는 본 발명에 따른 디지탈 신호 처리 장치의 또 다른 실시예를 나타낸 도면,
제9도는 메모리 스택과 세이브 레지스터를 바람직하게 이용한 또 다른 실시예를 나타낸 도면.
Claims (18)
- 세이브 되도록 데이터를 저장시키는 저장 수단과, 세이브 되도록 상기 데이터를 저장시키기 위한 상기 저장 수단에 결합된 제1데이터 세이브 수단과, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장시키기 위한 상기 저정 수단에 결합된 제2데이터 세이브 수단과, 그리고 상기 저장 수단으로 저장된 상기 데이터를 세이브 하기 위하여 상기 제1데이터 세이브 수단이나 또는 제2데이터 세이브 수단을 선택하기 위한 데이터 세이브 지령 수단을 포함함을 특징으로 하는 프로세서.
- 제1항에 있어서, 상기 저장 수단에 결합된 연산장치를 포함함을 특징으로 하는 프로세서.
- 제2항에 있어서, 상기 저장 수단과 상기 제2데이터 세이브 수단을 결합시키는 버스 수단을 포함함을 특징으로 하는 프로세서.
- 제3항에 있어서, 상기 제2데이터 세이브 수단이, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이타를 저장 시키는 제1영역과 억세스 수단에 의해 랜덤하게 억세스된 제2영역을 포함함을 특징으로 하는 프로세서.
- 제4항에 있어서, 상기 데이터 세이브 지령 수단이 상기 데이터를 세이브 시키는 명령을 저장하기 위한 메모리 수단을 포함함을 특징으로 하는 프로세서.
- 제5항에 있어서, 상기 명령은 상기 저장 수단으로 부터 상기 제1데이터 세이브 수단으로 데이터를 세이빙하기 위한 명령과 상기 저정 수단으로부터 상기 제2데이터 세이브 수단으로 데이터를 세이빙하기 위한 명령을 포함하고, 상기 명령들의 비트 패턴이 서로 상이함을 특징으로 하는 프로세서.
- 세이브 되도록 데이터를 저장시키는 제1레지스터 수단과, 세이브되도록 데이터를 저장하기 위한 상기 제1레지스터 수단에 결합된 제2레지스터 수단과, 세이브되도록 데이터를 저장하기 위한 상기 제1레지스터 수단에 결합된 랜덤 억세스 메모리와, 그리고 상기 제2레지스터 수단이나 또는 상기 랜덤 억세스 수단으로 상기 제1레지스터 수단에 저장된 상기 데이터를 세이빙시키는 명령을 저장하기 위한 지시 메모리 수단을 포함함을 특징으로 하는 프로세서.
- 제7항에 있어서, 상기 제1레지스터 수단과 제2레지스터 수단이 각기 대응하는 많은 수의 레지스터를 포함함을 특징으로 하는 프로세서.
- 제8항에 있어서, 상기 랜덤 억세스 메모리가 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장하기 위한 영역을 포함함을 특징으로 하는 프로세서.
- 제9항에 있어서, 상기 제1레지스터 수단과 상기 랜덤 억세스 메모리를 결합시키는 버스 수단을 포함함을 특징으로 하는 프로세서.
- 제12항에 있어서, 상기 지시 메모리 수단에 저장된 상기 명령이 서로 상이한 비트 패턴을 가짐을 특징으로 하는 프로세서.
- 세이브 되도록 데이터를 저장시키는 수단과, 세이브되도록 상기 데이터를 저장시키는 상기 저장 수단에 결합된 제1데이터 세이브 수단과, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장시키는 상기 저장 수단에 결합된 제2데이터 세이브 수단과, 그리고 상기 저장 수단에 저장된 상기 데이터를 세이브 하기 위해 상기 제1데이터 세이브 수단이나 또는 제2데이터 세이브 수단을 선택하기 위한 데이터 세이브 지령 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.
- 제12항에 있어서, 상기 저장 수단에 결합된 연산 장치를 포함함을 특징으로 하는 디지탈 신호 프로세서.
- 제13항에 있어서, 상기 저장 수단과 상기 제1데이터 세이브 수단을 결합시키는 버스 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.
- 제14항에 있어서, 상기 제2데이터 세이브 수단이 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장 시키기 위한 제1영역과 억세스 수단에 의핸 랜덤하게 억세스 된 제2영역을 포함함을 특징으로 하는 디지탈 신호 프로세서.
- 제15항에 있어서, 상기 데이터 세이브 지령 수단이 상기 데이터를 세이빙 시키는 결정 수단용 명령을 저장하기 위하여 메모리 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.
- 제16항에 있어서, 상기 명령이 상기 저장 수단으로 부터 상기 제1데이터 세이브 수단으로 데이터를 세이빙 시키는 명령과 상기 저장 수단으로부터 상기 제2데이터 세이브 수단으로 데이터를 세이빙 시키는 명령을 포함하고, 상기 명령들은 서로 상이한 비트 패턴을 가짐을 특징으로 하는 디지탈 신호 프로세서.
- 제16항에 있어서, 상기 저장 수단과 상기 제1데이터 세이브 수단이 각기 대응하는 많은 수의 레지스터를 가짐을 특징으로 하는 디지탈 신호 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-282963 | 1989-11-01 | ||
JP1282963A JPH03147026A (ja) | 1989-11-01 | 1989-11-01 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910010303A true KR910010303A (ko) | 1991-06-29 |
Family
ID=17659402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900016807A KR910010303A (ko) | 1989-11-01 | 1990-10-20 | 정보 처리 장치 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH03147026A (ko) |
KR (1) | KR910010303A (ko) |
-
1989
- 1989-11-01 JP JP1282963A patent/JPH03147026A/ja active Pending
-
1990
- 1990-10-20 KR KR1019900016807A patent/KR910010303A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH03147026A (ja) | 1991-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890007162A (ko) | 데이타 처리장치 | |
KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
KR910012962A (ko) | Dma제어기 | |
KR870011614A (ko) | 메모리 카트리지 | |
KR900003734A (ko) | 휴대가능전자장치 | |
KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
KR910003500A (ko) | 다중 방향 세트 어소시에티브 캐시 메모리로부터 다중 워드의 고속억세스 | |
EP0343567A3 (en) | Multi-processing system and cache apparatus for use in the same | |
KR850002909A (ko) | 자동 메모리 보드 재배치 장치 | |
RU2003115617A (ru) | Способ и устройство обработки данных для сохранения возвратного состояния | |
KR860002049A (ko) | 캐쉬 메모리 제어회로 | |
EP0342631A3 (en) | Buffer memory device capable of memorizing operand and instruction data blocks at different block sizes | |
KR870011615A (ko) | 부분 서입 제어장치 | |
KR910010303A (ko) | 정보 처리 장치 | |
KR970071269A (ko) | 집적디지탈처리장치 및 그 동작검사방법. | |
KR890007161A (ko) | 프로세서-메모리 데이타 전송시에 사용되는 다중-비퍼 | |
KR910005152A (ko) | 정보처리 장치 | |
KR910010340A (ko) | 확장 어드레싱 회로 및 접합기 카드 | |
JPS5688524A (en) | Channel controller | |
KR920008597A (ko) | 마이크로 컴퓨터 | |
KR900010565A (ko) | 정보처리장치 | |
KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
JPS57152038A (en) | Arithmetic processing device | |
KR900702458A (ko) | 컴퓨터 및 확장된 메모리의 초기치 설정방법 | |
KR850003599A (ko) | 데이타처리 시스템의 주기억 어드레스 제어시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |