Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사filedCritical이헌조
Priority to KR1019890015520ApriorityCriticalpatent/KR910008724A/en
Publication of KR910008724ApublicationCriticalpatent/KR910008724A/en
캐슈 메모리의 고속 억세스 장치Fast access device in cashew memory
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.
제2도는 본 발명에 따른 캐슈 메모리의 데이타 영역 블럭도.2 is a block diagram of a data area of a cashew memory according to the present invention.
제3도는 제2도에서 훠이훠 메모리의 내부구성블럭도.3 is a block diagram illustrating the internal memory of FIG.
Claims (1)
캐슈 메모리 억세스 장치에 있어서, 데이타 버스 다이렉션 콘트롤 신호 (/DBDiRC)를 접지시켜 MFB(26)로 부터 데이타를 리드할때만 사용하는 MFB데이타 송·수신/레지스터(23a), 다층 구조 버퍼로서 로칼 데이타 버스(25)와 MFB(26)사이에 연결하여 MFB(26)에 데이타를 라이트하는 훠이훠 메모리(24a)와, 데이타 페리티 발생/체크기(22)와 MFB(26)사이에 연결된 다층 구조 버퍼인 훠이훠 메모리(24)를 포함하여 프로세서의 동작지연을 감소시키도록 구성된 것을 특징으로하는 캐슈 메모리의 고속 억세스 장치.In the cashew memory access device, the MFB data transmission / reception / register 23a used only when the data bus direction control signal (/ DBDiRC) is grounded to read data from the MFB 26, and the local data as a multi-layer buffer. A buffer memory 24a connected between the bus 25 and the MFB 26 to write data to the MFB 26 and a multi-layer buffer connected between the data parity generation / check 22 and the MFB 26. A high speed access device of a cashew memory, characterized in that it is configured to reduce the operational delay of the processor, including an in-line memory (24).※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019890015520A1989-10-271989-10-27
Fast access device in cashew memory
KR910008724A
(en)