KR910007532B1 - 다층 레지스트 구조를 가진 부품 및 이의 제조 방법 - Google Patents
다층 레지스트 구조를 가진 부품 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR910007532B1 KR910007532B1 KR1019880700803A KR880700803A KR910007532B1 KR 910007532 B1 KR910007532 B1 KR 910007532B1 KR 1019880700803 A KR1019880700803 A KR 1019880700803A KR 880700803 A KR880700803 A KR 880700803A KR 910007532 B1 KR910007532 B1 KR 910007532B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- substrate
- resist
- component
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000463 material Substances 0.000 claims description 52
- 238000000926 separation method Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 16
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 15
- 229910003437 indium oxide Inorganic materials 0.000 claims description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 8
- 229910001887 tin oxide Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 122
- 238000005286 illumination Methods 0.000 description 19
- 238000010894 electron beam technology Methods 0.000 description 17
- 238000004377 microelectronic Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000005855 radiation Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- -1 Argon ions Chemical class 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000009987 spinning Methods 0.000 description 3
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- KTZVZZJJVJQZHV-UHFFFAOYSA-N 1-chloro-4-ethenylbenzene Chemical compound ClC1=CC=C(C=C)C=C1 KTZVZZJJVJQZHV-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229940043265 methyl isobutyl ketone Drugs 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
내용 없음.
Description
[발명의 명칭]
다층 레지스트 구조를 가진 부품 및 이의 제조 방법
[도면의 간단한 설명]
제1도는 본 발명의 레지스트 구조의 측단면도.
제2도는 각 단계에서의 레지스트층의 구조를 측단면도로 도시한 것으로, 기판상에 상승 및 하강 영역을 발생시키기 위해 본 발명의 레지스트 구조를 준비하여 사용하는 단계들의 플로우차트.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 마이크로전자 분야에 관한 것으로, 특히 회로 소자를 제조하는데 사용되는 레지스트(resist)구조에 관한 것이다.
집적 회로는 매우 작은 크기의 상당히 많은 수의 각각의 마이크로전자 장치가 이 장치의 하부에 있거나 장치를 지지하는 칩이라고 불리우는 단일 지지 표면상에 준비되어 있는 전자 소자이다. 마이크로전자 장치는 특정한 전자특성을 갖도록 선택되고 배열된 반도체, 절연체 및 도전체 물질의 층들로 형성된다. 각각의 마이크로전자 장치는 전형적으로 매우 작게 되어 측면 크기가 수마이크로미터 이하로 되고 두께가 그 이하로 더 작게 된다. 수천개의 장치가 수 센테미터의 측면 크기와 1그램 이하의 중량의 단일 칩상에 형성될 수 있고, 집적회로의 면적 및 중량을 몇 백배 요구할 수 있는 복잡한 전자 회로를 형성하기 위해 논리 어레이 내에 함께 접속될 수 있다. 마이크로전자 분야의 개발은 소비자용, 사업용 및 군사용의 전자분야에서 이루어 낸 많은 개선점을 기초로 한다.
각각의 마이크로전자 장치가 육안으로 볼 수 없을 정도로 작을때에는, 이 장치를 대량 규모로 제조하기가 상당히 어렵다. 이 마이크로전자 장치는 각각 매우 작고 칩상에 이 장치의 수가 매우 많기 때문에, 이 장치는 절단, 결합, 용접 및 납땜과 같은 종래의 기술로 제조될 수 없다. 최근에는 여러가지 새로운 기술들이 이장치를 제조하는데 사용되고 있는데, 그중에 한 기술인 마이크로석판 인쇄술이 본 발명의 주제이다.
마이크로전자 장치를 제조하는데 적용되는 석판 인쇄술에서, 패턴은 칩의 표면에 배치되거나 칩상에 피착된 특정 물질의 층상에 배치된다. 그 다음에 패턴은 또 다른 물질로 채워지거나, 패턴의 일부가 에칭에 의해 제거될 수 있다. 그 다음에는 상이한 패턴이 최종 구조의 표면에 배치되고 패턴내에 피착된 다른 물질상에 배치된다. 표면을 패너닝시킨 다음에 물질을 피착시키거나 제거시키는 이 과정은 상이한 물질 및 기하학적 형태의 층의 복잡한 패턴을 형성하도록 여러번 반복될 수 있다. 최종 구조는 칩상에 나란히 놓이는 수천개의 마이크로전자 장치를 포함할 수 있다. 물질 및 기하학적 형태가 적절히 선택되고, 모든 개개의 제조 스텝이 정확하게 수행되는 경우에, 최종 집적 회로는 바람직한 전자 특성을 나타낸다.
석판 인쇄술은 광학적 크기 축소, 영상 노출, 및 영상의 현상과 같은 사진 기술을 포함하기 때문에, 매우 작은 마이크로전자 장치를 제조하는데 특히 적합하다. 상세하게 말하면, 제조 공정중의 한 층의 바람직한 패턴이 용이하게 준비되어 눈으로 볼 수 있는 큰 크기의 형판(template)내의 준비된다. 그 다음 형판의 패턴은 가시 광선, 전자빔, 또는 이온 빔과 같은 투사 조명을 사용하여 칩의 표면상으로 투사된다. 투사전에, 칩의 표면은 투사 조명에 의한 노출에 민감한 물질의 층 또는 층 어레이로 되는 레지스트 구조로 덮히게 된다. 다음에 레지스트구조는 패턴의 크기가 수백배 또는 수천배로 축소되는 것을 제외하고는, 표면상에 형판의 패턴의 정확한 기하학적 형태를 재생하도록 사진 형상기술에 의해 현상된다.
레지스트구조는 대규모 제조 동작에 용이하게 사용되어야 하고, 재생될 수 있어야 되며, 칩상에 형판의 기하학적 형태를 충실히 재생산하는데 있어서 상당히 정밀해야 된다. 가장 기본적인 방법에는, 레지스트 물질의 단일 층이 칩의 표면상에 피착된 다음에 노출되고 현상된다. 제조 공정의 중간 단계에서의 칩의 표면은 의도적으로 부드럽지 않게 된다. 즉, 마이크로전자 장치는 통상적으로 메사(mesa)라고 하는 상승 영역 또는 비아(via)라고 하는 하강 영역과 같은 형태와 결합되다. 균일한 두께의 레지스트 물질층이 이러한 표면상에 놓이면, 레지스트 층의 상부 표면이 메사 또는 비아의 형태를 따라 불규칙하게 된다. 형판의 영상이 불규칙한 표면상에 정밀하게 집속될 수 없기 때문에, 이러한 불규칙성은 바람직하지 않다.
레지스트 물질상의 불규칙한 상부 표면의 문제를 제거시키기 위해, 메사 및 비아 위에 피착된 프래너화(planarizing)층이라고 하는 상당히 두꺼운 중합체 층을 사용하는 것이 공지되어 있다. 프래너화 층은 매우 두껍고 이러한 방식으로 제공되어서, 메사와 비아사이의 영역을 채우고, 프래너 상부 표면을 갖고 있으므로, 형판의 영상이 이 표면 위에 집속될 수 있다. 프래너화 층이 사용되는 경우에는, 부수적인 형태를 형성할 준비를 할 때 레지스트 영역을 선택적으로 한정하고 제거시킬 수 있도록 최소한 1개 이상의 층이 이 프래너화 층 위에 피착되어야 한다.
이러한 방법 중의 한 방법은 3개의 층, 즉 칩상에 피착된 프래너화 층, 형판의 패턴이 우선 노출되는 분리된 얇은 영상층, 및 이 2개의 층 사이의 분리 층을 사용한다. 조명 방사선은 형판의 패턴을 영상 층의 표면상으로 노출시키고, 노출된 패턴은 현상된다. 이 패턴은 프래너화 층으로 분리층의 패턴을 전달하는 다음스텝에서 제거되지 않는 프래너화 층의 부분을 보호하는 내구성이 많은 물질로 된 분리층으로 전달된다. 이 3개 층의 레지스트 구조는 여러제조 과정에서 유용하다.
그러나, 최근에 사용된 3개 층 레지스트 구조 방법은 바람직한 결합 특성을 갖고 있는 분리층 물질의 비 유용성으로부터 생기는 소정의 심각한 결점을 갖고 있다. 소정의 제조방법에서는 ,상이한 형판, 및 동일한 형판의 상이한 부분을 상이한 조명 방사선으로 조명하는 것이 바람직하다. 이미 공지된 분리 층 물질은 상이한 형태의 조명 방사선에 용이하게 사용될 수 없고, 또한 패턴화된 부분을 에칭하는 동안 프래너화 층의 비-패턴화 부분을 보호하는에 필요한 에칭의 저항성을 갖고 있지 않다. 광선 및 전자 빔 조명에 유용한 단일 형태의 레지스트 구조의 유용성은 제조 관점으로부터 바람직하게 된다. 이러한 단일 형태의 레지스트 구조는 상이한 패터닝 방법이 단일층상에 사용될 수 있기 때문에, 단일 분리층물질로의 2가지 패터닝 방법을 사용할 수 있게 한다.
따라서, 분리층의 물질이 에칭중에 프래너화 층을 보호하도록 선택되고, 또한 광선 및 전자 빔 조명의 사용에 호환성이 있는 개량된 3-층 레지스트 구조가 필요하다. 본 발명은 이 필요성을 만족시켜 주고, 또한 관련된 장점을 제공한다.
[발명의 요약]
본 발명은 마이크로전자 장치를 제조할 때 기판을 패턴화시키는데 사용한 레지스트 구조를 제공한다. 레지스트 구조는 광선과 전자 빔 조명의 사용에 호환성이 있는 분리층과 결합된다. 분리층의 물질은 가시 광선을 투광시키므로, 조명 패턴은 현재 형태 및 추가 될 형태를 정밀하게 정합시키기 위해 표면의 현재 형태와 용이하게 정렬될 수 있다. 분리 층은 프래너화 층으로의 패턴 전달중에 에칭을 방지시키므로, 패턴은 영상 층상에 용이하게 노출되고, 분리층으로 전달되며 프래너화 층으로 전달될 수 있다.
본 발명에 따르면, 기판상에 다층 레지스트 구조를 갖고 있는 부품은 기판, 이 기판의 상부에 놓인 중합체 물질의 프래너화 층, 이 프래너화 층의 상부에 놓인 투광성 및 도전성 물질의 분리 층, 및 이 분리층의 상부에 놓인 레지스트 물질의 영상층으로 구성된다. 투광성 및 도전성 물질로는 인듐 주석 산화물이라고 하는 인듐산화물과 주석 산화물의 혼합물이 양호하다. 인듐 주석 산화물은 도전성 물질로 공지되어 있지만, 다층 레지스트 구조내의 분리 물질로써 사용되지는 않았었다.
또한 본 발명에 따르면, 기판상에 에칭된 다층 레지스트 구조를 갖고 있는 부품을 제공하는 방법은, 기판을 마무리질하고, 기판의 상부에 놓이는 중합체 물질의 프래너화 층을 피착시키며, 크래너화 층의 상부에 놓이는 투광성 및 도전성 물질의 분리층을 피착시키고, 분리층의 상부에 놓이는 레지스트 물질의 영상층을 피착시키며, 영상 층에서 패턴을 형성하여 현상하고, 분리층으로 패턴을 전달하며, 프래너화 층으로 패턴을 전달하는 단계들을 포함한다. 분리층은 양호하게 인듐 주석 산화물로 되어 있다.
프래너화 층은 메사 또는 비아를 갖고 있으나 그 자체가 비교적 평평한 프래너 상부 표면을 갖고 있는 기판과 같은 고르지 못한 표면위에 용이하게 제공될 수 있는 물질로 되어 있다. 많은 표준중합체 물질이 사용될 수 있다. 대부분은 증합체 물질의 용액을 기판 표면상으로 유출하고, 초과 용액을 스핀닝 오프(spinning off)하여, 잔여 물질을 건조시킴으로써 용제와 함께 용액내로 인가된다.
분리층은 투광성 및 도전성 물질, 양호하게는 인듐 주석 산화물로 되어 있다. 인듐 주석 산화물이란 용어는 인듐 산화물과 주석 산화물의 혼합물을 의미한다. 인듐 주석 산화물은 인듐 산화물 또는 주석 산화물이 우세할 때, 각각 주석이 도프된 인듐 산화물 또는 인듐이 도프된 주석 산화물로서 간주될 수 있다. 약 91%인듐 산화물과 9%주석 산화물의 혼합물은 투과성이 있고 전기적으로 도전성이 있지만, 이러한 물질은 레지스트 구조내의 분리 물질로써 사용되지 않았었다. 본 발명은 인듐 주석 산화물의 이 특정한 합성물에 제한되지 않는데, 이 시스템에서 실시가능한 합성물에 대한 제한은 공지되어 있지 않다. 투광성 및 도전성 물질, 양호하게는 인듐 주석 산화물은 소정의 만족스러운 방식, 양호하게는 반응성 스퍼터링(sputtering)으로 기판에 제공될 수 있다.
투광성 물질을 사용하면, 기판의 표면이 분리층을 통하여 시각적으로 보일 수 있게 되어, 형판의 패턴이 상용화된 광 정렬장치를 사용하여 기판상의 현재 구조와 정밀하게 정렬되게 한다는 주요한 장점을 갖게 된다. 도전성 물질을 사용하면, 분리층이 영상층내에 전자 빔 패턴을 형성하는데 사용될 수 있다는 장점을 갖게 된다. 전자 빔이 영상층을 패턴화시키는데 사용될 때, 하부 분리층은 전자 총으로 회로를 완성시키기 위해 전기적으로 도전성으로 되어야 하나, 전자 빔을 편향시키고 패턴을 왜곡시키기 위해 영상 층의 표면에 정(static) 전하가 발생하게 된다. 이 장점들을 제공하기 위해 레지스트 구조와 함께 사용하기에 만족스러운 투광성 및 도전성 물질이 이전에는 알려지지 않았었다.
분리층의 물질은 또한 프래너화 층으로 패턴을 전달시키는데 사용된 양호한 기술에 의한 에칭을 방지해야된다. 양호한 기술은 반응성 이온 에칭 기술인데, 이 기술은 방향성이 놓고 습식 화학 전달 공정의 하부 전달 특성을 나타내지 않는 수직벽을 갖고 있는 전달 패턴을 발생시키는 건식 에칭 기술이다.
영상층은 형판의 축소된 패턴에 대응하는 패턴을 레지스트 구조의 상부 표면상에 발생시키도록 노출되어 현상될 수 있는 레지스트 물질로 된다. 영상층은 대개 영상의 고 해상도를 허용하기 위해 약 0.2 마이크로미터 두께 정도로 매우 얇게 제공된다. 영상층은 정(+) 또는(-)의 레지스트로 될 수 있다. 다수의 광선 및 전자 빔 레지스트 물질이 공지되어 있고 상용화되어 있다.
본 발명은 마이크로전자 장치를 제조하는데 사용하기 위한 레지스트 구조의 분야에 개량점을 제공한다는 것을 알 수 있다. 투광성 및 도전성 분리층은 패턴과 기판을 정밀하게 광학적으로 정렬하게 하고, 광선과 전자 빔 조명 방사용으로 사용될 수 있다. 물질은 종래의 건식 에칭기술에 의한 에칭에 충분히 저항성이 있으므로, 예리하게 형성된 패턴이 하부 프래너화 층으로 전달되게 한다. 본 발명의 다른 특징 및 장점은 본 발명의 원리를 예로써 도시한 첨부 도면과 함께 하기의 상세한 설명을 참조함으로써 잘 알 수가 있다.
[양호한 실시예의 상세한 설명]
본 발명은 제1도에 도시한 바와 같이 기판(12)상의 다층레지스트 구조(10)으로 실시된다. 이 도면에서 사용된 바와 같이, 기판(12)는 다층 레지스트 구조(10)이 위에 피착되어 함께 사용되는 편(piece)이다. 기판(12)는 아무것도 피착되지 않은 상태로 베이스로 될 수 있다. 선택적으로, 제1도에 도시한 바와 같이, 기판(12)는 베이스(14)와 함께 이 베이스(14)상에 이미 피착된 장치 구조의 소정부분을 포함한다. 제1도에서 실리콘층(16)은 베이스(14)상에 미리 피착되어, 이 내부에 상승 영역(18)을 형성하도록 에칭되나, 본 발명은 미리 피착된 소정의 특정 구조를 사용하는 것에 제한되지 않는다. 이 방법의 장점중의 하나는 광범위한 형태의 하부기판(12)와 호환성이 있다는 것이다.
레지스트 구조(10)은 기판(12)의 상부에 놓인 프래너화 층(20)을 포함한다. 프래너화 층(20)은 상승 영역(18)들 사이의 밸리(valley,22)를 채우기에 충분한 두께로 되어 있다. 프래너화 층(20)의 상부 표면은 비교적 평탄하고, 상부층의 지지물로써 작용한다. 프래너화 층(20)은 밸리내를 채우도록 제공될 수 있는 소정의 중합체 물질로 될 수 있고, 평탄한 상부 표면(24)를 갖고 있다. 양호하게도, 프래너화 층은 레지스트 물질이며 유기 용제에 용해될 수 있는 폴리메틸메타크릴레이트(PMMA)와 같은 중합체로 된다. PMMA의 용액은 기판(12)상으로 유출되고, 초과 용액은 기판을 스핀닝(spinning)함으로써 제거된다. 유출하는 동안, 용액은 기판(12)의 표면을 덮도록 확산되어, 밸리(22)내를 채운다. 그 다음에는 용액으로 덮혀진 기판이 다른 공정에 적합한 평탄 상부 표면(24)를 남기도록 건조된다. 크래너화 층의 최대 두께는 전형적으로 약 2마이크로미터이다. 선택적으로, 프래너화 층은 더욱 경화되도록 구워질 수 있다.
분리 층(26)은 프래너화 층(20)의 상부에 놓인다. 분리층(26)은 투광성 및 도전성 유리 물질, 즉 양호하게는 인듐 주석 산화물, 가장 양호하게는 91원자% 인듐 산화물과 9원자%주석 산화물의 합성물인 인듐 주석 산화물로 된다. 인듐 주석 산화물은 전기적으로 도전성이고 가시 광선을 투광한다. 91원자% 인듐 산화물과 9원자% 주석 산화물의 양호한 합성물은 분리층으로써 사용하도록 동작할 수 있게 하기에 충분한 도전성 및 투광성을 갖고 있다.
분리층은 소정의 종래 기술로 제공된다. 예를 들어, 인듐 주석 산화물층은 종래의 방식으로 혼성 목표(compound target)의 스퍼터링에 의해 약 0.1 내지 0.2마이크로미터의 두께로 비금속성 프래너화 층(20)상에 피착된다.
통상적인 종래 기술의 분리층은 때때로 도전성이 있으나 가시광선을 투광시키지 않는 알루미늄이나 로듐, 또는 실리콘과 같은 금속으로 형성되었다. 이 물질들은 소정의 동작시에 허용가능한 결과를 제공하지만, 정밀하게 정확한 위치에서 기판(12)상에 형판의 투사 영상을 정렬시키는 시도는 불확실하였다. 선택적으로, 분리층은 때때로 이산화실리콘 또는 그외의 다른 비전도정 산화물로 형성되었다. 반응성 이온 에칭에 의해 레지스트를 얇게 하기에 충분한 두께로 있을 때, 이산화실리콘은 투광성이 있게 된다. 그러나, 이것은 도전체가 아니고, 에칭용 패턴의 전자 빔 석판 인쇄형태와 함께 사용될 수 없다. 이산화실리콘은 또한 건식 에칭중에 전극을 덮기 위해 사용한 중합체로부터 해제될 수 있는 불소에 의해 공격을 받으므로, 사용시에 더욱 제한된다. 본 발명의 분리층물질은 이 문제점들을 제거시키고 상술한 장점을 발생시킨다.
분리층(26)위에는 영상층(28)이 놓여진다. 형판의 패턴을 노출되어 이 영상층(28)내로 현상되므로, 이 영상층은 사용될 조명방사선에 민감한 레지스트 물질로 되도록 선택된다. 레지스트 물질은 조명 방사선에 노출될 때 구조적으로 변화게 되고, 다음에 노출된 영역을 제거시키거나 유지시키기 위해 현상 용액에서 현상될 수 있다. 노출된 영역이 제거되는 경우에, 레지스트 물질을 정(+)레지스트라고 한다. 노출된 영역이 유지되는 경우에는, 레지스트 물질을 부(-)레지스트라고 한다. 영상층(28)로써 사용하기에 적합한 레지스트 물질의 예는 시프리 마이크로포지티브(Shipley Micropoitive) 또는 아메리칸 훽스트 AZ시리즈(American Hoechst AZ series) 및 코닥(Kodak) 809(정 포토레지스트), 코닥 747 및 마이크로네그(Microneg)(부 포토레지스트), PMMA(전자 빔 정 레지스트), 및 P4CS(전자 빔 부 레지스트)이다. 이 레지스트 물질들은 표준 실행에 따라서 분리층(26)의 상부에 제공된다. 예를 들어, 용액은 MIBK [메틸이소부틸케톤(methylisobutylketone)] 내의 P4CS [폴리-4-클로로스틸렌(poly-4-chlorostyrene)]으로 준비되고, 다음에 표면상으로 유출된다. 초과용액은 기판을 스핀닝함으로써 제거된다. 용제를 제거시키기 위한 건조후에 남아 있는 P4CS레지스트 층의 두께는 전형적으로 약 0.2내지 0.5마이크로미터이다.
다층 레지스트 구조(10)의 사용시에, 구조(10)은 먼저 방금 기술한 방식으로 피착된다. 그 다음에는, 제2도에 도시한 바와 같이, 영상층(28)내의 패턴이 투사 조명, 통상적으로는 광선 또는 전자 빔 조명에 의해 정해진다. 영상층(28)의 물질은 사용될 조명 방사선에 대한 레지스트로써 선택된다. 그 다음에는 노출된 영상이 선택된 레지스트 물질용으로 기술한 현상 용액내에서 현상되므로, 패턴(30)이 영상층(28)을 통해 에칭된다.
패턴은 양호하게 아르곤 스퍼터 에칭과 같은 건식 에칭 기술에 의해 분리층으로 전달된다. 레지스트 구조는 이온화된 아르곤 분위기내에 배치되고, 부 전압이 레지스트 구조에 인가된다. 아르곤 이온은 영상층(28)을 통하는 패턴(30)의 개구를 통하여 노출된 분리층(26)의 부분을 향하여 가속된다. 아르곤 이온은 분리층(26)으로부터 노출된 인듐 주석 산화물을 제거시키므로, 패턴(30)이 분리층으로 전달된다.
패턴은 양호하게 산소 반응성 이온 에칭에 의해 프래너화 층(20)으로 전달된다. 이 기술은 방향성이 높다는 장점을 갖고 있고, 프래너화 층(20)내에서 하향으로 정-측면(straight sided) 패턴을 발생시킨다. 레지스트 구조는 정(+)산소 이온을 발생시키기 위해 무선 주파수 신호에 의해 여기되는 산소분위기내에 배치된다. 부(-)플라즈마 전압이 레지스트 구조에 인가되므로, 산소 이온은 패턴(30)의 개구를 통하여 노출되는 프래너화 층(20)의 부분을 향하여 가속된다. 산소 이온은 패턴(30)을 프래너화 층(20)으로 전달시키기 위해 프래너화 층(20)의 물질을 제거시킨다. 프래너화 층(20)은 비교적 두꺼우므로, 프래너화 층을 통하여 패턴(30)을 완전히 에칭시키기 위한 기간 동안 반응성 이온 에칭을 계속해야 된다. 반응성 이온에칭은 강력하므로, 영상층(28)의 잔여부를 신속히 제거시킨다. 그러므로, 분리층(26)의 나머지 비-패턴화 부분은 반응성 이온 에칭에 대한 저항성이 높으므로, 패턴(30)은 연부를 둥글게 하지 않고서 프래너화 층(20)으로 충실하게 전달된다.
이제 패턴(30)은 기판(12) 아래의 프래너화 층(20)으로 완전히 전달된다. 패턴(30)은 의도된 목적을 위해 사용된다. 제2도는 예로써 선택적인 2가지의 상이한 후속 공정을 도시한 것이다. 한 공정에서, 도전체층(31)은 패턴(30)의 개구를 통하여 고착되므로, 개구의 영역내에서만 기판(12)의 상부에 놓인다. 다른 방법에서는, 패턴(30)의 개구를 통하여 에칭함으로써 기판(12)의 상승 부분(18)로부터 물질이 제거된다. 이 동작들이 완료된 후에는, 프래너화 층(20)을 용해해 버림으로써 레지스트 구조(10)이 제거된다. 필요한 경우에는, 기판(12)상에 다른 마이크로전자 회로를 제공하기 위해 다른 새로운 형판 및 레지스트 구조로 모든 과정이 반복된다.
본 발명의 방법은 광선과 전자 빔 패턴 형태를 갖는 시험 편상에서 성공적으로 사용되었다. 광선 조명은 구조의 고해상도가 필요하지 않은 큰 구조에 양호하다. 예를 들어, 광선조명은 상승영역 또는 메사 자체를 정하기 위해 사용될 수 있다. 전자 빔 조명은 더욱 높은 해상도를 가질 수 있고, 전계 효과 트랜지스터내의 서브마이크로미터 게이트 구조와 같은 정밀한 패턴을 정하는데 사용될 수 있다. 본 발명의 분리층은 가상수단에 의한 정렬을 할 수 있게 하여 광선 및 전자 빔 조명에 유용하다. 이 레지스트 구조 및 공정은 1400개 이상의 폴리실리콘 게이트 트랜지스터를 갖는 서브마이크로미터 8×8 승산기 대규모 집적(LSI)회로를 제공하는데 사용되었다.
본 발명은 마이크로전자 장치를 제조할 때 석판 인쇄 과정을 수행하기 위한 개량된 방법을 제공한다. 분리층으로써 사용된 인듐 주석 산화물과 같은 투광성 및 도전성 물질은 반응성 이온 에칭 중에 프래너화 층의 비-패턴화 부분을 양호하게 보호한다. 이것은 요구된 두께에서 투광되므로, 형판의 패턴은 정밀하게 정렬되어 기판과 정합될 수 있다. 전자 빔 조명의 전하를 도전시키는 것도 또한 전기적으로 행해지므로, 전자빔 패턴 형성이 사용될 수 있다.
설명을 하기 위해 본 발명의 한 특정 실시예에 대해 상세하게 기술하였으나, 본 발명의 원리 및 범위를 벗어나지 않고서 본 발명을 여러가지로 변형할 수도 있다. 따라서, 본 발명은 첨부된 특허청구의 범위에 의한 것을 제외하고는 제한되지 않는다.
Claims (14)
- 기판상에 다층 레지스트 구조를 갖고 있는 부품에 있어서, 기판, 기판의 상부에 놓인 중합체 물질의 프래너화 층, 프래너화 층의 상부에 놓인 투광성 및 도전성 물질의 분리층, 및 분리층의 상부에 놓인 레지스트 물질의 영상층으로 구성된 것을 특징으로 하는 부품.
- 제1항에 있어서, 투광성 및 도전성 물질이 인듐 주석 산화물인 것을 특징으로 하는 부품.
- 제1항에 있어서, 프래너화 층이 약 2마이크로미터 두께로 된 것을 특징으로 하는 부품.
- 제1항에 있어서, 분리층이 약 0.1마이크로미터 두께로 된 것을 특징으로 하는 부품.
- 제1항에 있어서, 영상층이 약 0.2 내지 0.5마이크로미터 두께로 된 것을 특징으로 하는 부품.
- 기판상에 다층 레지스트 구조를 갖고 있는 부품에 있어서, 기판, 기판 상부에 놓이는 중합체 물질의 프래너화 층, 프래너화 층의 상부에 놓이는 인듐 산화물과 주석 산화물의 혼합물로 본질적으로 구성된 분리층, 및 분리층의 상부에 놓이는 레지스트 물질의 영상층으로 구성된 것을 특징으로 하는 부품.
- 기판상에 에칭된 다층 레지스트 구조를 갖고 있는 부품을 제조하는 방법에 있어서, 기판을 마무리질하는 단계, 기판의 상부에 놓이는 중합체 물질의 프래너화 층을 피착하는 단계, 프래너화 층의 상부에 놓이는 투광성 및 도전성 물질의 분리층을 피착하는 단계, 분리층의 상부에 놓이는 레지스트 물질의 영상층을 피착하는 단계, 분리층의 상부에 놓이는 레지스트 물질의 영상층을 피착하는 단계, 영상층에서 패턴을 형성하여 현상하는 단계, 패턴을 분리층으로 전달하는 단계, 및 패턴을 프래너화 층으로 전달하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제7항에 있어서, 투광성 및 도전성 물질이 인듐 주석 산화물인 것을 특징으로 하는 방법.
- 제7항에 있어서, 프래너화 층이 약 2마이크로미터 두께로 된 것을 특징으로하는 방법.
- 제7항에 있어서, 분리층이 약 0.2마이크로미터 두께로 된 것을 특징으로 하는 방법.
- 제7항에 있어서, 영상층이 약 0.2 내지 0.5 마이크로미터 두께로 된 것을 특징으로 하는 방법.
- 제7항에 있어서, 패턴을 분리층으로 전달하는 단계가 아르곤 스퍼터 에칭에 의해 수행되는 것을 특징으로 하는 방법.
- 제7항에 있어서, 패턴을 프래너화 층으로 전달하는 단계가 산소 반응성 이온 에칭에 의해 수행되는 것을 특징으로 하는 방법.
- 제7항의 방법에 의해 제조된 것을 특징으로 하는 부품.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US92968386A | 1986-11-12 | 1986-11-12 | |
US86-929,683 | 1986-11-12 | ||
PCT/US1987/002611 WO1988003703A1 (en) | 1986-11-12 | 1987-10-13 | Multilayer resist structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890700263A KR890700263A (ko) | 1989-03-10 |
KR910007532B1 true KR910007532B1 (ko) | 1991-09-27 |
Family
ID=25458273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880700803A KR910007532B1 (ko) | 1986-11-12 | 1987-10-13 | 다층 레지스트 구조를 가진 부품 및 이의 제조 방법 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0289595A1 (ko) |
JP (1) | JPH01501345A (ko) |
KR (1) | KR910007532B1 (ko) |
IL (1) | IL84184A0 (ko) |
WO (1) | WO1988003703A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171401A (en) * | 1990-06-04 | 1992-12-15 | Eastman Kodak Company | Plasma etching indium tin oxide |
US5453157A (en) * | 1994-05-16 | 1995-09-26 | Texas Instruments Incorporated | Low temperature anisotropic ashing of resist for semiconductor fabrication |
JP7070935B2 (ja) * | 2017-11-17 | 2022-05-18 | 三井化学株式会社 | 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4451971A (en) * | 1982-08-02 | 1984-06-05 | Fairchild Camera And Instrument Corporation | Lift-off wafer processing |
KR890003903B1 (ko) * | 1983-06-29 | 1989-10-10 | 가부시끼가이샤 히다찌세이사꾸쇼 | 패턴 형성 방법 |
US4595649A (en) * | 1985-02-19 | 1986-06-17 | Allied Corporation | Glassy TiO2 polymer films as electron beam charge dissipation layers |
-
1987
- 1987-10-13 JP JP88500773A patent/JPH01501345A/ja active Pending
- 1987-10-13 EP EP88900613A patent/EP0289595A1/en not_active Withdrawn
- 1987-10-13 KR KR1019880700803A patent/KR910007532B1/ko active IP Right Grant
- 1987-10-13 WO PCT/US1987/002611 patent/WO1988003703A1/en not_active Application Discontinuation
- 1987-10-16 IL IL84184A patent/IL84184A0/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPH01501345A (ja) | 1989-05-11 |
KR890700263A (ko) | 1989-03-10 |
IL84184A0 (en) | 1988-03-31 |
EP0289595A1 (en) | 1988-11-09 |
WO1988003703A1 (en) | 1988-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5948219A (en) | Apparatus for selectively exposing a semiconductor topography to an electric field | |
CA1175158A (en) | Planar thin film transistors, transistor arrays, and a method of making the same | |
US4451544A (en) | Mask structure for X-ray lithography and method for manufacturing the same | |
TWI288951B (en) | Method utilizing compensation features in semiconductor processing | |
US5827775A (en) | Phase mask laser fabrication of fine pattern electronic interconnect structures | |
US5384483A (en) | Planarizing glass layer spaced from via holes | |
US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
KR20000010559A (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
KR910007532B1 (ko) | 다층 레지스트 구조를 가진 부품 및 이의 제조 방법 | |
US4317700A (en) | Method of fabrication of planar bubble domain device structures | |
US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
US6797963B2 (en) | Deflector of a micro-column electron beam apparatus and method for fabricating the same | |
US6477225B1 (en) | X-ray mask and method for providing same | |
JP3430290B2 (ja) | 半導体装置の製造方法 | |
WO1988003703A2 (en) | Multilayer resist structure | |
JPH02148881A (ja) | 誘電体層の形成方法 | |
JPH03261953A (ja) | 微細パターンの形成方法 | |
JP2000243697A (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
JPS5875837A (ja) | 支持基板を持たない投影マスクの製造方法 | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
JPS62245251A (ja) | レジストパタ−ン形成方法 | |
KR101016341B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |