KR910005582A - 아날로그 디지탈 pll - Google Patents
아날로그 디지탈 pll Download PDFInfo
- Publication number
- KR910005582A KR910005582A KR1019900012542A KR900012542A KR910005582A KR 910005582 A KR910005582 A KR 910005582A KR 1019900012542 A KR1019900012542 A KR 1019900012542A KR 900012542 A KR900012542 A KR 900012542A KR 910005582 A KR910005582 A KR 910005582A
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- voltage controlled
- controlled oscillator
- phase detector
- output
- Prior art date
Links
- 239000002131 composite material Substances 0.000 claims description 3
- 238000012935 Averaging Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 블럭 다이아그램.
제3도는 제2도에 도시된 아날로그 디지탈 합성 VCO의 아날로그 단계도.
제4도는 제2도에 도시된 아날로그 디지탈 합성 VCO의 디지탈 단계의 블럭 다이아그램.
Claims (5)
- 제1의 위상검출기(10), 아날로그 전압 제어 발진기(14), 상기 아날로그 전압제어 발진기에 입력을 제공하기 위하여 상기 제1의 위상검출기 출력에 응답하는 제1의 필터수단(12)과, 상기 아날로그 전압제어 발진기의 출력을 제1의 입력으로서 제1의 위상검출기에 연결하는 연결수단(16)으로 구성된 아날로그 PPL(28)을 구성되고, 아날로그/디지탈 전압제어 발진기(26), 파일롯트 신호를 포함하는 FM컴포지트 입력신호를 수신하기 위하여 채택된 제2의 위상검출기(20), 아날로그 제어입력을 상기 아날로그/디지탈 전압제어 발진기에 제공하기 위하여 상기 제2의 위상검출기 출력에 응답하는 제2의 필터수단(22,24), 기준 발진원으로부터 기준 입력주파수 신호를 수신하고 평균적으로 상기 파일롯트 신호와 같은 출력신호를 제공하는 수단(50)를 포함하는 아날로그/디지탈 전압제어 발진기로 구성되며, 상기 아날로그 PPL은 상기 아날로그/디지탈 전압제어 발진기와 상기 아날로그/디지탈 전압제어발진기의 출력을 평균내기 위한 제2의 위상검출기 사이의 피드백 선로에 연결되고, 상기 아날로그/디지탈 전압제어 발진기의 출력을 수신하기 위하여 채택된 제1의 위상검출기에 연결되며, 제1의 입력을 제2의 위상검출기에 제공하는 연결수단에도 연결된 것을 특징으로 하는 아날로그/디지탈 PLL.
- 제1항에 있어서, 상기 아날로그/디지탈 전압제어 발진기(26)는 파일롯트 신호의 주파수와 같은 중심주파수를 갖고 수정발진기의 출력에 기준되는 것을 특징으로 하는 PLL.
- 제1항에 있어서, 상기 파일롯트 신호는 FM컴포지트 입력신호의 19MHz 파일롯트 신호인 것을 특징으로 하는 PPL.
- 제1항 내지 제3항에 있어서, 상기 파일롯트 신호와 평균적으로 같은 출력신호를 제공하는 상기 수단은 분배기수단(50)을 포함하는 것을 특징으로 하는 PPL.
- 제4항에 있어서, 상기 분배기 수단은 미리 설정된 주파수에 기준 입력주파수 신호를 제공하기 위한 기준 발진원과 연결된 지터 분배기(52)로 구성되고, 상기 아날로그/디지탈 전압 제어 발진기(26)는 아날로그 제어입력에 응답하여 상기 지터 분배기를 제어하기 위한 주파수 제어수단(54)을 포함하는 것을 특징으로 하는 PLL.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/393,496 US4970474A (en) | 1989-08-14 | 1989-08-14 | Analog/digital phase locked loop |
US393496 | 1989-08-14 | ||
US393,496 | 1989-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910005582A true KR910005582A (ko) | 1991-03-30 |
KR940005513B1 KR940005513B1 (ko) | 1994-06-20 |
Family
ID=23554921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900012542A KR940005513B1 (ko) | 1989-08-14 | 1990-08-14 | 아날로그 디지탈 pll |
Country Status (5)
Country | Link |
---|---|
US (1) | US4970474A (ko) |
EP (1) | EP0413475A3 (ko) |
JP (1) | JPH03192821A (ko) |
KR (1) | KR940005513B1 (ko) |
AU (1) | AU615848B2 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR9306458A (pt) * | 1992-06-02 | 1998-06-30 | Ericsson Telefon Ab L M | Circuito de extração de pulso de relógio para receptores a fibra óptica |
US5315623A (en) * | 1992-08-04 | 1994-05-24 | Ford Motor Company | Dual mode phase-locked loop |
KR960007407B1 (ko) * | 1993-03-12 | 1996-05-31 | 삼성전자주식회사 | 스테레오와 듀얼 음성인식 시스템 |
US5517685A (en) * | 1993-04-27 | 1996-05-14 | Matsushita Electric Industrial Co., Ltd. | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same |
US5648718A (en) * | 1995-09-29 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Voltage regulator with load pole stabilization |
US5852359A (en) * | 1995-09-29 | 1998-12-22 | Stmicroelectronics, Inc. | Voltage regulator with load pole stabilization |
US5850139A (en) * | 1997-02-28 | 1998-12-15 | Stmicroelectronics, Inc. | Load pole stabilized voltage regulator circuit |
US6704382B1 (en) | 1997-07-11 | 2004-03-09 | Tellabs Operations, Inc. | Self-sweeping autolock PLL |
US6728327B1 (en) * | 2000-01-05 | 2004-04-27 | Lsi Logic Corporation | Lower-jitter phase-locked loop |
AU2003217053A1 (en) * | 2003-04-02 | 2004-10-25 | Christopher Julian Travis | Method of establishing an oscillator clock signal |
US9182295B1 (en) | 2011-09-09 | 2015-11-10 | Sitime Corporation | Circuitry and techniques for resistor-based temperature sensing |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4180783A (en) * | 1977-09-06 | 1979-12-25 | Rca Corporation | Phase lock loop data timing recovery circuit |
FR2429447A1 (fr) * | 1978-06-23 | 1980-01-18 | Thomson Csf | Systeme optique de projection muni d'un positionneur de plaque |
US4313209A (en) * | 1980-07-14 | 1982-01-26 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation |
JPS60145727A (ja) * | 1984-01-07 | 1985-08-01 | Fuji Xerox Co Ltd | 位相ロツクル−プ装置 |
US4577163A (en) * | 1984-07-09 | 1986-03-18 | Honeywell Inc. | Digital phase locked loop |
US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
DE3882489T2 (de) * | 1987-11-16 | 1994-02-17 | Sanyo Electric Co | PLL-Schaltung zum Generieren eines mit einem Eingangssignal mittels eines geschalteten Teilers synchronisierten Ausgangssignals. |
-
1989
- 1989-08-14 US US07/393,496 patent/US4970474A/en not_active Expired - Lifetime
-
1990
- 1990-08-02 EP EP19900308505 patent/EP0413475A3/en not_active Ceased
- 1990-08-08 AU AU60293/90A patent/AU615848B2/en not_active Ceased
- 1990-08-14 JP JP2215684A patent/JPH03192821A/ja active Pending
- 1990-08-14 KR KR1019900012542A patent/KR940005513B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0413475A3 (en) | 1991-09-11 |
JPH03192821A (ja) | 1991-08-22 |
EP0413475A2 (en) | 1991-02-20 |
AU6029390A (en) | 1991-02-14 |
AU615848B2 (en) | 1991-10-10 |
US4970474A (en) | 1990-11-13 |
KR940005513B1 (ko) | 1994-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950022154A (ko) | 클록 신호 발생 회로 | |
KR970055561A (ko) | 반응 시간이 제어 가능한 위상 동기 루프 | |
CA2049346A1 (en) | Fast-switching frequency synthesizer | |
KR880008487A (ko) | 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 | |
CA2010176A1 (en) | Tuner station selecting apparatus | |
KR910005582A (ko) | 아날로그 디지탈 pll | |
CA2071421A1 (en) | Automatic frequency control circuit | |
KR940005139A (ko) | 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로 | |
KR910003912A (ko) | 주파수 변조기 | |
EP0357374A3 (en) | Phase-locked loop | |
CA2192881A1 (en) | PLL Circuit and Noise Reduction Means for PLL Circuit | |
JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
ES2048681A1 (es) | Sintetizador digital de frecuencias. | |
EP0206247A3 (en) | Pll frequency synthesizer | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
DK224688A (da) | Oscillatorindretning til frembringelse af mindst to forskellige frekvenser | |
NO854192L (no) | Digital kvartsstabil fm-diskriminator. | |
JPH0458614A (ja) | Pllシンセサイザ | |
KR930015358A (ko) | Pll회로 | |
KR940023019A (ko) | 클럭 분배 회로 | |
KR910010895A (ko) | 주파수 합성기 | |
JPS5811140B2 (ja) | 原子発振器 | |
KR920015741A (ko) | 주파수 제어용 pll회로 | |
KR20000026476A (ko) | 반도체 장치의 위상 동기 루프 | |
JPH10224217A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |