KR900010953Y1 - Character synthesizing circuit for monitor - Google Patents

Character synthesizing circuit for monitor Download PDF

Info

Publication number
KR900010953Y1
KR900010953Y1 KR2019870021242U KR870021242U KR900010953Y1 KR 900010953 Y1 KR900010953 Y1 KR 900010953Y1 KR 2019870021242 U KR2019870021242 U KR 2019870021242U KR 870021242 U KR870021242 U KR 870021242U KR 900010953 Y1 KR900010953 Y1 KR 900010953Y1
Authority
KR
South Korea
Prior art keywords
signal
output
character
background
black
Prior art date
Application number
KR2019870021242U
Other languages
Korean (ko)
Other versions
KR890012002U (en
Inventor
신중인
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870021242U priority Critical patent/KR900010953Y1/en
Publication of KR890012002U publication Critical patent/KR890012002U/en
Application granted granted Critical
Publication of KR900010953Y1 publication Critical patent/KR900010953Y1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026Control of mixing and/or overlay of colours in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/024Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.No content.

Description

모니터의 문자합성 회로Character Synthesis Circuit of Monitor

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안에 따른 모니터의 문자 합성회로도.2 is a character synthesis circuit diagram of a monitor according to the present invention.

제3도는 제2도에 따른 각부 파형도.3 is a waveform diagram of each part according to FIG. 2.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 믹서 회로 2 : 수직 동기 검출부1 mixer circuit 2 vertical sync detector

3 : 수평 동기 검출부 4 : 콘트롤 조직부3: horizontal synchronization detector 4: control organization

5 : 동기 제거부 6 : 게이트15: Sync remover 6: Gate 1

7 : 저역통과 여파기 8 : 히스테리시스 비교기7: lowpass filter 8: hysteresis comparator

9 : 기준 전압 10 : D플립플롭9: reference voltage 10: D flip-flop

11 : 인버터 12 : 게이트211 Inverter 12 Gate 2

13 : 게이트3 14 : 버퍼13: gate 3 14: buffer

15 : 스위치 16 : 흑레벨 공급부15 switch 16 black level supply

20 : 문자신호 배경 검지부 30 : 영상신호 판별회로20: character signal background detector 30: video signal discrimination circuit

40 : 합성문자 흑,백 레벨 표시회로40: composite character black and white level display circuit

본 고안은 모니터의 캐릭터 믹서(Character Mixer)회로에 관한 것으로 특히 비데오 영상신호에 문자를 합성할때 합성할 부분의 배경 밝기에 따라 문자의 흑,백을 절환합성할 수 있도록한 문자 합성회로에 관한 것이다.The present invention relates to a character mixer circuit of a monitor, and more particularly, to a character synthesis circuit capable of switching the black and white of a character according to the background brightness of a part to be synthesized when synthesizing a character to a video image signal. will be.

종래의 모니터에 있어 문자합성회로는 제1도에서 보는 바와 같이, 영상신호(v)와 문자신호(C)가 믹서회로(1)에서 합성되어 비데오 출력단(Vout)으로 출력되는데, 이러한 기존의 기술에 있어 문자신호는 항상 일정한 백색 레벨을 가지므로 이를 영상신호에 혼합시켰을때 문자가 합쳐지는 부분의 영상신호의 밝기에 관계없이 항상 백색으로 일정하게 나타나게 된다. 그러므로 배경부분의 영상신호가 백색으로 나타나면 문자와의 구분이 어렵게 되므로 배경이 밝기 정도에 따라 식별이 어렵게 되는 문제점이 있었다.In the conventional monitor, as shown in FIG. 1, the image synthesizing circuit combines the image signal v and the character signal C in the mixer circuit 1 and outputs them to the video output terminal Vout. Since the text signal always has a constant white level, when it is mixed with the video signal, the text signal always appears white regardless of the brightness of the video signal of the part where the text is combined. Therefore, when the image signal of the background part is white, it is difficult to distinguish from the character, so that the background is difficult to identify according to the brightness level.

이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로서, 간단한 회로를 연결구성시켜 비데오 영상신호에 문자신호를 합성할때 합성할 부분의 배경밝기에 따라 문자의 흑,백을 절환합성할 수 있도록 한 것으로, 이하 그의 기술구성을 첨부된 도면에 따라 설명하면 다음과 같다.Therefore, the present invention was devised to improve the above-mentioned problems, and it is possible to switch between black and white of a character according to the background brightness of a part to be synthesized when synthesizing a character signal to a video image signal by connecting a simple circuit. In the following, its technical configuration will be described with reference to the accompanying drawings.

제2도는 본 고안에 따른 모니터의 문자 합성회로를 나타낸 것으로 그의 연결구성을 살펴보면, 영상신호(V)에 혼합되는 문자신호에 대해 그 배경에 해당하는 영상신호를 검출하여 영상신호 판별회로(30)를 제어하는 문자신호 배경검지부(20)와, 상기 문자신호 배경검지부(20)의 출력에 의해 동작제어되어 영상신호의 배경에 상당하는 부분의 밝기를 검지하여 기준신호와 비교하므로서 영상신호의 배경 밝기를 판별하는 영상신호 판별회로(30)와, 상기 영상신호 판별회로(30)의 출력에 의해 문자신호를 흑 또는 백으로 표시하는 합성문자 흑,백레벨 표시회로(40)로 구성된다.2 shows a character synthesizing circuit of the monitor according to the present invention. Looking at the connection configuration thereof, the image signal discrimination circuit 30 detects an image signal corresponding to the background of a character signal mixed with the image signal V. The background signal of the video signal is detected by comparing with the reference signal by detecting the brightness of the portion corresponding to the background of the video signal by operation of the text signal background detector 20 and the output of the text signal background detector 20. And a composite character black and white level display circuit 40 for displaying a character signal in black or white by the output of the image signal discrimination circuit 30.

이를 좀더 상세히 설명하면 다음과 같다.This will be described in more detail as follows.

영상신호(V)는 문자신호 배경검지부(20)의 수직동기 검출부(2)와 수평동기검출부(3)를 각각 거쳐 콘트롤 조직부(4)에 인가되며 동시에 영상신호 판별회로(30)의 동기제거부(5), 게이트 1(6), 저역통과 여파기(7), 기준전압(9)이 일측으로 인가되는 히스테리시스 비교기(8)를 순차거쳐 D플립플롭(10)에 인가되도록 구성하고, 상기 수직 동기 검출부(2)의 출력과 콘트롤 조직부(4)의 출력은 D플립플롭(10)의 클럭단(CK)과 게이트 1(6)에 각각 인가되도록 구성하고, D플립플롭(10)의 출력은 영상신호(V)가 인가되는 버퍼(14), 문자신호(C)가 인가되는 게이트 2,3(12)(13), 인버터(11), 흑레벨 공급부(16), 스위치(15) 그리고 믹서회로(1)로 구성된 합성문자 흑,백레벨 표시회로(40)에 인가되어 비데오 출력단(Vout)으로 출력되도록한 구성으로, 상기 회로구성의 동작상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.The image signal (V) is applied to the control organization (4) via the vertical synchronization detector (2) and the horizontal synchronization detector (3) of the text signal background detector (20), respectively, and at the same time, the synchronization remover of the image signal discrimination circuit (30). (5), the gate 1 (6), the low pass filter (7), and the hysteresis comparator (8) to which the reference voltage (9) is applied to one side sequentially configured to be applied to the D flip-flop (10), the vertical synchronization The output of the detector 2 and the output of the control organization 4 are configured to be applied to the clock terminal CK of the D flip-flop 10 and the gate 1 6, respectively, and the output of the D flip-flop 10 is an image. Buffer 14 to which signal V is applied, Gates 2 and 3 (12) and 13 to which character signal C is applied, Inverter 11, Black level supply 16, Switch 15 and mixer circuit It is applied to the composite character black and white level display circuit 40 composed of (1) to be output to the video output terminal (Vout), and the operation state and effect of the circuit configuration are added. If it described with reference to the drawings as follows.

제2도에서, 영상신호(V)는 문자신호 배경 검지부(20)의 수직동기 검출부(2)와 수평동기 검출부(3)에 각각 인가되어 수직 및 수평신호를 분리한 후, 콘트롤 조직부(4)를 거쳐 게이트 제어신호(a)를 출력시키게 된다.In FIG. 2, the image signal V is applied to the vertical synchronization detector 2 and the horizontal synchronization detector 3 of the text signal background detector 20, respectively, to separate the vertical and horizontal signals, and then to the control organization unit 4 Through the gate control signal (a) is output.

이 게이트 제어신호(a)는 배경부분의 영상신호 기간동안만 영상신호 판별회로(30)의 게이트 1(6)를 동작시키는데, 동기제거부(5)로 인가된 영상신호(V)는 동기부분이 제거되고 게이트 1(6)에 의해 배경에 상당하는 영상신호 부분만 통과하게 되어 저역통과 여파기(7)를 거쳐 신호가 평균화되게 되고, 히스테리시스 비교기(8)의 한 입력단으로 인가된다.The gate control signal a operates the gate 1 (6) of the image signal discrimination circuit 30 only during the video signal period of the background portion, and the image signal V applied to the synchronization canceling section 5 is the synchronization portion. This is eliminated and only the video signal portion corresponding to the background is passed through the gate 1 (6) so that the signal is averaged through the low pass filter 7 and applied to one input terminal of the hysteresis comparator 8.

상기 히스테리시스 비교기(8)의 타입력단으로는 기준전압(9)이 인가되므로 입력된 두신호는 비교되어 신호를 출력시키는데, 히스테리시스 비교기(8)는 저역통과 여파기(7)의 출력신호가 기준전압(9)보다 클때에는 로우(L)신호를 출력시키고, 이와 반대일 경우에는 하이(H)신호를 출력시키게 된다.Since the reference voltage 9 is applied to the type force stage of the hysteresis comparator 8, the two input signals are compared and output a signal. The hysteresis comparator 8 outputs the low-pass filter 7 to the reference voltage ( If it is larger than 9), it outputs a low signal, and in the opposite case, a high signal.

여기서 히스테리시스 비교기(8)를 사용한것은 저역통과 여파기(7)를 통과한 배경부분의 영상신호의 작은 차이에 따라 비교기의 출력이 변동되는 것을 방지하기 위한 것이다.Here, the hysteresis comparator 8 is used to prevent the output of the comparator from changing according to a small difference in the image signal of the background portion passing through the low pass filter 7.

상기 히스테리시스 비교기(8)의 출력은 D플립플롭(10)을 거쳐 1필드(Field)지연된 후, 게이트 제어신호(b)로 되는데, 이 신호는 제3도에서 보는 바와 같이 로우상태에서 신호로 합성문자 흑,백레벨 표시회로(40)의 인버터(11)를 거쳐 하이(H)신호로 되므로 게이트 3(13)가 구동되게 된다. 즉 배경이 밝으면 상기 게이트 제어신호(b)는 로우신호로 되어 게이트 3(13)을 구동시키고, 문자신호(C)는 게이트 3(13)를 거쳐 스위치(15)를 콘트롤 하는 신호(b2)로 나타나는데, 상기 출력된 신호(b2)가 하이(H)일 경우에는 스위치(15)가 영상신호라인을 흑레벨 공급부(16)에 접속시켜 영상신호를 흑레벨로 만들고, 신호(b2)가 로우(L)일 경우에는 스위치(15)의 절환에 의해 영상신호 라인을 흑레벨 공급부(16)에 연결시키지 않으므로 영상신호를 백레벨로 만들게 된다.The output of the hysteresis comparator 8 is delayed by one field via the D flip-flop 10, and then becomes the gate control signal b, which is synthesized into a signal in a low state as shown in FIG. The gate 3 (13) is driven because the signal becomes a high (H) signal through the inverter 11 of the character black and white level display circuit 40. That is, when the background is bright, the gate control signal b becomes a low signal to drive the gate 3 13, and the character signal C controls the switch 15 through the gate 3 13. When the output signal b2 is high (H), the switch 15 connects the video signal line to the black level supply unit 16 to make the video signal black level, and the signal b2 is low. In the case of (L), since the video signal line is not connected to the black level supply unit 16 by switching the switch 15, the video signal is made to the back level.

즉,이러한 조작은 백으로 나타날 문자부분을 흑으로 나타나게 하므로 배경이 밝으면 문자는 흑으로 표시되고, 배경이 어두우면 상기 게이트 제어신호(b)는 하이신호로 되어 인버터(11)에 의해 로우신호로 발전되어 게이트 3(13)에 인가되므로 게이트 3(13)은 오프되어 문자신호(C)는 게이트 3(12)를 거쳐 믹서회로(1)에서 혼합되고, 이때에는 문자신호의 반전은 일어나지 않고 영상신호와 그대로 혼합되어 백색으로 출력되게 된다.That is, this operation causes the portion of the character to appear as black to appear in black, so if the background is bright, the character is displayed in black, and if the background is dark, the gate control signal b becomes a high signal and the low signal is generated by the inverter 11. Is generated and applied to the gate 3 (13), so that the gate 3 (13) is turned off so that the character signal (C) is mixed in the mixer circuit (1) via the gate 3 (12). It is mixed with the video signal and output as white.

그러므로 이와 같은 동작으로 문자신호를 배경에 밝기에 따라 백색 및 흑색으로 표시하게 된다. 따라서 본 고안에 따른 모니터의 문자 합성회로는 이상의 설명에서와 같이, 문자를 혼합할때 배경의 밝기에 따라 문자의 밝기를 자동으로 절환하여 혼합할 수 있도록 하므로서 혼합된 문자를 쉽게 식별할 수 있도록하는 효과를 갖게된다.Therefore, the text signal is displayed in white and black on the background according to the brightness. Therefore, the character synthesis circuit of the monitor according to the present invention, as described above, when the characters are mixed to automatically change the brightness of the characters according to the brightness of the background, so that the mixed characters can be easily identified Will have an effect.

Claims (2)

모니터의 문자 합성에 있어서, 영상신호(V)를 입력받아 수직, 수평 동기 분리한후 콘트롤 조직부(4)를 통해 영상신호(V)에 혼합되는 문자신호에 대해 그 배경에 해당하는 영상신호를 검출하여 영상신호 판별회로(30)를 제어하는 문자신호 배경검지부(20)와, 상기 문자신호 배경검지부(20)의 출력에 의해 동작제어되어 영상신호의 배경에 상당하는 부분의 밝기를 검지하여 기준신호와 비교하므로서 영상신호 배경의 밝기를 판별하는 영상신호 판별회로(30)와, 상기 영상신호 판별회로(30)의 출력에 의해 문자신호를 흑 또는 백으로 표시하는 합성문자 흑,백레벨 표시회로(40)를 포함하여 구성된 것을 특징으로 하는 모니터의 문자 합성회로.In the character synthesis of the monitor, a video signal corresponding to the background is detected for a text signal mixed with the video signal V through the control organization unit 4 after the video signal V is input and separated vertically and horizontally. By controlling the output of the text signal background detector 20 and the text signal background detector 20 to detect the brightness of the portion corresponding to the background of the video signal. A video signal discrimination circuit 30 for discriminating the brightness of the video signal background and a composite text black and white level display circuit for displaying the text signal in black or white by the output of the video signal discrimination circuit 30 ( Character synthesis circuit of the monitor, characterized in that configured to include. 제1항에 있어서, 영상신호 판별회로(30)는 영상신호(V)를 인가받아 동기 제거하는 동기 제거부(5)와, 상기 문자신호 배경검지부의 출력에 의해 동작되어 상기 동기제어부(5)의 출력을 저역통과 여파기(7)로 인가하는 게이트 1(6)와, 상기 게이트 1(6)의 출력을 받아 신호를 평균화하는 저역통과 여파기(7)와, 상기 저역통과 여파기(7)의 출력과 기준전압(9)을 입력받아 비교하여 상기 저역통과 여파기(7)의 출력이 기준전압 보다 클때 '로우'를 출력하는 히스테리시스 비교기(8)와, 상기 히스테리시스 비교기(8)의 출력을 입력을 받고 수직동기 신호를 클락신호로 인가받아 합성문자 흑,백레벨 표시회로(40)의 게이트 2,3(12,13) 제어신호를 출력하여 흑,백레벨 표시회로(40)가 문자신호를 흑 또는 백으로 표시할 수 있도록 제어하는 D플립플롭(10)을 포함하여 구성된 것을 특징으로 하는 모니터의 문자 합성회로.The image signal discrimination circuit 30 is operated by an output of the synchronization signal removing unit 5 and the output of the text signal background detection unit. Gate 1 (6) for applying the output of the low pass filter (7), the low pass filter (7) for receiving the output of the gate 1 (6) and averaging the signal, and the output of the low pass filter (7) And a reference voltage (9) is input and compared to the output of the hysteresis comparator (8) and the output of the hysteresis comparator (8) for outputting a 'low' when the output of the low pass filter (7) is greater than the reference voltage The vertical synchronization signal is applied as a clock signal to output the gate 2, 3 (12, 13) control signals of the composite character black and white level display circuit 40, so that the black and white level display circuit 40 outputs the character signal to black or white. Configured to include a D flip-flop (10) to control the display to the back Character synthesis circuit of monitor.
KR2019870021242U 1987-11-30 1987-11-30 Character synthesizing circuit for monitor KR900010953Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870021242U KR900010953Y1 (en) 1987-11-30 1987-11-30 Character synthesizing circuit for monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870021242U KR900010953Y1 (en) 1987-11-30 1987-11-30 Character synthesizing circuit for monitor

Publications (2)

Publication Number Publication Date
KR890012002U KR890012002U (en) 1989-07-15
KR900010953Y1 true KR900010953Y1 (en) 1990-12-08

Family

ID=19270033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870021242U KR900010953Y1 (en) 1987-11-30 1987-11-30 Character synthesizing circuit for monitor

Country Status (1)

Country Link
KR (1) KR900010953Y1 (en)

Also Published As

Publication number Publication date
KR890012002U (en) 1989-07-15

Similar Documents

Publication Publication Date Title
KR960003311A (en) Broadcast status self-diagnosis circuit
KR870003652A (en) Video signal processing system
KR900010953Y1 (en) Character synthesizing circuit for monitor
KR950026246A (en) Image signal processing method
KR870003653A (en) Video signal processing system
KR950000414Y1 (en) Super-impose detect circuit
KR0145891B1 (en) The integrated circuit for color signal process with system director
JP2667599B2 (en) Television receiver with multi-screen display function
KR970059928A (en) Monitor self-raster circuit
KR900008039Y1 (en) Computer monitor self test circuit using timer counter and horizontal pulse
KR930007069B1 (en) Displayer in vtr
KR100206784B1 (en) Super impose apparatus and method of image instrument
KR890003223B1 (en) Teletext data signal detectable circuits
KR920008263Y1 (en) Picture switching circuit for on screen display menu
KR950005605B1 (en) Image display system
KR950010131Y1 (en) Word corrector system in osd monitor
KR940006822Y1 (en) Multi-synchronization signal processing circuit
KR920002442Y1 (en) Osd letters color blot checking circuit of secam and mesecam mode image system
KR940005717Y1 (en) Automatic mode switching circuit of vcr by broadcasting system
KR910003475Y1 (en) Ttl video signal monitor test circuit
KR100224709B1 (en) Synchronizing signal detecting curcuit
SU1587483A1 (en) Device for presentation of information on screen of television receiver
KR920004992Y1 (en) Discriminating circuit of input display signals for monitor
KR960033060A (en) Video signal testing circuit and method of monitor
KR930022836A (en) Synchronization Detection Circuit Using Complex Synchronization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20011127

Year of fee payment: 12

EXPY Expiration of term