KR900010582A - 데이타 처리기용 결합 회로망 - Google Patents

데이타 처리기용 결합 회로망 Download PDF

Info

Publication number
KR900010582A
KR900010582A KR1019890018440A KR890018440A KR900010582A KR 900010582 A KR900010582 A KR 900010582A KR 1019890018440 A KR1019890018440 A KR 1019890018440A KR 890018440 A KR890018440 A KR 890018440A KR 900010582 A KR900010582 A KR 900010582A
Authority
KR
South Korea
Prior art keywords
cross
network
coupling network
silo
processor
Prior art date
Application number
KR1019890018440A
Other languages
English (en)
Inventor
요하네스 슬루이예터 로베르트
디르크 로데비예크 홀만 헨드리크
마리누스 후이제르 코르넬리스
디예크스트라 헨드리크
Original Assignee
에프.제이.스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프.제이.스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 에프.제이.스미트
Publication of KR900010582A publication Critical patent/KR900010582A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/762—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data having at least two separately controlled rearrangement levels, e.g. multistage interconnection networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

데이타 처리기용 결합 회로망
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 결합 회로망용 다수의 데이타 매트릭스 도시도, 제4도는 본 발명에 따른 결합 회로망 도시도, 제5도는 제4도와 비교하여 단순한 변형으로 본 발명에 따른 데이타 처리기를 가진 결합 회로망의 상세한 다이어그램.

Claims (15)

  1. 다중 비트 입력 데이타를 공존하여 수용하는 각각에 대한 최소 3개의 제1의압력과 다중 비트 출력 데이타를 공존하여 수용하는 각각에 대한 최소 3개의 제1의 출력과, 그와 함께 직렬로 접속된 사일로우 배열과 크로스-바 스위치를 포함하는 데이타 처리기용 결합 회로망에 있어서, 상기 결합 회로망은 연속적인 최소 3개 성분의 직렬 접속을 포함하며 크로스-바 스위치 및 사일로우 배열은 변화 구성에서 또다른 하나에 연속적으로 된 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  2. 제1항에 있어서, 상기 직렬 접속은 2개의 크로스-바 스위치를 포함하며 사일로우의 중간 배열에 의해 상호 접속되어 있는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  3. 제1항에 있어서, 상기 직렬 접속은 2개의 사일로우 배열을 포함하며 중간 크로스-바 스위치에 의해 상호 접속되어 있는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 직렬 접속은 연속적으로 제1의 크로스-바 스위치, 사일로우의 제1의 배열, 제2의 크로스-바 스위치, 제2의 사일로우 배열을 포함하는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  5. 제1항, 제2항 또는 제3항에 있어서, 상기 직렬 접속은 연속적으로 제1의 사일로우 배열, 제1의 크로스-바 스위치, 제2의 사일로우 배열, 및 제2의 크로스-바 스위치를 포함하는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  6. 제1항 내지 제5항의 어떤 한항에 있어서, 상기 직렬 접속은 3개의 크로스-바 스위치를 포함하며 거기에서 각각의 사일로우 배열에 의해 매번 상호 접속된 2개의 쌍을 형성하는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  7. 제1항 내지 제6항의 어떤 한항에 있어서, 상기는 단일 기판 영역 성분에 집적되는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  8. 제1항 내지 제7항의 어떤 한항에 있어서, 상기 데이타 처리기는 처리기 수단을 포함하며 상기 제1의 출력부에 의해 전달되며 또한 제1의 입력부에 의해 전달되며, 상기 처리기 수단은 고정된 싸이클 길이의 프로그램 정보 램프 래스에 의해 동작 가능한 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  9. 제8항에 있어서, 상기 처리기 수단은 최소 2개의 병렬 동작 처리기 소자를 포함하며, 각각은 최소 2개의 제2입력과 하나의 제2출력을 포함하고, 제2입력/출력은 결합 회로망에 접속되어 분리되며, 각각의 처리기 소자용 프로그램 정보는 각각, 동시에 고정된 싸이클 길이의 동작 가능한 프로그램을 가지는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  10. 제8항 또는 제9항에 있어서, 상기 데이타 처리기는 결합 회로망과 함께 단일 기판 영역 소자 상에 집적되는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  11. 제1항 내지 제10항의 어떤 한항에 있어서, 상기 크로스-바 스위치 점의 최소 하나는 관념적인 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  12. 제1항 내지 제11항의 어떤 한항에 있어서, 상기 사일로우 레지스터의 최소 하나는 관념적인 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  13. 제1항 내지 제12항의 어떤 한항에 있어서, 상기 제1의 출력은 전체적으로 병렬로 동작하는 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  14. 제1항 내지 제13항의 어떤 한항에 있어서, 상기 사일로우 최소 하나의 배열의 최소 하나는 다이나믹 RAM 메모리로서 구성된 것을 특징으로 하는 데이타 처리기용 결합 회로망.
  15. 제1항 내지 제14항의 어떤 한항에 청구된 바와 같은 결합 회로망을 구비하는 것을 특징으로 하는 데이타 처리기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018440A 1988-12-16 1989-12-13 데이타 처리기용 결합 회로망 KR900010582A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8803079A NL8803079A (nl) 1988-12-16 1988-12-16 Koppelnetwerk voor een dataprocessor, voorzien van een serie-schakeling met ten minste een herconfigureerbare schakelmatrix en ten minste een batterij silo's alsmede dataprocessor voorzien van zo een koppelnetwerk.
NL8803079 1988-12-16

Publications (1)

Publication Number Publication Date
KR900010582A true KR900010582A (ko) 1990-07-09

Family

ID=19853387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018440A KR900010582A (ko) 1988-12-16 1989-12-13 데이타 처리기용 결합 회로망

Country Status (5)

Country Link
EP (1) EP0373714B1 (ko)
JP (1) JPH02217038A (ko)
KR (1) KR900010582A (ko)
DE (1) DE68922709T2 (ko)
NL (1) NL8803079A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349378B1 (en) 1999-03-31 2002-02-19 U.S. Philips Corporation Data processing using various data processors
US6405301B1 (en) 1999-06-15 2002-06-11 U.S. Philips Corporation Parallel data processing
DE10210443A1 (de) * 2002-03-09 2003-09-18 Bts Media Solutions Gmbh Verfahren und Vorrichtung zum Verarbeiten von Signalen
CN109787595B (zh) * 2018-12-29 2022-11-25 北京航天测控技术有限公司 一种矩阵开关及其控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7608165A (nl) * 1976-07-23 1978-01-25 Philips Nv Inrichting voor het besturen van informatie- stromen.
US4553203A (en) * 1982-09-28 1985-11-12 Trw Inc. Easily schedulable horizontal computer
US4811214A (en) * 1986-11-14 1989-03-07 Princeton University Multinode reconfigurable pipeline computer

Also Published As

Publication number Publication date
EP0373714A1 (en) 1990-06-20
EP0373714B1 (en) 1995-05-17
DE68922709D1 (de) 1995-06-22
JPH02217038A (ja) 1990-08-29
DE68922709T2 (de) 1996-01-18
NL8803079A (nl) 1990-07-16

Similar Documents

Publication Publication Date Title
KR900005288A (ko) 프로그램 가능한 논리소자
BR7702823A (pt) Conjunto de processamento de dados com operacao de entrada/saida aperfeicoada
KR910010529A (ko) 시프트 레지스터 장치
KR920015910A (ko) 연산회로
KR860004352A (ko) 입출력처리용 연산장치
KR850002906A (ko) 다중 데이타 통로 중앙 처리 유니트 구조
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
KR830009517A (ko) 기억된-프로그램 제어장치
KR970013752A (ko) 주문용 로직 어레이 및 그 일부를 형성하는 셀
DE60043824D1 (de) Neuronalnetzwerksbaustein
KR900010582A (ko) 데이타 처리기용 결합 회로망
KR890012449A (ko) 프로그램가능 논리소자
KR900018810A (ko) 프로세서 유니트 네트워크
KR960030404A (ko) 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 이 변환기를 사용하는 신호 처리 시스템
KR910020896A (ko) 반도체집적회로
KR870008326A (ko) 반도체 집적회로 장치
KR920017363A (ko) 직렬 입출력 승산회로
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
SU818017A1 (ru) Логическое устройство из
KR910014805A (ko) 디지탈신호처리장치
RU97105956A (ru) Вычислитель ранговой статистики
SU710042A1 (ru) Комбинационный сумматор
RU97105958A (ru) Вычислитель ранговой статистики
KR960016145A (ko) 피드백 시프트 레지스터
KR960015133A (ko) 피드백 시프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application