KR900002444B1 - 반도체 집적회로장치 - Google Patents

Abstract

내용 없음.

Description

반도체 집적회로장치

제 1 도는 본 발명의 일실시예에 의한 반도체 집적회로장치의 회로도.

제 2 도는 본 발명회로장치의 래치회로의 일구성 예시도.

제 3 도는 종래의 반도체 집적회로장치의 회로도.

제 4 도는 종래장치의 스캔레지스트회로 표시도.

제 5 도는 종래장치의 선택회로 표시도.

제 6 도는 본 발명의 타 실시예에 있어 래치회로를 표시한 회로도.

제 7 도는 제 6 도의 래치회로를 사용하여 구성한 본 발명의 타실시예에 의한 반도체 집적회로장치의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 테스트로드 선택단자 2 : 스캔인단자

6 : 스캔클럭입력단자 7 : 래치용클럭입력단자

8∼16 : 스캔레지스터 17∼25 : 래치회로

35, 37 : 조합시킨 회로블럭 36 : 비동기 순서회로를 포함한 회로블록

38 : 스캔아우트단자 39 : 데이터선택단자

본 발명은 반도체 집적회로장치에 관한 것으로 더욱 구체적으로 스캔패스를 사용한 반도체 집적회로장치의 테스트회로에 관한 것이다.

미세가공기술의 전보에 의하여 반도체 집적회로의 집적도는 비약적으로 향상하여 금후에도 더욱 증대하는 경향에 있다. 이와같은 집적도(게이트수)의 증대와 함께 반도체 집적회로장치의 시험의 난이도는 지수함수적으로 증대한다. 여기에서 어느 장치의 테스트용이도는 각 단자의 고장을 관측하는 용이성(관측가능성)과, 각 단자를 소망의 논리값으로 설정하는 용이성(제어가능성)의 2점에서 결정되며 일반적으로 대규모인 논리회로망의 심층단자는 관측가능성, 제어가능성 모두 나쁘게 된다.

반도체 집적회로장치의 테스트방식으로서 스캔테스트방식이 있지만 이 스캔테스트방식은 시프트레지스터기능을 갖는 레지스터회로를 논리회로망의 적당한 장소에 삽입하고 이들의 레지스터회로를 1본의 시프트레지스터패스로 연결하고 테스트 동작시에는 칩외부에서 테스트패턴을 시리얼 입력하여 각 레지스터에 소정의 데이터를 설정하고 이들의 레지스터의 데이터출력 단자에 접속되어 있는 논리회로에 소망의 논리신호를 인가하여 동작시켜 그 결과를 이들 레지스터의 파라렐입력단자에서 당해 레지스터내에 파라렐에 조입하고 그후 그들을 시리알에 칩외부로 출력하여 관측하므로서 대규모인 논리회로망의 심층단자의 관측가능성, 제어 가능성을 향상하고저 하는 것이다.

레벨센시티브한 동기회로에 관한 스캔테스트방식의 기본적인 아이디어는 특개소 52-28614호 공보에 공시된 바 있다. 여기에서는 대상으로 하는 회로를 비동기한 순서회로도 포함되므로 종래예로서 특개소 56-74668호 공보를 참고로 설명한다.

제 3 도에 비동기식 순서회로를 대상으로한 종래의 스캔패스방식의 테스트회로예를 도시한다. 도면에 있어서 35,37은 조합한 회로의 블록, 36은 순서회로를 포함한 비동기회로 블록, 8∼16은 각 회로블록간에 설치된 스캔레지스터, 26∼34는 대응하는 회로 블록간의 출력과 스캔레지스터의 출력의 어느것인가를 선택하여 출력하는 데이터셀렉터이다. 상기 스캔레지스터의 데이터입력단자(D) 및 데이터셀렉터의 데이터입력단자(D)에는 각 회로블록의 출력신호가 직접 접속되며, 또한 데이터셀렉터의 테스트데이터 입력단자(TD)에는 대응하는 스캔레지스터의 출력단자(Q)가 접속되어 있다.

또한 1은 테스트모드 선택단자이고, 이 단자(1)는 스캔레지스터와 데이터셀렉터의 각 모드선택단자(MS)에 접속되어 있다. 2는 스캔인단자, 38은 스캔아우트단자이다. 스캔인단자(2)는 스캔레지스터(8)의 스캔인단자(S1)에 접속되고 스캔레지스터(8)의 출력단자(Q)는 스캔레지스터(9)의 스캔인단자(S1)에 접속되어 있어, 이와같이 각 스캔레지스터의 출력단자(Q)는 다음의 스캔레지스터의 스캔인단자(S1)에 순차로 접속되어 결과적으로 스캔인단자(2)와 스캔아우트단자(38)의 사이에서 스프트레지스터 패스가 형성되어 있다. 3∼5는 통상의 데이터입력단자, 6은 스캔클럭입력단자이고 이 입력단자(6)는 스캔레지스터의 클럭입력단자(T)에 접속되어 있다.

제 4 도는 상기 스캔레지스터의 1예이고, MS는 모드선택단자, D는 데이터입력단자, SI은 스캔인단자 T는 클럭입력단자이다. 또한 51은 인버터게이트, 52,53은 2입력 AND게이트, 54는 2입력 OR게이트, 55는 에지트리거방식 D타입플립플롭(이하 D-FF라고 기술한다), Q는 데이터출력단자이다.

제 5 도는 상기 제 3 도에 표시한 데이터셀렉터회로의 일례이고, MS는 모드선택단자, TD는 테스트데이터입력단자, D는 데이터입력단자, 60은 인버터게이트, 61,62는 2입력 AND게이트, 63은 2입력 OR게이트, Y는 출력단자이다.

다음은 동작에 대하여 설명한다. 우선통상 동작시에 대하여 설명하면, 이 경우는 테스트모드 선택단자(1), (MS)에 "H"가 인가되어 스캔클럭단자(6)(TS 또는 T)는 "L"에 고정된다. 결과적으로 각 데이터셀렉터를 통하여 대응하는 각 회로블록간의 입출력단자가 직결되는 것이 된다. 이것을 제 5 도에 의하여 설명하면 데이터셀렉터회로는 모드선택단자 MS에 "H"가 부여되면 데이터입력단자 D에서의 데이터를 AND게이트(62) 및 OR게이트(63)를 통하여 출력단자(Y)에 출력한다. 회로블록의 출력은 이 데이터셀렉터의 데이터 입력단자(D)에 직접접속되어 있으므로 대응하는 각 회로블록간의 입출력단자가 직결되는 것이 된다.

한편 테스트 동작시에는 다음과 같이 스캔모드와 테스트모드를 순차 반복하여 실행하고, 각 회로블록의 테스트를 실시한다.

(1) 스캔모드

(a) 테스트모드 선택단자(1)에 "H"를 인가하여 스캔모드로 한다. 이것에 의하여 스캔레지스터에서는 스캔인단자(S1)에서의 입력데이터가 선택되어 데이터셀렉터에서는 데이터입력단자(D)에서의 입력데이터가 유효하게 된다.

(b) 다시 스캔인단자(2)에서 각 스캔레지스터에 설정하는 테스트데이터를 스캔클럭단자(6)에 인가하는 클럭에 동기 시켜서 순차 스캔인 시킨다.

(c) 이와 동시에 스캔아우트단자(38)에서는 전회의 테스트시에 조입한 각 회로블록의 출력데이터를 순차 스캔아우트시킨다.

이 동작을 제 4 도 및 제 5 도에 의하여 설명하면 우선 스캔레지스터에 있어서는 모드선택단자(MS)에 "H"가 부여되면, 스캔인단자(S1)에서의 데이터가 AND게이트(53), OR게이트(54)를 통하여 클럭단자(T)에 인가되는 클럭에 동기하여 D-FF(55)에 유지되고 또한 이것과 동시에 유지되고 있던 데이터가 출력단자(Q)에서 출력된다. 더우기 이때 데이터셀렉터의 모드선택단자(MS)에도 "H"가 부여되어 있고, 따라서 그 출력단자(Y)에는 데이터입력단자(D)에서의 데이터가 출력된다.

(2) 테스트모드

(a) 소망의 데이터를 각 스캔레지스트에 설정이 끝나면 테스트모드 선택단자(1)에 "L"를 인가하여 테스트모드로 한다.

(b) 이것에 의하여 스캔레지스터의 출력데이터가 데이터셀렉트의 테스트데이터 입력단자(TD)를 경유하여 각 회로블록에 인가된다.

(c) 동시에 데이터입력단자(3)∼(5)에 소망의 테스트데이터를 인가한다.

(d) 다음에 회로블록의 동작이 완료된 시점에서 스캔클록입력단자(6)에 클럭을 1개 인가한다. 이것에 의하여 각 회로블록의 출력신호가 대응하는 스캔레지스터 이 데이터입력단자(D)를 통하여 스캔레지스터 내의 D-FF에 유지된다.

이들 동작을 제 4 도 및 제 5 도에 의하여 설명하면, 우선 스캔레지스터에서는 모드선택단자(MS)에 "L"가 부여되면, 데이터입력단자(D)에서의 데이터가 AND게이트(52), OR게이트(54)를 통하여 클럽입력단자 T에 인가되는 클럭에 동기하여 D-FF(55)에 유지된다. 또한 이때 데이터셀렉터의 모드선택단자(MS)에 "L"가 부여되므로 그 출력단자(Y)에는 테스트데이터 입력단자(TD)에서의 데이터가 AND게이트(61), OR게이트(63)를 통하여 출력된다.

이와같이하여 각 회로블록의 테스트를 실행할 수 있지만 이 회로에서는 스캔의 동작중에 있어서는 데이터 셀렉터가 각 회로블록의 출력데이터를 선택하고 있고, 이것에 의하여 스캔동작중에 스캔레지스터의 출력값이 순차로 변화하여도 순서회로를 포함하는 회로블록(36)의 상태가 변화하지 않게 하고 있다. 따라서 이 예에서와 같이 스캔패스에 포위된 회로블록이 비동기의 순서회로이어도 스캔테스트가 가능하게 되어 있다.

종래의 장치는 상기와 같이 구성되어 있으므로 비동기 순서회로를 포함한 블록에 대하여서도 스캔테스트할 수가 있다. 그러나 일반적으로는 테스트모드에서 스캔모드를 전환할때에 순서회로에 부여되는 데이터가 시리알인된 신호값에서 인접하는 회로블록의 출력신호값으로 변화되어 버린다. 이 때문에 대상으로하는 비동기 순서회로의 상태가 변화하지 않게 입력을 설정하는 것이 곤란하여 많은 경우 스캔테스트를 유효하게 실시할 수 없는 문제가 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 비동기 순서회로를 포함한 회로블록을 포함하여 쉽게 스캔테스트 가능한 반도체 집적회로 장치를 얻는 것을 목적으로 한다.

본 발명에 의한 반도체 집적회로장치는 스캔레지스터의 출력단자에 스캔레지스터의 출력데이터 또는 대응하는 전단회로 블록의 출력데이터의 어느것인가를 선택하는 선택기능 및 선택된 데이터를 유지, 출력하고, 또는 그대로 출력하는 데이터 전달기능을 보유하고, 통상 동작시는 전단회로 블록의 출력데이터를 그대로 차단의 회로블록에 출력하고, 테스트 동작시의 스캔모드에 있어서는 스캔동작전의 테스트데이터를 유지하여 이 데이터를 차단의 회로블록에 계속 인가하여 테스트모드에 있어서는 대응하는 스캔레지스터의 출력데이터를 외부 클럭에 동기하여 유지, 출력하는 래치회로를 설치한 것이다.

본 발명에 있어서는 통상 동작시에는 대응하는 각 회로블록간의 입력단자와 출력단자를 래치회로의 선택기능과 데이터전달기능에 의하여 접속하고, 테스트 동작시에는 래치회로의 선택기능에 의하여 스캔레지스터의 출력데이터를 선택 유지하여 대응하는 회로블록의 입력단자에 전달하고, 스캔모드에 있어서는 래치회로에 의하여 전회에 인가한 테스트데이터를 대응하는 회로블록에 계속 인가한다.

다음에서 본 발명의 실시예를 도면에 의하여 설명한다.

제 1 도는 본 발명의 일실시예에 의한 반도체 집적회로장치의 구성을 표시한 것이고, 도면에 있어서 35,37은 조합시킨 회로블록, 36은 비동기순서회로를 포함한 회로블록, 8∼16은 이들의 회로블록간에 설정된 스캔레지스터회로, 17∼25는 입력선택기능과 데이터전달기능을 가진 래치회로이다. 그리고 각 회로블록의 출력단자는 대응하는 스캔레지스터의 데이터 입력단자(D) 및 래치회로의 데이터입력단자(D)에 직접 접속되며, 각 래치회로의 출력단자(Q)는 대응하는 회로블록의 입력단자에 접속되어 있다. 또한 래치회로의 테스트데이터 입력단자(TD)에는 대응하는 스캔레지스터의 출력단자(Q)가 접속되어 있다.

1은 테스트모드 선택단자이고, 각 스캔레지스터회로의 모드선택단자 MS에 접속되어 있다. 2는 스캔인단자, 38은 스캔아우트단자이고, 스캔인단자(2)는 스캔레지스터(8)의 스캔인단자(S)에 다시 스캔레지스터(8)의 출력단자(Q)는 다음의 스캔레지스터(9)의 스캔인단자(S1)에 접속되고 동일하게 순차 스캔레지스터의 출력단자(Q)와 다음의 스캔레지스터의 스캔인단자(S1)가 접속되고 그 결과로서 스캔인단자(2)와 스캔아우트단자(38)사이에 1개의 스캔패스가 형성되어 있다. 또한 6은 스캔클럭입력단자, 7은 래치용클록입력단자이고, 스캔클럭입력단자(6)는 각 스캔레지스터의 클럭 입력(T)에 접속되며 클럭입력단자(7)는 각 래치회로의 클럭입력단자(T)에 접속되어 있다. 또한 39는 데이터선택단자이고, 각 래치회로의 선택단자(MS)에 접속되어 있다. 3∼5는 통상의 데이터 입력단자이다.

제 2 도는 상기 래치회로의 일구성례를 표시한 것으로서 도면에 있어서, D는 데이터입력단자, T는 클럭입력단자, DS는 선택단자, TD는 테스트데이터 입력단자, 41,45는 인버터, 42,43,46,47은 2입력 AND게이트, 44는 2입력 OR게이트, 48,49는 2입력 NOR게이트, Q는 래치의 출력단자이다. 이 래치회로는 클럭입력단자(T)에 포지티브클릭을 인가하면, 선택단자(DS)에 인가되어 있는 값에 의하여 테스터데이터 입력단자(TD) 또는 데이터입력단자(D)의 입력데이터의 어느것인가를 입력유지하고, 동시에 출력단자(Q)에서 유지데이터를 출력하는 것이다. 또한 클럭입력단자(T)에 "L"데이터가 인가되어 있는 기간은 각 입력단자(D),(TD),(DS)에 인가되는 데이터 값에 무관계로 유지 동작을 실행하고 역으로 "H"가 인가되어 있는 기간은 선택단자(DS)의 값에 의해서 테스트데이터 입력단자(TD) 또는 데이터입력단자(D)의 입력데이터를 선택하고, 이 데이터를 유지하는 일없이 출력단자(Q)에 직접 전달하는 것이다 (데이터 전달기능).

다음에 동작에 대하여 설명한다. 여기에서 스캔레지스터회로는 종래 회로와 동일한 동작을 하므로 그 설명은 생략한다.

우선 통상 동작에 대하여 설명한다. 통상 동작시에 있어서는 데이터선택단자()에 "H"를 인가함과 동시에 클럭입력단자(7)에도 "H"를 인가한다. 이것에 의하여 각 래치회로는 데이터입력단자(D)의 데이터를 선택하고, 이것을 출력단자(Q)로 직접 출력하도록 동작한다. 따라서 각 회로블록간은 각 래치회로를 통하여 접속되어 스캔레지스터회로의 동작에 무관계로 된다. 한편 테스트 동작시에는 다음과 같이 스캔모드와 테스트모드를 순차로 반복하여 실행하고, 각 회로블록의 레스트를 실시한다.

(1) 스캔모드

(a) 데이터선택단자(39)에 "L"를 인가하고, 래치회로가 테스트데이터 입력단자(TD)측의 데이터를 선택하도록 한다.

(b) 클럭입력단자(7)는 "L"에 고정하고 각 래치회로를 유지상태로하고, 전회인가한 테스트데이터를 회로 블록에 계속인가한다.

(c) 테스트모드 선택단자(1)에 "H"를 인가하고 스캔레지스터의 입력데이터를 스캔인단자(S1)에 설정한다.

(d) 스캔인단자(2)에서 각 스캔레지스터에 설정하는 테스트데이터를 스캔클럭입력단자(6)에 인가하는 클럭에 동기시키면서 순차 스캔인 시킨다.

(e) 이와 동시에 스캔아우트단자에서는 전회의 테스트모드시에 조입한 각회로 블록의 출력데이터가 순차 스캔아우트 된다.

(2) 테스트모드

(a) 소망의 테스트데이터를 각 스캔레지스터에 설정이 끝나며, 클럭입력단자(7)에 포지티브클럭을 1개 인가한다.

(b) 이에 의하여 각 래치회로에 대응하는 스캔레지스터에 설정한 테스트데이터가 입력유지되어 회로블록에 새로운 테스트데이터가 인가된다.

(c) 이와 동시에 데이터입력단자(3)∼(5)에서도 테스트데이터가 인가된다.

(d) 다음에 테스트모드 선택단자(1)에 "L"를 인가하고, 스캔레지스터의 입력을 데이터입력단자(D)측에 설정한다.

(e) 각 회로블록의 동작이 충분하게 완료된 시점에서 스캔클럭입력단자(6)에서 클럭을 1개 입력하고, 각 회로블록의 출력데이터를 스캔레지스터에 입력 유지한다.

이와같이 하여 각 회로블록의 데스트가 되지만 상기한 바와같은 본 실시예의 회로에서는 스캔 동작중에도 래치회로가 전회의 테스트패턴을 유지하고, 그 패턴을 각 회로 블록의 입력단자에 인가를 계속하고 있으므로 스캔동작중에 스캔레지스터의 값이 차례로 변화하여도 각 회로블록이 내부 상태는 변화하지 않고 스캔테스트가 가능하게 된다.

더욱이 상기 실시예에서는 래치회로로서 통상의 게이트회로를 사용하여 구성한 경우를 설명하였지만 이것은 제 6 도에 표시한 바와같이 트랜스 밋손 게이트를 사용하여 구성하여도 된다.

제 6 도에 있어서 43∼45는 인버터회로, 47,48은 n형 MOS트랜지스터에 의한 트랜스 밋숀 게이트, T1은 제 1 의 클럭입력단자, TD는 테스트데이터입력단자, T2는 제 2 의 클럭입력단자, D는 데이터입력단자이다. 이와같이 구성에 있어서 인버터(44)의 부하 구동능력은 타에 비교하여 작고, 따라서 트랜스 밋숀 게이트 (47) 또는 (48)가 열리면 각 래치에 대응하는 데이터가 입력 유지된다.

시프트 동작시의 입력데이터의 선택은 트랜스 밋숀 게이트(47), (48)에 대응하는 클럭입력단자(T1), (T2)의 어느 것에 온 신호를 부여하는가로 결정되며, T1, T2가 래치의 동기 클럭과 데이터선택신호를 겸하는 구성으로 되어 있다.

제 7 도에 제 6 도의 래치회로를 사용한 경우의 회로실시예를 표시한다. 40,41은 각기 래치회로의 제1의 클럭입력단자와 제 2 의클럭입력단자(T2)에 대응한 클럭입력단자이고, 래치회로의 입력데이터의 선택신호도 겸하고 있고, 이와같은 실시예에서도 상기 실시예와 동일한 효과를 발휘한다.

상기한 바와같이 본 발명에 의하면 스캔레지스터의 출력단자에 입력선택기능과 데이터전달기능을 보유하는 래치회로의 일측의 입력단자를 접속하고, 다시 이 래치회로의 타측의 입력단자를 대응하는 전단회로블록의 출력단자에 접속하고 이 래치회로의 출력단자를 대응하는 차단회로블록의 입력단자에 접속하도록 하였으므로 통상 동작시에는 스캔레지스터회로에 무관계하게 회로 블록간에서 신호의 인수, 인도가 가능하며 더욱이 테스트 동작시의 스캔모드에 있어서는 전번 주기에 회로블록에 인가한 테스트데이터를 그 회로블록에 계속 인가할 수가 있고, 이것에 의하여 비동기 순서회로를 대상으로한 스캔테스트가 용이하게 실시할 수 있고, 따라서 테스트설계가 용이하여 설계코스트가 염가인 비동기 순서회로를 포함한 대규모의 반도체 집적회로장치를 얻을 수 있는 효과가 있다.

Claims (1)

1. 적어도 그중의 하나는 순서회로를 포함한 복수개의 회로블록 사이에서 데이터전송을 함과 동시에 상기 각 회로블록을 스캔테스트방식으로 테스트 가능하게 한 반도체 집적회로장치이며, 상기 복수개의 회로블록사이의 각각에 전파되는 데이터의 비트수에 대응하게 설치되며, 테스트 동작시는 전단회로블록의 출력데이터 또는 스캔테스트용의 테스트 데이터를 외부클럭에 동기하여 유지 출력하고, 전체로 하나의 시크트레지스터 기능을 보유하도록 각 회로 상호간의 시프트레지스터패스로 접속되어서된 복수의 스캔레지스터와, 제 1, 제 2의 데이터입력단자를 보유하고 제 1의 데이터입력단자는 대응하는 전단의 회로블록의 데이터 출력단자에 제 2의 데이터입력단자는 대응하는 스캔레지스터의 데이터 출력단자에 접속 설치되며, 통상 동작시는 대응하는 전단회로 블록의 출력데이터를 그대로 차단의 회로블럭에 출력하고, 테스트 동작시의 스캔모드에 있어서는 스캔동작전의 대응하는 스캔레지스터의 출력데이터를 유지하여 당해 데이터를 차단의 회로블록에 계속인가하고, 테스트모드에 있어서는 대응하는 스캔레지스터의 출력데이터를 외부클럭에 동기하여 유지, 출력하는 래치회로와, 상기 스캔레지스터의 각각에 장치외부에서 테스트용의 시리얼데이터를 설정하기 위한 테스트데이터 설정수단과, 상기 각 스캔레지스터의 데이터를 시리얼데이터로 하여 장치외부로 순차 출력하기 위한 테스트결과 출력수단과, 통상동작과 테스트동작의 전환, 스캔모드와 테스트모드의 전환을 하는 동작 전환수단과를 구비한 것을 특징으로한 반도체 집적회로장치.

Images