KR900001591B1

KR900001591B1 - 음정복원장치

Info

Publication number: KR900001591B1
Application number: KR1019860002465A
Authority: KR
Inventors: 야스도시 나까마; 마사유끼 미사끼; 세이이찌 이시가와
Original assignee: 마쯔시다덴기산교 가부시기가이샤; 다니이 아끼오
Priority date: 1985-04-02
Filing date: 1986-04-01
Publication date: 1990-03-15
Also published as: DE3674041D1; EP0197758A2; EP0197758B1; US4722009A; KR860008550A; EP0197758A3

Abstract

내용 없음.

Description

음정복원장치

제1도는 본 발명의 일실시예에 있어서의 음정복원장치의 구성을 도시한 블록도.

제2도는 본 다른실시예에 있어서의 음정복원장치의 구성을 도시한 블록도.

제3도는 본 발명의 음정복원의 원리도.

제4도는 본 발명의 일실시예에 있어서의 디지탈메모리의 동작을 표시한 타이밍차아트.

제5도는 본 발명에서의 애널로그·디지탈변환회로의 구성블록도.

제6도는 본 발명의 애널로그·디지탈변환회로의 주요동작을 설명하기 위한 블록도.

제7도, 제8도는 본 발명의 승산회로의 동작설명을 위한 파형도.

제9도는 종래예에서의 음정복원장치의 블록도.

제10도는 종래예에서의 음정복원의 원리도.

*도면의 주요부분에 대한 부호의 설명

1 : 애널로그·디지탈변환회로 2 : 디지탈·메모리

3 : 써넣기·읽어내기제어회로 4 : 제1의 유지회로

5 : 제2의 유지회로 6 : 제1의 승산회로

7 : 제2의 승산회로 8 : 가산회로

9 : 진폭제어회로 10 : 변조클록발생회로

11 : 써넣기번지발생회로 12 : 제1의 읽어내기번지발생회로

13 : 제2의 읽어내기번지발생회로 14 : 복조클록발생회로

15 : 저역통과필터 16 : 디지탈·애널로그변환회로

17 : 제1의 적분회로 18 : 제2의 적분회로

21 : 1비트애널로고·디지탈변환회로

26, 27 : 1비트디지탈·애널로그변환회로.

본 발명은, 기록속도의 2배의 속도로 음성신호를 재생하였을때에, 음의 높이를 기록시와 동일하게 복원하는 음정복원장치에 관한 것이다.

근년, 기록속도와는 다른속도로 음성신호를 재생하는 것이 중요시되어 왔다. 기록속도의 2배로 재생하면, 본래의 반문의 시간으로 되며, 테이프레코오더나 VTR에 기록한 것을 반분의 시간으로 내용을 파악할 수 있다. 그러나, 단순히 재생속도를 2배로 한 것으로는, 음정이 놓아지고, 청취하기 곤란해지는 동시에, 발명자의 특징이 나타나지 않는다. 그래서 음의 높이를 변화시키지 않고, 단시간에 기록내용을 빨리 청취하는 장치가 요망되고 있다.(예를들면, ＂회화의 시간축을 압축·신장하는 테이프레코오더＂일경(日經) 일렉트로닉스 1976. 7. 26)

이하, 도면을 참조하면서 종래의 음정복원자치에 대해서 설명을 하겠다.

제9도는 종래의 음정복원장치의 구성도를 표시한 것이다. 제9도에 있어서, (1)은 입력신호를 디지탈신호로 변환하는 에널로그·디지탈변환회로, (2)는 상기 디지탈신호를 기억하는 디지탈메모리, (3)은 디지탈메모리(2)에 써넣음, 읽어냄의 제어를 행하는 써넣음, 읽어냄제어회로, (4)는 디지탈메모리(2)로부터 읽어낸신호를 유지하는 유지회로, (16)은 유지회로(4)의 출력의 디지탈신호를 애널로그신호로 변환하는 디지탈·애널로그변환회로, (10)은 애널로그·디지탈변환회로(1)를 동작시키는 변조클록발생회로, (11)은 디지탈메모리(2)에 써넣는 번지를 써넣음·읽어냄제어회로(3)에 공급하는 써넣음번지발생회로, (12)는 디지탈메모리(2)로부터 읽어내는 번지를 써넣음·읽어냄제어회로(3)에 공급하는 읽어냄번지발생회로, (14)는 디지탈·애널로그변환회로(16)를 동작시키는 복조클록발생회로, (15)는 저역통과필터이다.

이상과 같이 구성된 음정복원장치에 대해서, 이하 그 동작을 설명한다. 제10도에 그 원리도를 표시한다. 기록시와 동일속도로 재생할 경우, 시간0≤t＜2NT에 있어서, 주기 2T 로 d₀,d₁,……,d_N-1의 N개의 신호가 재생되는 것으로 한다. 이때, 2배속 재생에서는 0≤t＜2NT에 있어서, d₀,d₁,……,d_2N-1의 신호가 재생된다. 이것을 음정을 낮추어서, 기록시와 동일음정으로 하기 위해서, 제10도(d)에 표시한 바와같이, 0≤t＜2NT에 있어서, d₀,d₁,……,d_N-1을 재생하며, d_N,d_N+1,……,d_2N-1의 신호는 재생하지 않고, 2NT≤t＜4NT에서 d_2N,d_2N+1,……,d_3N-1을 재생한다. 이하 마찬가지로 재생해간다.

이에 의해서, 재생된 신호는 본래의 녹음시의 음정으로 복원된다.

그러나, 상기와 같은 방법으로는, d_N-1과 d_2N에서 신호가 불연속으로 되어, 잡음이 발생한다. 또, d_N,d_N+1,……,d_2N-1의 신호는 전혀 재생되지 않고, 이 부분의 신호가 가진 정보가 누락된다고 하는 문제점을 가지고 있었다. 또, 연속해서 장구간의 신호가 누락되는 것을 피하기 위해서, N을 작게하면, 시간당의 접속점의 회수가 증가하여 잡음이 증가한다.

본 발명은 상기 문제점에 비추어, 입력의 모든 신호를 사용하고, 또한 불연속점의 처리를 실시하므로서, 정보의 누락이 적고, 접속점의 잡음을 저감할 수 있는 음정복원장치를 제공하는 것이다.

이 목적을 달성하기 위하여 본 발명의 음정복원장치는, 입력신호를 표본화정리(定理)를 만족하는 주기 T로 표본화해서 디지탈신호로 변환하고 이 디지탈신호를 기억하는 디지탈메모리에 출력하는 애널로그·디지탈변환회로와, 써넣음번지발생회로와 제1, 제2의 읽어냄번지발생회로에서 발생하는 어드레스·데이터를 입력데이터로해서 디지탈메모리의 써넣음, 읽어냄번지를 지정하여, 써넣음, 읽어냄의 제어신호를 발생하는 써넣음·읽어냄제어회로와, 제1, 제2의 읽어냄번지에 의해서 디지탈메모리로부터 읽어내는 각각의 신호를 주기 2T로 래치하는 제1, 제2의 유지회로와, 제1, 제2의 유지회로에서 래치된 각각의 신호에 대해서, 단조(單調)증가하는 가중치함수 W₁(x)(0≤x≤NT, 0≤W₁(x)≤1) 또는 단조감소하는 가중치함수 W₂(x), (0≤x≤NT, 0≤W₂(x)≤1)를 곱셈하는 제1, 제2의 승산회로와, 제1, 제2의 승산회로를 제어하는 진폭제어회로와, 제1, 제2의 승산회로의 출력신호를 가산하는 가산회로와, 가산회로의 출력신호를 애널로그신호로 변환하기 위한 디지탈·애널로그변환회로를 구비한 구성으로 되어있다. 상기 애널로그·디지탈변환회로, 디지탈·애널로그변환회로에는 1비트의 디지탈신호로 변환하는 적응형 델터변·복조회로를 사용할 수도 있다.

본 발명은, 상기한 구성에 의해 어떤 기준시각 t=0으로부터 주기 T로 신호 d₀,d₁,d₂,……,d_N-1d의 2N개의 신호를 디지탈메모리에 기억하고, 제1의 유지회로에서는 , 0≤t＜2NT의 시간에 주기 2T로 신호 d₀,d₁,d₂,……,d_N-1의 N개의 신호를 디지탈메모리로부터 읽어내어 유지하고, 제2의 유지회로에서는, NT≤t＜3NT의 시간에 주기 2T로 신호 d_N, d_N+1,d_N+2,……,d_2N-1의 N개의 신호를 디지탈메모리로부터 읽어내어 유지하고, 또, 제1의 유지회로의 출력신호에 제1의 승산회로로, 0≤t≤NT에 대해 W₁(t)을, NT≤t≤2NT에 대해 W₂(t-NT)를 각각 곱셈하고, 제2의 유지회로의 출력신호에 제2의 승산회로로, 0≤t≤NT에 대해 W₂(t)을, NT≤t≤2NT에 대해 W₁(t-NT)을 각각 곱셈하고 또한, 상술한 써넣음, 읽어냄, 진폭제어를 주기 2NT로 되풀이하므로서 음정의 복원을 도모하는 것이다.

이하, 본 발명의 일실시예에 대해서 도면을 참조하면서 설명한다.

제1도는 본 발명의 일실시예에서의 음정복원장치의 구성도를 도시한 것이다.

(1)은 변조클록발생회로(10)의 클록에 의해서 입력신호를 표본화정리를 만족하는 주기 T로 표본화해서, 디지탈신호로 변환하여 이 디지탈신호를 기억하는 디지탈메모리(RAM)(2)에 출력하는 애널로그·디지탈변환회로, (3)은 써넣음번지발생회로(11)와 제1, 제2의 읽어냄번지발생회로(12)(13)에서 발생하는 어드레스·데이터를 입력데이터로하여 디지탈메모리(2)의 써넣음, 읽어냄번지를 지정하여, 써넣음, 읽어냄의 제어신호를 발생하는 써넣음, 읽어냄제어회로, (4)(5)는 제1, 제2의 읽어냄번지에 의해서 디지탈메모리(2)로부터 읽어내는 각각의 신호를 주기 2T로 래치하는 제1, 제2의 유지회로, (6)(7)은 제1, 제2의 유지회로(4)(5)에서 래치된 각각의 신호에 대해서, 단조증가하는 가중치함수 W₁(x)(0≤x≤NT, 0≤W₁(x)≤1) 또는 단조감소하는 가중치 함수 W₂(x), (0≤(x)≤NT, 0≤W₂(x)≤1)를 곱셈하는 제1, 제2의 승산회로, (8)은 제1, 제2의 승산회로(6)(7)의 출력신호를 가산하는 가산회로, (9)는 제1, 제2의 승산회로(6)(7)를 제어하는 진폭제어회로로서, 어떤 기준시각 t=0으로부터 주기 T로 신호 d₀,d₁,d₂,……,d_2N-1의 2N개의 신호를 디지탈메모리(2)에 기억하고, 제1의 유지회로(4)에서, 0≤t＜2NT의 시간에 주기 T로 신호 d₀,d₁,d₂,……,d_N-1의 N개의 신호를 디지탈메모리(2)로부터 읽어내어서 유지하고, 제2의 유지회로(5)에서는 NT≤t＜3NT의 시간에 주기 2T로 신호 d_N,d_N+1,d_N+2,……,d_2N-1의 N개의 신호를 디지탈메모리(2)로부터 읽어내어서 유지하고, 또, 제1의 유지회로(4)의 출력신호에 제1의 승산회로(6)로, 0≤t≤NT에 대해 W₁(t)을, NT≤t≤NT에 대해 W₂(t-NT)를 각각 곱셈하고, 제2의 유지회로(5)의 출력신호에 제2의 승산회로(7)로, 0≤t≤NT에 대해 W₂(t)를, NT≤t≤2NT에 대해 W₁(t-NT)을 각각 곱셈한다. (16)은 가산회로(8)의 출력신호를 애널로그신호로 변환하기 위한 디지탈·애널로그변환회로이다. 또한, 각 도면에 있어서, 동일부분에는 동일부호를 붙이고 있다.

여기에서, 제3도를 사용해서, 본 발명의 원리에 대해서 설명한다.

제3도는 본 발명의 원리도를 표시한 것이다. 배속재생시에는, 시각 0≤t≤2NT 동안에 d₀,d₁,……,d_2N-1의 2N개의 신호가 입력되어, 디지탈메모리(2)에 써넣어진다. 이때, 제1의 읽어냄번지발생회로(12)에서 부여된 번지에 의해, 제1의 유지회로(4)에는 0≤t≤2NT 동안에, d₀,d₁,……,d_N-1의 신호가 읽어내어지고, 제2의 읽어냄번지발생회로(13)에서 부여된 번지에 의해, 종래 누락되고 있던 d_N,d_N+1,……,d_2N-1의 신호는, 시각 NT≤t＜3NT 동안에 제2의 유지회로(5)에 읽어내어진다. 제1의 유지회로(4)와 제2의 유지회로(5)에 읽어내어진 2개의 신호는 불연속점이 있기 때문에, 각각의 신호에 대해서 불연속점의 영향을 없애도록 진폭제어 T₁, T₂를 가한다. 제1의 유지회로(4)에 읽어내어진 신호에 대해서는, 제3도(f)에 표시한 바와같이 진폭제어 T₁에 의해, 제2의 유지회로(5)에 읽어내어진 신호에 대해서는 제3도(g)에 표시한 바와같이 진폭제어 T₂에 의해 불연속점의 주기와 동기해서 직선형상으로 진폭변조를 가한다. 이 진폭변조를 가하는 방법을 다음에 가리킨다. 즉, 제1의 유지회로와 제2의 유지회로의 출력에 대해서 진폭제어회로(9)에 의해서 제1의 승산회로(6)와 제2의 승산회로(7)의 승산계수를 0~1로 시키므로서, 진폭제어 T₁,T₂를 행한다. 또한, 진폭제어회로(9)에 의해서 제1과 제2의 1비트적응형 디지탈·애널로그변환회로(16)를 제어하므로서, 진폭제어 T₁,T₂를 행하여도 된다. 이상에서 기술한, 2개의 읽어내어진 신호를 가산회로(8)로 가산한 것을 출력으로 하므로서, 정보의 누락이 적은, 접속점의 잡음이 적은 음정복원된 음을 얻게되는 것이다.

이상과 같이 구성된 음정복원장치에 대해서 이하 그 동작에 대해서 설명한다.

애널로그·디지탈변환회로(1)는 입력신호를 표본화정리를 만족하는 주기 T로, 표본화해서 디지탈신호로 변환한다. 이 출력인 디지탈신호는, 써넣음, 읽어냄제어회로(3)에서 제4도(a)의 타이밍으로 주기 T마다 디지탈·메모리(2)(이후 RAM이라 부름)에 써넣어진다. 디지탈메모리(2)에 써넣어지는 번지, 읽어내어지는 번지는 제4도(b)에 일례를 표시한 바와같이, 일정시간이 오면, 리세트된다. 이 써넣음번지, 제1의 읽어냄번지, 제2의 읽어냄번지는 각각 써넣음번지발생회로(11), 제1의 읽어냄번지발생회로(12), 제2의 읽어냄번지발생회로(13)에 의해서 발생하고, 써넣음, 읽어냄제어회로(3)에서, 제4도(a)의 타이밍으로 디지탈메모리(2)에 주게된다. 제1의 유지회로(4)는, 제4도(a)의 읽어냄 D₁의 시각에 읽어내어지는 신호를 2T시간 유지하고, 제2의 유지회로(5)는, 읽어냄 D₂의 시각에 읽어내어지는 신호를 2T시간 유지한다. 제1의 승산회로(6)는, 제3도(f)에 표시한 진폭을, 진폭제어회로(9)에 의해서 승산계수를 바꾸어, 이것을 유지회로(4)에 곱셈하므로서 진폭의 변화를 가져오게 한다. 제2의 승산회로(7)도 마찬가지로, 제3도(g)에 표시한 진폭제어 T₂를 승산하는 것이다. 가산회로(8)는, 제1의 승산회로(6)의 출력과 제2의 승산회로(7)의 출력을 가산하고, 디지탈·애널로그변환기(16)와 저역통과필터(15)를 통과해서 애널로그신호로 복귀시켜서 출력신호로 한다. 또한, 제4도는 본 실시예에 있어서의 각부의 동작을 표시한 타이밍차아트이다.

이상과 같이 본 실시예에 의하면, 1단위시간에 제3도와 같이 2번 읽어냄을 행하여, 다른시간에 기억된 신호를 읽어내고, 이것에 진폭제어를 해서 가산하므로서, 음정복원한 음성의 정보누락이 적고, 또한 접속점의 잡음을 적게할 수 있다.

또한, 본 실시예에서는, 진폭제어를 디지탈신호에 대해서 행하고 있으나, 디지탈·애널로그변환후에 행하여, 그후에 가산해도 된다.

다음에 다른 실시예에 대해서 도면을 참조하면서 설명한다. 제2도는 본 발명의 제2의 실시예의 구성을 도시한 것이다.

본 실시예에서는 상기 제1의 실시예와 같은 구성에는 동일한 번호를 부여했다. 본 실시예는, 애널로그·디지탈변환에 ADM방식을 사용하기 때문에, 제1도의 구성과는 다르다. 제2도에 있어서, (21)은, 1비트적 응형 애널로그·디지탈변환회로, (26)(27)은 1비트적응형 디지탈·애널로그변환회로, (8)은 애널로그신호에 대한 가산회로, (9)는 1비트적응형 애널로그·디지탈변환회로(26)(27)의 양자화(量子化)폭을 제어하므로서 진폭을 변화시키기 위한 진폭제어회로이다. ADM방식으로 진폭을 변화시키는 방법으로서는 일본국 특원소59-245141호 등을 참고로 들 수 있다.

이 제2의 실시예에서는 1비트의 애널로그·디지탈변환기를 사용하고 있으나 이 애널로그·디지탈변환기에 적응형 델터변·복조기를 사용하는 경우에 대해서 설명한다. 제5도가 그 구성블록도이다.

제5도에 있어서 블록(a)은 적응형 델터변조기를 표시한다. 제5도에 있어서, (30)은 비교기, (31)은 표본화 클록마다에 1비트의 디지탈신호를 출력하는 표본화회로, (32)는 양자화 스텝폭을 결정하는 알고리즘을 가진 스텝폭적응 논리회로, (33)은 업다운카운터로서 입력신호에 따라서 m비트의 카운터출력이 나온다. (34)는 m비트의 신호를 n비트로 변환하는 부호해독기, (35)는 부호해독기(34)로부터의 n비트의 출력신호에 대응해서 펄스폭을 출력하는 펄스폭변조회로, (36)은 표본화회로로부터의 ＂1＂·＂0＂의 출력에 대응해서 정·부로 절환하는 극성질환회로, (37)은 극성질환회로(36)로부터의 출력을 적분하여, 애널로그신호로 변환하는 적분회로이다.

마찬가지로 블록(b)은 적응형 델터복조기를 표시한다. 도면에 있어서 동일부분에는 동일번호를 부여하고 있다. 따라서 적분회로(37)의 출력을 저역필터(38)를 개재해서 애널로그출력을 얻는다.

본 발명의 동작원리를 제6도에 의해 설명한다. 스텝폭적응 논리회로(32)에 의해, 스텝폭을 현시점보다 더욱 크게할 경우는 업카운터가, 현시점보다 스텝폭을 작게할 경우는 다운카운터가 각각 적응하는 신호가 업다운카운터(33)에 보내진다. 업다운카운터(33)의 출력은 m=3비트, 부호해독기(34)의 출력은 n=4비트의 경우로 설명한다. 업다운카운터(33)의 출력은 8가지(000.001.…….111)중 어느하나의 신호를 선택한다. 8가지의 신호에 대해, 펄스폭의 출력신호를 직선으로 대응시키는 경우는 부호해독기(34)는 필요로하지 않는다. 그러나, 무신호시의 잡음을 작게하고, 또한 높은 주파수나 큰 입력시에 발생하는 과부하잡음을 작게하는데는 직선의 대응만으로는 충분하지 않다. 그래서 부호해독기(34)에 의해 비직선으로 대응시킨다. 3비트의 카운터 출력이 4비트(2⁴=16가지)중, 비직선형으로 예를들면 아래표와 같이 대응시킨다.

[표 1]

10진수로 표시하면 0,1,2,3,5,7,11,15이다. 다음에 이와같은 부호해독기(34)의 출력을 펄스폭으로 변환하는 펄스폭변조는 구체적으로는 카운터로 실현할 수 있다. 이 경우는 4비트 카운터를 사용하고 있으나 마스터클록에 의한 카운터수에 의해 그것에 대응한 펄스폭이 나온다.

예로서 마스터클록 MCK=4.00MHZ(△M=0.25㎲ec). 변·복조기의 표본화클록을 250KHZ(△T=4㎲ec)라하면 1주기내에서는 최대가

△T/△M=16(카운트수)이다. 이때는 1주기내(4㎲ec) 모두 ＂1＂로 되고, 펄스폭도 최대이다.

12 카운트 → 3㎲ec

8 카운트 → 2㎲ec

6 카운트 → 1.5㎲ec

4카운트 → 1㎲ec

3카운트 → 0.75㎲ec

2카운트 → 0.5㎲ec

1카운트 → 0.25㎲ec의 각각 펄스폭으로 된다. 이 펄스폭은 1주기내면 어느위치에 있어도 되며, 예를들면 제7도(b), 제8도(b)와 같은 펄스출력폭이 생각될 수 있다. 이상과 같은 펄스출력이 각 주기마다 얻어지며, 이 신호를 극성절환회로(36)로 정부(正負)로 절환하고, 그것을 적분회로(37)에서 적분하여 애널로그신호를 출력한다. 또 양자화잡음·과부하잡음을 감소시키는데는 업다운카운터(33)의 비트수를 증가시키고, 카운터(35)의 비트수를 증가시켜주면 된다.

다음에 승산방식에 대해서 설명한다.

진폭제어회로(9)는 구체적으로는 제7도(a)·제8도(a)(동일한 것)와 같은 펄스폭을 가진 신호이며, 제3도(f)·(g)에 표시한 바와 같이 시간 0~NT 사이에서 변화한다. 지금 여기서 펄스폭변조회로(35)의 출력을 제7도(b)의 P₇의 경우로 하고, 진폭제어회로(9)로부터의 출력을 D₂의 경우라고 하면 P₇×D₂는 영으로 되어버려, 본래 목적으로하는 P₇의 신호를 1/4로 할 수가 없다. 이것은 다른 조건의 승산으로도 마찬가지 현상이 일어날 가능성이 있다. 그래서, 본 실시예에서는 펄스폭변조회로(35)의 출력을 제8도(b)와 같이 시간적으로 분산한 펄스를 생성하여, 상술한 바와같은 승산을 행한다. 그렇게되면 앞서의 P₇×D₂에서는 제1의 파형높이만이 ＂1＂로 되고 나머지, 다른 3개의 파형높이는 ＂0＂으로 되어, 1/4의 출력파형을 얻을 수 있다. 또한, 디지탈파형의 승산은 AND 게이트회로로 실현할 수 있다.

이상과 같이 본 실시예에서는 애널로그·디지탈변환방식에 적응형 델터변·복조기를 사용해서 구성하였기 때문에, 회로규모가 작고, 또한 게이트회로로 실현할 수 있는 부분을 많이 사용하고 있기 때문에 값싸게 음정복원장치를 구성할 수 있다.

본 발명은, 제2의 읽어냄번지발생회로와, 제2의 유지회로와 제1, 제2의 승산회로와 가산회로와 진폭제어회로를 구성하므로서, 종래 전혀 사용하고 있지않았던 신호를 사용해서 음정복원을 할 수 있다. 따라서 음정복원후도 정보의 누락이 적고, 또 진폭제어를 하므로서 접속점의 잡음을 저감한다고하는 효과를 얻을 수 있는 뛰어난 음정복원장치를 실현할 수 있는 것이다.

Claims

입력신호를 표본화정리를 만족하는 주기 T로 표본화해서, 디지탈신호로 변환하고, 상기 디지탈신호를 기억하는 디지탈메모리(2)에 출력하는 애널로그·디지탈변환회로(1)와, 써넣음번지발생회로와 제1, 제2의 읽어냄번지발생회로(12)(13)에서 발생하는 어드레스·데이터를 입력데이터로하여 상기 디지탈메모리의 써넣음, 읽어냄번지를 지정하고, 써넣음, 읽어냄제어신호를 발생하는 써넣음, 읽어냄제어회로(3)와, 제1, 제2의 읽어냄번지에 의해서, 상기 디지탈메모리(2)로부터 읽어내어지는 각각의 신호를 주기 2T로 래치하는 제1, 제2의 유지회로(4)(5)와, 제1, 제2의 유지회로에서 래치된 각각의 신호에 대해서, 단조증가하는 가중치함수 W₁(x)(0≤x≤NT, 0≤W₁(x)≤1) 또는 단조감소하는 가중치함수W₂(x)(0≤x≤NT, 0≤W₂(x)≤1) 를 곱셈하는 제1, 제2의 승산회로 (6)(7)와, 제1,제2의 승산회로의 출력신호를 가산하는 가산회로(8)와, 가산회로의 출력신호를 애널로그신호로 변환하기 위한 디지털·애널로그변환회로(6)로 이루어진 음정복원장치.
제1항에 있어서 상기 디지털메모리(2)에는, 어떤 기준시각 t=0으로부터 주기 T로 신호 d₀,d₁,d₂,……,d_2N-1의 2N개의 신호를 기억하고 , 제1의 유지회로 (4)에서는, 0≤t＜2NT의 시간에 주기 2T로신호 d₀,d₁,d₂,……,d_2N-1의 N개의 신호를 상기 디지털메모리로부터 읽어내어서 유지하고, 제2의 유지회로(5)에서는, NT≤t＜3NT의 시간에 주기 2T로 신호 d_N, d_N+1, d_N+2,……, d_2N-1의 N개의 신호를 상기 디지털메모리로부터 읽어내어서 유지하고, 또, 제1의 유지회로의 출력신호에 제1의 승산회로(6)로, 0≤t≤NT에 대해 W₁(t)를, NT≤t≤2NT에 대해 W₂(t-NT)를 각각 곱셈하고, 제 2의 유지회로(5)의 출력신호에 제2의 승산회로(7)로, 0≤t≤NT에 대해 W₂(t)를, NT≤t≤2NT에 대해 W₁(t-NT)를 각각 곱셈하는 진폭제어회로(9)를 가지고, 또한, 상술한 써 넣음, 읽어냄, 진폭제어를 주기 2NT로 되풀이하는 것을 특징으로 하는 음정복원장치.
제1항에 있어서, 애널로그·디지탈변환에 적응형 델터변조방식을 사용하고, 또한 진폭제어를 1비트 적응형 디지탈·애널로그변환회로(26)(27)에서 행하는 것을 특징으로 하는 음정복원장치.
제1항에 있어서, 애널로그·디지탈변환에 적응형 델터변조방식을 사용하고, 그 방식이 델터변조된 1비트의 디지탈데이터 ＂1＂ 또는 ＂0＂이 복수개 연속했을때 양자화시스템폭을 크게해서 적분기출력을 가변하는 압축신장회로를 가진 델터변조기에 있어서 적응양자화스텝폭을 펄스폭변조회로(35)를 사용해서 결정하는 것을 특징으로 하는 음정복원장치.
제 4항에 있어서, 펄스폭변조회로로서, 펄스수에 대응해서 직선으로 펄스폭으로 변환하는 직선형 펄스폭변환회로를 사용하는 것을 특징으로 하는 음정복원장치.
제4항에 있어서, 펄스폭변조회로로서, 펄스수에 대응해서 비직선으로 펄스폭으로 변환하는 비직선펼스 폭변조회로를 사용하는 것을 특징으로 하는 음정복원장치.
제4항에 있어서, 제1, 제2의 승산회로(6)(7)에 있어서, 승수, 피승수의 양신호 모두 펄스폴변조된 신호인 것을 특징으로 하는 음정복원장치.
제3항에 있어서, 적응형 델터변조기는 애널로그입력신호와 귀환신호를 비교하는 비교기(30), 1비트의 디지탈신호를 출력하는 표본화회로(31)와, 양자화스텝폭적응놀리회로(32)와, m비트의 업다운카운터(33)와, m비트의 출력을 n비트로 변환하는 부호해독기(34)와, 상기 부호해독기로부터의 n비트의 출력에 대응해서 펄스폭으로 변환하는 펄스폭변조회로(35)와, 상기 펄스폭변조회로로부터의 출력을 정부로 절환하는 극성절환회로(36)와, 상기 극성절환회로의 출력을 적분해서 애널로그신호로 변환하여 상기 귀환신호를 출력하는 적분회로(37)를 구비하고, 한쪽적응형 델터복조기는 상술한 적응형 델터변조기로부터 비교기(30)를 제외하고, 적분회로(37)의 출력에 저역필터(38)를 구비한 적응형 델터변·복조기를 사용하는 것을 특징으로 하는 음정복원장치.
제8항에 있어서, m비트의 출력을 n비트로 절환하는 부호해독기(34) 대신에 m비트의 업다운카운터(33)의 출력에 대응해서 펄스폭으로 변환하는 펄스폭 변조회로를 사용하는 적응형 델터변·복조기를 구비한 것을 특징으로 하는 음정복원장치.