KR890015588A - Pip의 입력데이타 변환회로 - Google Patents
Pip의 입력데이타 변환회로 Download PDFInfo
- Publication number
- KR890015588A KR890015588A KR1019880002540A KR880002540A KR890015588A KR 890015588 A KR890015588 A KR 890015588A KR 1019880002540 A KR1019880002540 A KR 1019880002540A KR 880002540 A KR880002540 A KR 880002540A KR 890015588 A KR890015588 A KR 890015588A
- Authority
- KR
- South Korea
- Prior art keywords
- latch
- data
- clock
- bit data
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 구체 회로도.
Claims (4)
- 아날로그 비디오 신호를 색차 분리하여 멀티플렉싱한후 A/D변환클럭에 의해 6비트의 PIP데이타로 디지탈 변환한 후 4비트의 PIP데이타로 변화하여 메모리에 저장하는 PIP시스템에 있어서, 반전 A/D변환 클럭을 2분주 및 반전 2분주하여 상기 A/D클럭의 두 주기에 해당하는 제 1 클럭 및 제 2 클럭을 발생하는 클럭 발생수단과, 상기 제 1 클럭 및 제 2 클럭에 의해 입력 순서대로 2개의 6비트 PIP데이타를 12비트의 데이타로 각각 래치하는 제 1 래치수단과, 상기 12비트 데이타를 상기 소정의 제 1 - 제 3 제어신호에 의해 3개의 4비트 데이타로 분할 래치하는 제 2 래치수단과, 상기 3개의 4비트 데이타를 상기 제 1 및 제 3 제어신호에 의해 순차적으로 직렬 멀티플렉싱하여 출력하는 데이타 선택수단으로 구성함을 특징으로 하는 PIP입력데이타 변환회로.
- 제 1 항에 있어서, 제 1 래치수단이 상기 제 1 클럭의 라이징 에지에서 입력 PIP데이타의 기수(우수)데이타를 연속적으로 래치하는 래치(2)와, 상기 2 클럭의 라이징 에지에서 입력 PIP데이타의 우수(기수)데이타를 래치하여 상기 래치(2)의 출력의 다음 PIP데이타를 연속적으로 출력하는 래치(3)로 구성함을 특징으로 하는 회로.
- 제 2 항에 있어서, 제 2 래치 수단이 상기 래치(2)의 상위 4비트 데이타를 래치(2)의 출력 위치에서만 라이징 에지 상기 제 1 제어신호에 의해 래치 출력하는 래치(4)와, 상기 래치(2)의 하위 2 비트 데이타와 래치(3)의 상위 2비트 데이타를 래치(2-3)의 공통 출력 위치에서 라이징 에지 신호를 발생하는 상기 제 2 제어신호에 의해 래치 출력하는 래치(5)와, 상기 래치(3)의 하위 4비트 데이타를 래치(3)의 출력 위치에서만 라이징 에지 신호를 발생하는 상기 제 3 제어신호에 의해 래치 출력하는 래치(6)로 구성함을 특징으로 하는 회로.
- 제 3 항에 있어서, 데이타 선택 수단이 상기 래치(4-6)의 최상위 비트 데이타를 상기 제 1 및 제 3 제어 신호에 의해 멀티플렉싱하여 직렬 출력하는 멀티플렉서(7)와, 상기 래치(4-6)의 제 2 상위 비트 데이타를 상기 제 1 및 제 3 제어신호에 의해 멀티플렉싱하여 직렬 출력하는 멀티플렉서(8)와, 상기 래치(4-6)의 제 3 상위 비트 데이타를 상기 제 1 및 제 3 제어신호에 의해 멀티플렉싱하여 직렬 출력하는 멀티플랙서(9)와, 상기 래치(4-6)의 제 4 상위 비트 데이타를 상기 제 1 및 제 3 제어신호에 의해 멀티플렉싱하여 직렬 출력하는 멀티플랙서(9)로 구성함을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880002540A KR910007543B1 (ko) | 1988-03-11 | 1988-03-11 | Pip의 입력데이타 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880002540A KR910007543B1 (ko) | 1988-03-11 | 1988-03-11 | Pip의 입력데이타 변환회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890015588A true KR890015588A (ko) | 1989-10-30 |
| KR910007543B1 KR910007543B1 (ko) | 1991-09-27 |
Family
ID=19272766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880002540A KR910007543B1 (ko) | 1988-03-11 | 1988-03-11 | Pip의 입력데이타 변환회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910007543B1 (ko) |
-
1988
- 1988-03-11 KR KR1019880002540A patent/KR910007543B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007543B1 (ko) | 1991-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880014560A (ko) | 메모리 회로 | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| KR890015588A (ko) | Pip의 입력데이타 변환회로 | |
| KR960027364A (ko) | 디지탈 오디오신호 혼합회로 | |
| KR860006884A (ko) | 파형 정형회로 | |
| KR890015244A (ko) | 디지탈 클립회로 | |
| KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| KR900019388A (ko) | 스캔데이터 변환회로 | |
| KR840005634A (ko) | 클럭 재생회로 | |
| KR970055364A (ko) | 디지탈 제어형 다중 주파수 발생장치 | |
| KR910009064A (ko) | 모자이크 효과 발생 장치 | |
| KR970019445A (ko) | 화상합성장치 및 수신장치 | |
| KR910007274A (ko) | 클럭 선택 회로 | |
| JPS6412398B2 (ko) | ||
| KR920022687A (ko) | Pcm/adpcm 데이터 상호 변환장치 | |
| KR910013722A (ko) | 지연시간 변환회로 | |
| KR870006741A (ko) | 시분할 다중 통신 시스템의 데이터 동기회로 | |
| KR890017947A (ko) | 텔레비젼이나 비디오테이프레코오더의 모자이크 화면 발생 회로 및 방법 | |
| KR870007615A (ko) | 시분할 다중 통신 시스템의 데이터 추출회로 | |
| KR980004009A (ko) | 래치 데이터 선택 출력 회로 | |
| JPS60142639A (ja) | デ−タ分離回路 | |
| KR880014756A (ko) | 시분할 다중통신 시스템에 있어서 동기신호 발생 및 자국 및 타국 데이타의 결합회로 | |
| KR890017955A (ko) | Pip시스템의 데이타 변환회로 | |
| KR920008670A (ko) | 음향신호 합성회로 | |
| JPS55145449A (en) | Multiplex circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |