KR890009003A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR890009003A
KR890009003A KR1019880014337A KR880014337A KR890009003A KR 890009003 A KR890009003 A KR 890009003A KR 1019880014337 A KR1019880014337 A KR 1019880014337A KR 880014337 A KR880014337 A KR 880014337A KR 890009003 A KR890009003 A KR 890009003A
Authority
KR
South Korea
Prior art keywords
circuit
memory
output
signal
semiconductor integrated
Prior art date
Application number
KR1019880014337A
Other languages
English (en)
Other versions
KR970008786B1 (ko
Inventor
하사유기 히구찌
혼마노리유끼
스구루 다찌바나
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62275812A external-priority patent/JPH01120119A/ja
Priority claimed from JP63010624A external-priority patent/JPH01188022A/ja
Priority claimed from JP63056145A external-priority patent/JPH01231418A/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890009003A publication Critical patent/KR890009003A/ko
Application granted granted Critical
Publication of KR970008786B1 publication Critical patent/KR970008786B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 반도체 집적회로의 메모리 회로의 실시예를 도시한 도면,
제2도 및 제3도는 제1도의 실시예의 회로의 동작을 설명하기 위한 타이밍도.

Claims (8)

  1. 여러개의 메모리셀을 포함하는 메모리 매트릭스(21), 어드레스 신호에 응답해서 상기 메모리 매트릭스의 상기 여러개의 메모리 셀의 적어도 하나를 선택하는 어드레스 수단(14,15), 상기 선택된 1개의 메로리셀로 부터의 신호를 증폭하는 센스증폭기(20), 상기 센스증폭기의 출력에 그 입력이 접속된 제1의 기억회로(22), 상기 센스증폭기의 상기 출력에 그 입력이 접속된 제2의 기억회로(23), 그 제1의 입력과 그 제2의 상기 제1의 기억회로의 출력과 상기 제2의 기억회로의 출력에 각각 접속된 데이타 출력회로(27), 상기 어드레스신호의 변화에 응답해서 제1의 제어신호(24)와 제2의 제어신호(25) 및 제3의 제어신호(28)을 발생하는 신호발생기(26)을 포함하는 반도체 집적회로에 있어서, 상기 제1의 제어신호의 사이클은 상기 제2의 제어신호의 사이클과 다르게 설정되고, 상기 제1의 기억회로는 상기 제1의 제어신호에 응답해서 상기 센스 증폭기의 출력을 입력하고, 상기 제2의 기억회로는 상기 제2의 제어신호에 응답해서 상기 센스증폭기의 출력을 입력하고, 상기 데이타 출력회로는 상기 제3의 제어신호에 응답해서 상기 제1과 제2의 기억회로의 데이타를 교대로 그 출력에 전달하는 반도체 집적회로.
  2. 특허청구의 범위 제1항에 있어서, 상기 메모리 매트릭스(21)의 상기 여러개의 메모리셀은 랜덤액세스형 메모리셀인 반도체 집적회로.
  3. 특허청구의 범위 제2항에 있어서, 상기 메모리 매트릭스(21)의 상기 여러개의 메모리셀은 스테이틱 랜덤 액세스형 메모리셀은 반도체 집적회로.
  4. 특허청구의 범위 제2항에 있어서, 상기 메모리 매트릭스(21)의 사이 여러개의 메모리셀은 다이나믹 랜덤 액세스형 메모리셀인 반도체 집적회로.
  5. 특허청구의 범위 제1항에 있어서, 상기 데이타 출력회로(27)은 상기 제1 및 제2의 기억회로(22,23)의 적어도 한쪽의 기억회로의 상보출력신호에 응답하는 제1의 CMOS 인버터(Q57,Q58) 및 제2의 CMOS 인버터(Q59,Q60), 그 제어 입력단자가 상기 제1의 CMOS 인버터의 출력에 응답함과 동시에 그 출력전류 경로가 제1동작전위점과 데이타 출력단자 사이에 접속된 제1의 트랜지스터(Q61), 그 제에 입력단자가 상기 제2의 CMOS 인버터의 출력에 응답함과 동시에 그 출력전류 경로가 상기 데이타 출력단자와 제2동작전위점 사이에 접속된 제2의 트랜지스터(Q62), 상기 제1 및 제2의 CMOS 인버터와 상기 제1동작전위점 사이에 접속됨과 동시에 소정의 정전류를 흐르게 하는 정전류 MOSFET(Q63)을 포함하는 반도체 집적회로.
  6. 특허청구의 범위 제1항에 있어서, 또 상기 어드레스신호를 받는 입력버퍼회로를 포함하는 반도체 집적회로에 있어서, 상기 입력버퍼회로는 상기 어드레스 신호에 상보적으로 응답하는 제1도전형 MOSFET 쌍과 그 드레인이 상기 제1도전형 MOSFET 쌍에 접속됨과 동시에 그 게이트와 드레인 교차 접속된 제2도전형 MOSFET 쌍으로 된 플립플롭회로를 포함하는 반도체 집적회로.
  7. 특허청구의 범위 제1항에 있어서, 상기 어드레스 수단은 머티 에미터 트랜지스터(163∼166)과 상기 멀티 에미터 트랜지스터의 여러개의 에미터에 접속된 여러개의 신호선(84∼87)과 상기 여러개의 신호선에 접속된 여러개의 전류원을 포함하는 디코더회로를 갖고, 상기 여러개의 신호선의 1개의 전압이 고레벨에서 저레벨로 변화할때 상기 1개의 신호선에 접속된 상기 여러개의 전류원의 하나는 다른 전류원에 흐르는 전류보다 큰 전류를 흐르게 하는 반도체 집적회로.
  8. 특허청구의 범위 제1항에 있어서, 상기 어드레스 수단은 멀티 에미터 트랜지스터와 상기 멀티 에미터 트랜지스터의 여러개의 에미터에 접속된 여러개의 신호선과 상기 여러개의 신호선에 접속된 여러개의 전류원을 포함하는 디코디회로를 갖고 상기 여러개의 신호선의 하나의 전압이 저레벨일 동안에 상기 1개의 신호선에 접속된 상기 여러개의 전류원의 1개는 다른 전류원의 전류보다 큰 전류를 흐르게 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014337A 1987-11-02 1988-11-01 반도체 집적회로 KR970008786B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP62275812A JPH01120119A (ja) 1987-11-02 1987-11-02 出力バツフア回路
JP62-275812 1987-11-02
JP63-10624 1988-01-22
JP63010624A JPH01188022A (ja) 1988-01-22 1988-01-22 半導体集積回路
JP5614788 1988-03-11
JP63-56145 1988-03-11
JP63-56147 1988-03-11
JP63056145A JPH01231418A (ja) 1988-03-11 1988-03-11 入力バッファ回路

Publications (2)

Publication Number Publication Date
KR890009003A true KR890009003A (ko) 1989-07-13
KR970008786B1 KR970008786B1 (ko) 1997-05-29

Family

ID=27455423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014337A KR970008786B1 (ko) 1987-11-02 1988-11-01 반도체 집적회로

Country Status (2)

Country Link
US (1) US4928265A (ko)
KR (1) KR970008786B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6112287A (en) 1993-03-01 2000-08-29 Busless Computers Sarl Shared memory multiprocessor system using a set of serial links as processors-memory switch
JPH0778989B2 (ja) * 1989-06-21 1995-08-23 株式会社東芝 半導体メモリ装置
JPH03152794A (ja) * 1989-11-09 1991-06-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
US5995443A (en) * 1990-04-18 1999-11-30 Rambus Inc. Synchronous memory device
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JP3100622B2 (ja) * 1990-11-20 2000-10-16 沖電気工業株式会社 同期型ダイナミックｒａｍ
JP3179788B2 (ja) * 1991-01-17 2001-06-25 三菱電機株式会社 半導体記憶装置
US5239506A (en) * 1991-02-04 1993-08-24 International Business Machines Corporation Latch and data out driver for memory arrays
JPH0589663A (ja) * 1991-09-27 1993-04-09 Mitsubishi Electric Corp 半導体記憶装置およびその出力制御方法
KR940010838B1 (ko) * 1991-10-28 1994-11-17 삼성전자 주식회사 데이타 출력 콘트롤 회로
JP2803466B2 (ja) * 1992-04-28 1998-09-24 日本電気株式会社 半導体記憶装置の救済方法
US5383155A (en) * 1993-11-08 1995-01-17 International Business Machines Corporation Data output latch control circuit and process for semiconductor memory system
JP3161254B2 (ja) * 1994-11-25 2001-04-25 株式会社日立製作所 同期式メモリ装置
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
AU9604698A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Method and apparatus for two step memory write operations
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
TW430815B (en) * 1998-06-03 2001-04-21 Fujitsu Ltd Semiconductor integrated circuit memory and, bus control method
US6392949B2 (en) 2000-02-08 2002-05-21 International Business Machines Corporation High performance memory architecture
JP2001345000A (ja) 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体装置
JP3633853B2 (ja) * 2000-06-09 2005-03-30 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
JP4619784B2 (ja) * 2002-07-31 2011-01-26 エヌエックスピー ビー ヴィ データ処理回路
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US9117499B2 (en) 2012-10-25 2015-08-25 Elwha Llc Bipolar logic gates on MOS-based memory chips

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167154A (ja) * 1984-09-11 1986-04-07 Fujitsu Ltd 半導体記憶装置

Also Published As

Publication number Publication date
KR970008786B1 (ko) 1997-05-29
US4928265A (en) 1990-05-22

Similar Documents

Publication Publication Date Title
KR890009003A (ko) 반도체 집적회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR850006234A (ko) 반도체 집적회로
KR870006701A (ko) 출력제한 전류비를 제공하는 출력버퍼 및 제어회로
KR950001761A (ko) 반도체 집적회로의 데이타 출력버퍼
KR950004534A (ko) 레벨 쉬프터
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR920000177A (ko) 반도체 집적회로장치
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
JP3169987B2 (ja) 入力緩衝回路を含む集積回路
US5355028A (en) Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
US4831590A (en) Semiconductor memory including an output latch having hysteresis characteristics
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR850003045A (ko) 라인 절환 회로 및 그를 사용한 반도체 메모리
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR970078020A (ko) 래치 회로를 포함하는 메모리 장치
KR910006994A (ko) 센스 앰프회로
KR960015586A (ko) 기록 및 독출에서 독립적으로 제어되는 메모리셀 회로
EP0316877A2 (en) Semiconductor memory device with improved output circuit
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR920010945A (ko) 논리회로 및 그것을 사용한 반도체 장치
KR920018754A (ko) 반도체 메모리 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010511

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee