KR890007455Y1 - 네트워크저항 판별기 - Google Patents

네트워크저항 판별기 Download PDF

Info

Publication number
KR890007455Y1
KR890007455Y1 KR2019870010606U KR870010606U KR890007455Y1 KR 890007455 Y1 KR890007455 Y1 KR 890007455Y1 KR 2019870010606 U KR2019870010606 U KR 2019870010606U KR 870010606 U KR870010606 U KR 870010606U KR 890007455 Y1 KR890007455 Y1 KR 890007455Y1
Authority
KR
South Korea
Prior art keywords
resistance
network
error
resistor
magnification
Prior art date
Application number
KR2019870010606U
Other languages
English (en)
Other versions
KR890001215U (ko
Inventor
석재봉
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870010606U priority Critical patent/KR890007455Y1/ko
Publication of KR890001215U publication Critical patent/KR890001215U/ko
Application granted granted Critical
Publication of KR890007455Y1 publication Critical patent/KR890007455Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013Testing passive components
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

내용 없음.

Description

네트워크저항 판별기
제1도는 네트워크 저항의 외형과 내부회로도.
제2도는 본 고안의 회로구성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 네트워크저항체 2 : 기준저항지정부
3 : 오저항검출부 4 : 오아게이트
5 : 표시부 31 : 오차검출회로
32 : 배율지정회로 33 : 배율증폭회로
34 : 판별회로 Vref : 기준전압
R1-Rn-1: 네트워크저항 VR1-VRn-1: 가변저항
J1-Jn: 접속점
본 고안은 송수신 임피던스 매칭용등으로 사용되는 네트워크 저항의 불량여부를 판정하기 위한 네트워크 저항판별기에 관한 것이다.
종래 네트워크 저항의 양, 불량을 판정하고자 할 때는 통상의 저항측정기를 사용하여 네트워크 저항의 각 단자에 나타나는 저항값을 측정한 후에 이 저항값들이 허용오차 범위내에 있는가, 허용오차 범위를 초과하고 있는가에 따라 판별하였다. 그런데, 네트워크 저항은 제1도에 도시된 바와 같이 1개의 네트워크 저항체(1)내에 여러개의 네트워크 저항(R1-Rn-1)을 갖고 있고, 네트워크 저항(R1-Rn-1) 각각에 대한 단자(J1-Jn)를 갖고 있으며, 형태가 작고 내부 저항값이 표준화되어 있지 않기 때문에 네트워크 저항(R1-Rn-1)의 값을 측정해 봐야 하고 전술한 바와 같이 저항측정기를 사용하는 경우 각 단자(J1-Jn-1)마다 일일이 검사해야 하는 불편과 그에 따른 네트워크 저항 측정에 소요되는 많은 시간을 필요로 하게 된다.
이에 본 고안은 상기한 실정에 비추어, 네트워크 저항의 대량생산시 그 저항값에 따른 양, 불량 판별을 짧은 시간에 간단하게 할 수 있도록 된 네트워크 저항판별기를 제공하고자 하는 것으로, 이를 첨부도면에 의거하여 상세히 설명하면 다음과 같다.
본 고안은 네트워크 저항체(1)의 각 단자(J1-Jn-1)에 네트워크 저항(R1-Rn-1)의 기준저항 값으로 조정되어 각각 연결되는 가변저항(VR1-VRn-1)으로 구성되는 기준 저항지정부(2)와, 네트워크 저항체(1)와 기준 저항지정부(2)의 각 접속점(J1-Jn-1)에 연결되어 네트워크 저항체(1)내의 각 저항(R1-Rn-1)이 허용호차를 초과하는지의 여부를 검출하는 오저항검출부(3)와, 상기 각 접속점(J1-Jn-1)에 연결되는 오저항검출부(3)의 출력중 적어도 하나이상 오정항을 검출했을 때 그에 대한 신호를 출력시키는 오아게이트(4)와, 오아게이트(4)의 출력 신호에 따라 네트워크 저항체(1)의 합격과 불합격 여부를 외부에 표시하는 표시부(5)로 구성되어 있다.
여기서 네트워크 저항체(1)와 기준 저항지정부(2)는 핀커넥터등을 이용하여 일체로 접속시킬 수 있도록하며, 그 접속점에는 오저항검출부(3)를 각각 연결하게 되는데, 오저항검출부(3)는 네트워크 저항(R1-Rn-1)과 가변저항(VR1-VRn-1)에 의한 기준 저항값과의 오차를 기준전압 Vref에 의해 검출하는 오차검출회로(31)와, 오차범위를 지정하는 배율지정회로(32)에 의해 오차검출회로(31)의 출력전압을 증폭하는 배율증폭회로(33)와, 기준전압 Vref에 따라 배율증폭회로(33)의 출력전압을 비교하여 오저항을 판별해 내는 판별회로(34)를 구비히여 구성된다. 이하 구체적인 예를 들어 본 고안의 작용을 설명하자면, B전원을 2V라 하고, 기준전압 Vref를 전원의 1/2로 하여 1V라 하며, 네트워크 저항체(1)내의 어느 한 저항(R1)의 저항값이 100Ω이고 허용오차를 ±5%라 할때, 네트워크 저항체(1)의 단자(J1-Jn-1)에다 기준 저항지정부(2)의 각 가변저항(VR1-VRn)을 통상의 커넥터를 이용해 접속시키고 가변저항(VR1)의 저항값을 100Ω으로 정확하게 지정해 놓는다. 다음에 허용오차가 5%이므로 배율지정부(32)에서는 1/오차=1/0.05=20으로 배율증폭부(33)에 배율을 지정한다. 만일 저항(R1)의 값이 정확히 100Ω이라고 가정하면, 접속점(J1)에서의 전압은 B전압×R1/(R1+VR1)=2×100/(100+100)=1(V)로 되며, 이것은 기준전압 Vref과 같은 값이므로 오차검출회로(31)와 판별회로(34)의 출력은 0(V)가 된다.
저항(R1)의 값이 95(Ω), 즉 5%의 오차를 가지고 있다면 접속점(J1)의 전압은 2×95/(100+95)≒0.9744(V)로 된다. 여기서 배율증폭회로(33)의 동작을 살펴보면, 배율증폭회로(33)는 배율지정회로(32)로 부터 허용오차의 역수로 배율이 지정되지만, 배율증폭회로(33) 내부에소는 접속점(J1)의 전압이 1(V)보다 클때는 지정배율×2+1의 배율로, 1(V)보다 작거나 같을 때는 지정배율×2-1의 배율로 증폭동작을 한다. 따라서 위 예에서 접속점(J1) 전압이 0.9744(V)이므로 배율증폭회로(33)의 증폭동작은 20×2-1=39의 배율로 행해진다.
따라서 배율증폭회로(33)의 출력은 오차전압×배율=(1-0.9744)×39=1(V)로 된다. 이 값은 기준전압 1(V)와 같은 값이므로 판별회로(34)의 출력은 로우레벨이 된다.
저항(R1)의 값이 105(Ω)이라면 전술한 바와 같이 접속점(J1)의 전압은 2×105/(100+105)=1.0244V로 되고 배율증폭회로(33)의 배율은 20×2+1=41의 배율로 된다. 따라서 배율증폭회로(23)의 출력은 (1.0244-1)×41=1(V)로 되며, 이 역시 판별회로(34)를 통해서는 로우레벨이 나타나게 된다.
만일 저항(R1)의 값이 허용오차범위를 벗어나 94(Ω) 또는 106(Ω)이라고 가정하면, 94Ω인 경우의 배율증폭회로(33)의 출력은 (1-94/(100+94)×2)×(1/0.05×2-1)=1.2(V)로 되고, 또 106(Ω)인 경우의 배율증폭회로(33)의 출력은 (1-106/(100+106)×2)×(1/0.05×2+1)=1.2(V)로 되며 이들 경우의 판별회로(34)의 출력은 하이레벨이 된다.
이와 같이 네트워크 저항(R1-Rn-1)의 값이 허용오차 범위내에 존재하는지의 여부를 각각 검출하여 오아게이트(4)에 입력시키게 되는데, 네트워크 저항(R1-Rn-1)이 모두 허용오차 범위내의 정확한 값일때는 오아게이트(4)의 출력은 로우레벨이 되어 표시부(5)를 통해서 합격상태를 표시하고, 네트워크 저항(R1-Rn-1)중 어느 한 저항이라도 허용오차 범위를 벗어난 것이 있으면 오아게이트(4)의 출력은 하이레벨로 되어 표시부(6)를 통해 불합격상태를 표시한다.
이와 같이 하여 네트워크 저항체(1)를 기준 저항지정부(2)에 연결시키기만 하므로써 네트워크 저항(R1-Rn-1)의 양, 불량 여부를 판별하게 되어 간단하고 빠르게 검사할 수 있게 되며, 저항뿐만 아니라 콘덴서나 코일등 다른 부품에 대해서도 본 고안의 회로를 적용하여 검사할 수 있다.
상기한 바와 같이 본 고안은 네트워크 저항의 단자를 일일이 측정하는 번거로움과 실수등을 방지할 수 있고, 특히 다량의 네트워크 저항 검사시 검사시간을 단축시킬 수 있어 생산성 향상을 도모할 수 있는 효과가 있다.

Claims (2)

  1. 네트워크 저항체(1)의 각 단자(J1-Jn-1)에 네트워크 저항(R1-Rn-1)이 기준저항 값으로 조정되어 각각 연결되는 가변저항(VR1-VRn-1)으로 구성되는 기준 저항지정부(2)와, 네트워크 저항체(1)와 기준 저항지정부(2)의 각 접속점(J1-Jn-1)에 연결되어 네트워크 저항체(1)내의 각 저항(R1-Rn-1)이 허용오차를 초과하는 지의 여부를 검출하는 오저항검출부(3)와, 상기 각 접속점(J1-Jn-1)에 연결되는 오저항검출부(3)의 출력중 적어도 하나 이상 오저항을 검출했을때 그에 대한 신호를 출력시키는 오아게이트(4)와, 오아게이트(4)의 출력 신호에 따라 네트워크 저항체(1)의 합격과 불합격을 표시하는 표시부(5)로 구성된 것을 특징으로 하는 네트워크 저항 판별기.
  2. 제1저항에 있어서, 오저항검출부(3)는 네트워크 저항(R1-Rn-1)과 가변저항(VR1-VRn-1)에 의한 기준 저항 값과의 오차를 검출하는 오차검출회로(31)와, 오차범위를 지정하는 배율지정 회로(32)에 의해 오차검출회로(31)의 출력전압을 증폭하는 배율증폭회로(33)와, 기준전압 Vref에 따라 배율증폭회로(33)의 출력전압을 비교하여 오저항을 판별해내는 판별회로(34)를 구비하여 구성된 것을 특징으로 하는 네트워크 저항 판별기.
KR2019870010606U 1987-06-30 1987-06-30 네트워크저항 판별기 KR890007455Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870010606U KR890007455Y1 (ko) 1987-06-30 1987-06-30 네트워크저항 판별기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870010606U KR890007455Y1 (ko) 1987-06-30 1987-06-30 네트워크저항 판별기

Publications (2)

Publication Number Publication Date
KR890001215U KR890001215U (ko) 1989-03-17
KR890007455Y1 true KR890007455Y1 (ko) 1989-10-26

Family

ID=19264697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870010606U KR890007455Y1 (ko) 1987-06-30 1987-06-30 네트워크저항 판별기

Country Status (1)

Country Link
KR (1) KR890007455Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938757B1 (ko) * 2018-05-15 2019-01-16 김동현 패치 코드의 연결 위치 표시 기능을 구비한 패치 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938757B1 (ko) * 2018-05-15 2019-01-16 김동현 패치 코드의 연결 위치 표시 기능을 구비한 패치 패널

Also Published As

Publication number Publication date
KR890001215U (ko) 1989-03-17

Similar Documents

Publication Publication Date Title
US5592093A (en) Electronic battery testing device loose terminal connection detection via a comparison circuit
US4216424A (en) Method and apparatus for testing electrolytic capacitors
US6380726B1 (en) Smart auto-ranging RMS measurement method and apparatus
US5416470A (en) Contact judging circuit and contact judging method for impedance measuring apparatus
US20050194980A1 (en) Method for detecting an offset drift in a wheatstone measuring bridge
US4720671A (en) Semiconductor device testing device
US4956739A (en) Device for locating internal faults in a high-voltage capacitor battery
US4651084A (en) Fault test apparatus for conductors of multiconductor cable
US4027240A (en) Protected voltage meter
US5272445A (en) Resistance tester utilizing regulator circuits
KR890007455Y1 (ko) 네트워크저항 판별기
US5504422A (en) Polarity testing process and device for electrolytic capacitors
US5600249A (en) Determining contact quality of an impedance meter
JPS6325572A (ja) 電位計増幅器の漏洩電流測定システム
CA1072637A (en) Source related potential indicating continuity tester
US4605895A (en) Domestic electrical tester
US4449058A (en) Load status monitoring apparatus
US6285206B1 (en) Comparator circuit
US6724182B2 (en) Tester and testing method for differential data drivers
US3654550A (en) Kelvin double bridge with zener diode failure circuit
EP0486114A2 (en) Electrical testing apparatus
JPH0411180Y2 (ko)
JPH02232568A (ja) 4線式抵抗測定装置
JP2580064Y2 (ja) 四端子測定回路
US20240219435A1 (en) Source measure device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee