KR890004763Y1 - Improving circuit for color video camera resolution - Google Patents
Improving circuit for color video camera resolution Download PDFInfo
- Publication number
- KR890004763Y1 KR890004763Y1 KR2019850012370U KR850012370U KR890004763Y1 KR 890004763 Y1 KR890004763 Y1 KR 890004763Y1 KR 2019850012370 U KR2019850012370 U KR 2019850012370U KR 850012370 U KR850012370 U KR 850012370U KR 890004763 Y1 KR890004763 Y1 KR 890004763Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- modulator
- terminal
- detail
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/0142—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation being edge adaptive
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/459—Ripple reduction circuitry being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 본 고안의 각부 파형도.2 is a waveform diagram of each part of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
R1-R21: 저항 C1-C10: 콘덴서R 1 -R 21 : Resistor C 1 -C 10 : Capacitor
VR1, VR2: 가변저항 Q : 트랜지스터VR 1 , VR 2 : Variable resistor Q: Transistor
IC1: 변조기 IC2, IC3: 오피앰프IC 1 : Modulator IC 2 , IC 3 : Op Amp
A-E : 입출력단자 1 : 변조부A-E: I / O terminal 1: Modulator
2 : 정전압부 3 : 가산부2: constant voltage unit 3: adding unit
4 : 에미터폴로워 5, 6 : 저역통과필터4: emitter follower 5, 6: low pass filter
7 : 정류부7: rectifier
본 고안은 칼라 비데오 카메라의 디테일 엣지(DETAIL EDGE) 신호를 수평 및 수직 파라볼라 신호에 변조시킨후 비데오 신호에 더해주므로써 모니터 주변부의 해상도를 개선할 칼라 비데오 카메라의 해상도 개선회로에 관한 것이다.The present invention relates to a color video camera's resolution enhancement circuit which improves the resolution of the periphery of a monitor by modulating the detail edge signal of a color video camera to a horizontal and vertical parabola signal and then adding the video signal to the video signal.
종래에는 비데오 카메라도 피사체를 촬상할 경우 이를 모니터상에서 보게 되면 화면의 중심부보다 주변부의 해상도가 떨어지는 것을 불수 있는데 이는 촬상관에서 화면의 중심부와 주변부에 같은 각도상에서 전자빔을 주사하게 될때 같은 각도라도 화면의 중심부보다 주변부의 면적이 크므로 전자빔이 주사되면 중심부보다 주변부의 해상도가 훨씬 떨어지는 문제점이 발생되는 것이다.Conventionally, when a video camera captures a subject, the resolution of the peripheral portion may be lower than that of the center of the screen when viewed on a monitor. This means that the center of the screen may be at the same angle when the imaging tube scans the electron beam at the same angle with the center of the screen. Since the area of the periphery is larger than that, when the electron beam is scanned, the resolution of the periphery is much lower than that of the center part.
본 고안은 이러한 점을 개선하고자 통상의 디테일 회로에서 출력시키는 디테일 엣지 신호를 수평 및 수직 파라볼라 신호(H. V Parabola)로 변조시킨후 최종 비데오 신호에 더해주어 주변부의 해상도를 개선해 주도록 한 것으로써 수평 파라볼라 신호(H. Parabola)를 사용하여 화면의 수평 방향에서 주변부의 엣지레벨(EDGE level)을 중심부보다 크게 해주고 수직 파라볼라 신호(V Parabola)를 사용하여 화면의 수직 방향으로 중심보다 주변부의 엣지 레벨을 크게하여 해결하는 것으로 이러한 본 고안 회로를 카메라에 넣어주므로써 피사체의 경계부분을 명확하게 해주는 디테일 엣지 신호를 화면 중앙에서 주변부로 갈수로 크게해주어 주변부의 해상도를 개선해 주는 것이다.In order to improve this, the present invention modulates the detail edge signal output from a normal detail circuit into a horizontal and vertical parabola signal (H. V Parabola) and adds it to the final video signal to improve the resolution of the peripheral area. Use the Parabola signal (H. Parabola) to make the edge level of the periphery larger than the center in the horizontal direction of the screen, and use the vertical Parabola signal (V Parabola) to set the edge level of the periphery rather than the center in the vertical direction of the screen. In order to solve this problem, the circuit of the present invention is inserted into the camera to improve the resolution of the peripheral part by increasing the detail edge signal that makes the boundary of the object clear from the center of the screen.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
본 고안은 정전압부(2)의 전원이 인가되는 변조부(1)에서 디테일 엣지 신호를 입력받아 가산부(3)의 수평 및 수직 파라볼라 신호에 변조시킨후 에미터 플로워(4)를 통하여 비데오 신호와 합성되게 구성한 것이다.The present invention receives the detail edge signal from the modulator 1 to which the constant voltage unit 2 is applied, modulates the detail edge signal into the horizontal and vertical parabola signals of the adder 3, and then emits the video signal through the emitter follower 4. It is composed to be synthesized with.
즉 가산부(3)는 입력단자(C) (D) (E)의 디테일 콘트롤(DTL Control), 수평 파라볼라(H. Parabola), 수직 파라볼라(V. Parabola) 신호가 저항(R15) (R16) (R17)을 통하여 합성된 후 버퍼용 오피앰프(IC2)의 일측단자(+)에 인가되게 구성하고, 이때 전원(Vcc)을 가변저항(VR2)과 저항(R13) (R14)으로 분해하여 가변저항(VR2)으로 버퍼용 오피앰프(IC2)의 일측단자(+)입력 전류 전위를 조정해 주므로써 오프셋(Off Set)을 맞추어 주게 구성하며 버퍼용 오피앰프(IC2)의 타측단자(-)에는 저항(R11) (R12)으로 분배된 전원 (Vcc)을 인가시켜 버퍼용 오피앰프(IC2)의 출력이 저항(R10)을 거친후 저항(R9)과 콘덴서(C8)로 구성된 저역통과필터(5)를 통한 전원과 합성되어 변조기(IC1)의 단자(10)에 인가되도록 구성한다.I.e., the addition unit 3 is an input terminal (C) (D) (E) controls the detail (DTL Control), a horizontal parabola (H. Parabola), vertical parabola (V. Parabola) signal is the resistance (R 15) (R in 16 ) After synthesized through (R 17 ) and configured to be applied to one side terminal (+) of the buffer op amp (IC 2 ), at this time, the power supply (Vcc) is a variable resistor (VR 2 ) and a resistor (R 13 ) ( R 14 ) to adjust the offset (Off) by adjusting the one-side input (+) input current potential of the buffer op amp (IC 2 ) with the variable resistor (VR 2 ). The other terminal (-) of IC 2 is applied with a power supply (Vcc) distributed by a resistor (R 11 ) (R 12 ) so that the output of the buffer op amp (IC 2 ) passes through the resistor (R 10 ) and then the resistor ( R 9 ) and a condenser (C 8 ) are configured to be applied to the terminal 10 of the modulator (IC 1 ) synthesized with the power through the low pass filter (5).
즉 버퍼용 오피앰프(IC2)는 비반전 가산기(NON-INVERTING ADDER)로써 디테일콘트롤, 수평파라볼라, 수직파라볼라 신호를 혼합시켜 출력시키게 되며 이때 콘덴서(C9)는 주파수 특징을 개선하는 것으로 출력단쪽의 변화가 입력단쪽의 영향을 미치지 않도록 사용한다.In other words, the buffer op amp (IC 2 ) is a non-inverting adder (NON-INVERTING ADDER) that outputs a mixture of detail control, horizontal parabola, and vertical parabola signals, and at this time, the capacitor (C 9 ) improves the frequency characteristics. Use so that the change of does not affect the input side.
또한 전원(Vcc)을 저항(R6) (R7)으로 분해하고 리플제거용 콘덴서(C6)를 통하여 오피앰프(IC3)에서 정전압이 출력되게 정전압부(2)를 구성하고 정전압부(2)의 정전압 출력은 입력단자(A)와 출력단자(B)에 인가됨과 동시에 저항(R8)과 콘덴서(C7)로 구성된 저역통과 필터(6)를 통하여 변조기(IC1)의 단자(5)에 일정 전원을 공급하게 구성한다.In addition, the power supply (Vcc) is decomposed into a resistor (R 6 ) (R 7 ) and the constant voltage unit (2) is configured to output a constant voltage from the op amp (IC 3 ) through the ripple cancellation capacitor (C 6 ). The constant voltage output of 2) is applied to the input terminal A and the output terminal B, and at the same time, the terminal of the modulator IC 1 through the low pass filter 6 composed of the resistor R 8 and the capacitor C 7 ( 5) to supply constant power.
그리고 인덕턴스(L1), 콘덴서(C1-C5), 가변 저항(VR1)으로 정류부(7)를 구성하며 입력단자(A)의 디테일회로의 디테일 엣지 신호 출력을 변조기(IC1)의 단자(4)에 인가시키고 저항(R3~R5)과 저역통과 필터(5) (6)로써 변조부(1)를 구성하며 변조기(IC1)의 출력단자(12)의 출력은 저항(R20)을 통한 후 에미터 폴로워(4)로 구성된 트랜지스터(Q)를 통하여 출력단자(B)로 출력되게 구성한다.The rectifier 7 is composed of an inductance (L 1 ), a capacitor (C 1 -C 5 ), a variable resistor (VR 1 ), and the output of the detail edge signal of the detail circuit of the input terminal (A) of the modulator (IC 1 ). It is applied to the terminal 4 and constitutes the modulator 1 with resistors R 3 to R 5 and low pass filter 5, 6, and the output of the output terminal 12 of the modulator IC 1 is connected to the resistor ( R 20 ) and then output to the output terminal B through the transistor Q composed of the emitter follower 4.
도면 중 미설명 부호 저항(R4)은 변조기(IC1)의 자체 보상용 저항이며 콘덴서(C2)는 임펄스 전압 제어용이고 콘덴서(C10)는 커플링 콘덴서이다.In the drawing, reference numeral resistor R 4 is a self-compensating resistor of modulator IC 1 , capacitor C 2 is an impulse voltage control, and capacitor C 10 is a coupling capacitor.
그리고 본 고안의 변조기(IC1)는 공지된 IC (MC1496, MC1596, NJM1496)로써 각종의 변조, 검파회로에 사용되며 그 출력은 입력신호와 캐리어 신호와의 곱으로 출력되게 설계된 것으로 본 고안에서는 변조기(IC1)의 단자(4)에 인가되는 디테일 엣지 신호를 단자(10)로 인가되는 가산부(3)의 수평 및 수직파라볼라 신호로 변조시켜 단자(12)로 출력시키게 되는 것이다.The modulator IC 1 of the present invention is a known IC (MC1496, MC1596, NJM1496) and is used in various modulation and detection circuits, and its output is designed to be output as a product of an input signal and a carrier signal. The detail edge signal applied to the terminal 4 of the IC 1 is modulated into the horizontal and vertical parabola signals of the adder 3 applied to the terminal 10 and output to the terminal 12.
이와 같이 구성된 본 고안에서 저항(R15) (R16) (R17)을 통한 입력단자 (C) (D) (E)의 디테일콘트롤, 수평파라볼라, 수직파라볼라 신호를 버퍼용 오퍼앰프(IC2)의 일측단자(+)에서 저항(R13) (R14)과 가변저항(VR2)으로 분배된 전원(Vcc)과 연결하여 합성되도록 하며 가변저항(VR2)으로 버퍼용 오피앰프(IC2)의 직류 전위를 조절하여 오프셋(Off set)을 맞추어 주게 되며 여기서 콘덴서(C9)는 비교기(IC2)의 주파수 특성을 개선하여 주는 것으로 버퍼용 오피앰프(IC2)의 출력단쪽의 변화가 입력단쪽으로 영향을 미치지 않도록 사용되고 있는 것이다.In this configuration, the input amplifier (C) (D) (E) through the resistor (R 15 ) (R 16 ) (R 17 ), the control amplifier of the horizontal parabola, vertical parabola signal for the buffer amplifier (IC 2 At one side of the terminal (+), the resistor (R 13 ) (R 14 ) and the variable resistor (VR 2 ) are connected to the power supply (Vcc) to be synthesized, and the variable resistor (VR 2 ) is used as an op amp for the buffer (IC). 2 ) Adjust the DC potential of 2 ) to adjust the offset (Off set), where the capacitor (C 9 ) improves the frequency characteristics of the comparator (IC 2 ) to change the output end of the buffer op amp (IC 2 ) Is used so that it does not affect the input side.
그리고 버퍼용 오피앰프(IC2)의 타측단자(-)에는 전원(Vcc)이 저항(R11) (R12)을 통하여 인가되므로 버퍼용 오피앰프(IC2)에서는 제2(c)도에서와 같이 합성된 수평 및 수직 파라볼라 신호를 저항(R10)을 통한후 저항(R9)과 콘덴서(C8)로 구성된 저역통과 필터(5)를 통하여 전원(Vcc)이 인가되는 변조기(IC1)의 단자(10)에 인가된다.And the other terminal of the buffer operational amplifier (IC 2) for (-), the power supply (Vcc), a resistor (R 11) (R 12) in the application therefore buffer operational amplifiers (IC 2) for through claim 2 (c) is also in after the horizontal and vertical parabola signal combination, such as via a resistor (R 10) resistance (R 9) and a capacitor (C 8) modulator which is applied to power supply (Vcc) through a low-pass filter 5 consisting of (IC 1 Is applied to terminal 10).
즉 가산부(3)의 버퍼용 오피앰프(IC2)는 비반전 가산기로 동작하는 것으로 디테일 콘트롤 신호,1수평주기가 63.5μS인 수평파라볼라 신호, 1수직 주기가 16.66ns인 수직파라볼라 신호를 합성하여 제2(c)도에서와 같은 파형을 출력시키게되며, 이러한 버퍼용 오피앰프(IC2)의 출력신호는 공지된 변조기(IC1)의 단자(10)에 캐리어 입력으로 입력되는 것이다.In other words, the buffer op amp IC 2 of the adder 3 operates as a non-inverting adder, which synthesizes a detail control signal, a horizontal parabola signal having a horizontal period of 63.5 μS, and a vertical parabola signal having a vertical period of 16.66 ns. As shown in FIG. 2 (c), the waveform is output, and the output signal of the buffer op amp IC 2 is input to the terminal 10 of the known modulator IC 1 as a carrier input.
또한 정전압부(2)에서는 전원(Vcc)을 저항(R6) (R7)으로 분배한 후 오피앰프(IC3)에 인가하여 오피앰프(IC3)에서 출력되는 정전압 출력이 저항(R8)과 콘덴서(C7)로 구성된 저역통과 필터(6)를 통하여 변조기(IC1)의 단자(5)에 일정 전원을 공급함과 동시에 저항(R3) (R19)을 통하여 입력단자(A)와 출력단자(B)에 공급되게 된다.In addition, the constant-voltage unit (2) in the power supply (Vcc), a resistor (R 6) (R 7) a distribution after applying the operational amplifier (IC 3) to a constant voltage output that is output from the operational amplifier (IC 3) resistance (R 8 ) And a constant power supply to the terminal 5 of the modulator (IC 1 ) through a low pass filter (6) consisting of a capacitor (C 7 ) and an input terminal (A) through a resistor (R 3 ) (R 19 ) And output terminal (B).
그리고 전원(Vcc)을 저항(R1) (R2)과 변조기(IC1)의 공급 전압을 조정하여 변조기(IC1)의 변조밸런스를 맞추어 주는 가변저항(VR1)으로 분배시켜 변조기(IC1)의 단자(1)에 인가시킨다.The power supply Vcc is distributed to a variable resistor VR 1 that adjusts the supply voltages of the resistors R 1 (R 2 ) and the modulator IC 1 to adjust the modulation balance of the modulator IC 1 . To terminal 1 of 1).
이와같이 전원이 공급되는 변조기(IC1)의 단자(4)에는 비데오 카메라의 디테일 회로에서 출력시키는 제2(a)도에서와 같은 디테일 엣지 신호가 입력단자(A)를 통하여 인가되게 되며 변조기(IC1)의 단자(10)에는 가산기(3)에서 인가시키는 제2(c)도에서와 같은 수평 및 수직 파라볼라 신호가 인가되게 된다.The terminal 4 of the modulator IC 1 to which power is supplied is supplied with the detail edge signal as shown in FIG. 2 (a) output from the detail circuit of the video camera through the input terminal A. The horizontal and vertical parabola signals are applied to the terminal 10 of 1 ) as shown in FIG. 2 (c) applied by the adder 3.
이때 변조기(IC1)는 단자(4)로 인가되는 디테일 회로에서 출력시킨 디테일 엣지 신호를 단자(10)로 인가되는 가산부(3)에서 출력시킨 수평 및 수직 파라볼라 신호에 변조시킨후 단자(12)를 통하여 출력시키는 공지의 집적소자인 것이다.At this time, the modulator IC 1 modulates the detail edge signal output from the detail circuit applied to the terminal 4 to the horizontal and vertical parabola signals output from the adder 3 applied to the terminal 10, and then the terminal 12. It is a known integrated device to output through.
따라서 변조기(IC1)는 제2(a)도에서와 같은 디테일 엣지 신호를 제2(c)도에서와 같은 수평 및 수직 파라볼라 신호로 변조시킨후 단자(12)에서 저항(R20)을 통하여 제2(b)도에서와 같은 신호로 출력되게 되며 이러한 출력신호는 에미터 플로워(4)인 트랜지스터(Q)를 통하여 출력단자(B)로 출력되게 된다.Therefore, modulator IC 1 modulates the detail edge signal as shown in FIG. 2 (a) to the horizontal and vertical parabola signal as shown in FIG. 2 (c) and then through resistor R 20 at terminal 12. As shown in FIG. 2 (b), the output signal is outputted to the output terminal B through the transistor Q which is the emitter follower 4.
이와같이 변조기(IC1)에서 에이터플로워(4)인 트랜지스터(Q)를 통하여 출력시킨 제2(b)도에서와 같은 파형은 비데오 카메라의 최종 비데오 신호에 더해 주므로써 모니터 화면의 주변부로 갈수록 엣지 레벨을 크게해주어 주변부의 해상도를 개선해 주는 것이다.In this way, the waveform shown in FIG. 2 (b) output from the modulator IC 1 through the transistor Q, which is the alternator 4, is added to the final video signal of the video camera, thereby increasing the edge level toward the periphery of the monitor screen. This increases the resolution of the surroundings.
즉 주변부의 해상도 개선은 제2(b)도와 같은 파형에서 살펴 불수 있듯이 수평 파라볼라 신호를 사용하여 화면의 수평방향에서 주변부의 엣지 레벨을 중심부 보다 크게 해주고 수직 파라볼라 신호를 사용하여 화면의 수직 방향으로 중심부 보다 주변부의 엣지 레벨을 크게 해주므로써 해결할수 있는 것이다.In other words, the improvement of the resolution of the peripheral part can be seen in the waveform as shown in FIG. This can be solved by increasing the edge level of the periphery.
이상에서와 같이 본 고안은 공지의 변조기(IC1)에서 디테일 엣지 신호를 버퍼용 오피앰프(IC2)에서 합성된 디테일 콘트롤, 수직파라볼라, 수평파라볼라 신호로써 변조시킨후 트랜지스터(Q)를 통하여 최종 비데오 신호와 합성시켜 주므로써 모니터 주변의 엣지 레벨을 중심부 보다 높게 해주어 주변주의 해상도를 개선하여 선명하고 깨끗한 화면을 대할 수 있는 효과가 있는 것이다.As described above, the present invention modulates a detail edge signal in a known modulator (IC 1 ) into a detail control, vertical parabola, and horizontal parabola signal synthesized in a buffer op amp (IC 2 ). By synthesizing with the video signal, the edge level around the monitor is higher than the center, improving the resolution of the peripheral attention, so that it can have a clear and clean screen.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850012370U KR890004763Y1 (en) | 1985-09-25 | 1985-09-25 | Improving circuit for color video camera resolution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850012370U KR890004763Y1 (en) | 1985-09-25 | 1985-09-25 | Improving circuit for color video camera resolution |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870005993U KR870005993U (en) | 1987-04-25 |
| KR890004763Y1 true KR890004763Y1 (en) | 1989-07-20 |
Family
ID=19245482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019850012370U KR890004763Y1 (en) | 1985-09-25 | 1985-09-25 | Improving circuit for color video camera resolution |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890004763Y1 (en) |
-
1985
- 1985-09-25 KR KR2019850012370U patent/KR890004763Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870005993U (en) | 1987-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009077B1 (en) | Non-linear dynamic coring circuit for video signals | |
| US4853639A (en) | Non-contacting voltage metering apparatus | |
| US5179320A (en) | Signal adaptive beam scan velocity modulation | |
| US4331982A (en) | Sample and hold circuit particularly for small signals | |
| CA1237531A (en) | Raster width regulation circuit | |
| EP0048057A1 (en) | Arrangement for modulating the output signal of a converter, for example an electro-optical converter | |
| KR840006586A (en) | Automatic Kinescope Bias Control System | |
| KR890004763Y1 (en) | Improving circuit for color video camera resolution | |
| JPS5990473A (en) | Automatic bias controller in video signal processor | |
| GB1375925A (en) | Television apparatus | |
| US4965495A (en) | Parabolic voltage generating circuit | |
| JPS61152166A (en) | White compression circuit for video signal | |
| JPH02143692A (en) | Method of compensating terrestrial magnetism and circuit device | |
| JP2856787B2 (en) | Binarization circuit, intermediate level detection circuit, and peak envelope detection circuit | |
| JPS604638B2 (en) | chroma key device | |
| US5440307A (en) | Method and facility for time/voltage conversion | |
| US4097784A (en) | Quadrupole convergence circuit | |
| US5471121A (en) | Circuit for producing a dynamic focusing voltage in a television set | |
| US4190865A (en) | Video image tube highlight suppression circuit | |
| JPS5884570A (en) | Horizontal deflecting circuit | |
| JPS6115632B2 (en) | ||
| KR900007984Y1 (en) | Mixing level control circuit for contour signal | |
| FI73345B (en) | KOPPLINGSARRANGEMANG FOER KORRIGERING AV HORISONTELLA KUDD-DISTORTIONER. | |
| KR890004418Y1 (en) | Outline-correction control circuit | |
| KR910000543Y1 (en) | Skip circuit for image tube |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19990629 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |