KR890002140Y1 - 테이프 인터페이스용 온 라인(onl)신호 발생장치 - Google Patents
테이프 인터페이스용 온 라인(onl)신호 발생장치 Download PDFInfo
- Publication number
- KR890002140Y1 KR890002140Y1 KR2019860003683U KR860003683U KR890002140Y1 KR 890002140 Y1 KR890002140 Y1 KR 890002140Y1 KR 2019860003683 U KR2019860003683 U KR 2019860003683U KR 860003683 U KR860003683 U KR 860003683U KR 890002140 Y1 KR890002140 Y1 KR 890002140Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- output
- multiplexer
- line signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0682—Tape device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안 장치의 회로도.
제2도는 공업표준 인터페이스의 명령도표.
제3도는 제1도중 멀티플렉서의 기능을 나타낸 도면.
본 고안은 카트리지테이프 인터페이스중 공업표준 인터페이스(QIC-2)에 관한 것으로, 인터페이스내에 자체적으로 온라인()신호를 발생시키기위한 신호발생장치에 관한 것이다.
종래에는 온라인()신호를 인터페이스내에서 발생시키지 못하고 중앙처리유니트(CPU)에서의 명령발생시 마아 중앙처리 유니트내의 소프트웨어나 팜웨어(Firrmware)에 의하여 발생시켜왔으므로 간단한 온라인()신호를 발생시키기위한 별도의 소프트웨어가 필요하게 되어 매우 비경제적인 것이다.
본 고안은 이러한 종래의 단점을 해결하도록 중앙처리유니트에서의 명령신호에 의하여 인터페이스 내부에서 온라인 신호를 자체발생토록 하므로서 중앙처리유니트에서 온라인()신호를 발생하기 위한 별도의 소프트웨어를 필요로하지 않게되어 경제적인 온라인 신호 발생장치를 제공하는 것을 목적으로하여 이하 첨부된 도면을 참조하면서 본 고안의 구성, 작용 효과를 설명하면 다음과 같다.
제1도를 참조하면 본 고안 장치는, 중앙처리유니트(CPU)로 부터의 출력(D0~D7)중 출력(D6~D7)을 멀티플렉서(1)의 입력(A,B)에 연결하고, 멀티플렉서(1)의 입력(C0,C3)을 접지함과 동시에 입력(C1,C2)에는 전원전압(+V)을 연결하며, 멀티플렉서(1)의 출력(Y)을 플립플롭(2)의 입력(D)에 연결하되 중앙처리유니트(CPU)의 출력(D0~D7)이 연결된 랫치(3)의 콜록입력을 플립플롭(2)의 콜록입력에 연결하고, 플립플롭(2)의 출력(Q)을 반전기(4)를 통하여 인터페이스(5)의 온라인 신호 입력()에 연결하여된 구성으로서, 이러한 본 고안 구성의 작용효과를 제2도 및 제3도를 참조하면서 설명하자면, 인터페이스(5)에 전달되는 중앙처리 유니트(CPU)로 부터의 명령신호(D0~D7)들은 제2도와 같다.
이런한 명령신호들중 온라인 신호를 사용하는 명령신호는 기록(write)기록파일마크(Write File Mark), 해독(Read)및 해독파일마크(Read File Mark)의 네가지 명령신호들인데 이들 명령신호에는 온라인 신호가 작동상태(로우레벨)가 되어야 한다.
제2도에서 이들 네가지 명령신호들의 상위 데이타 비트(D7,D6)를 보면 다른 명령신호들과는 다르게 항상 데이타 비트(D7,D6)가 같은 상태로 되지 않음을 알수 있다.
따라서 멀티플렉서(1)의 입력(A,B)에 동일한 상태의 논리신호가 입력되지 않을때 입력(C1,C2)중 어느 하나가 출력(Y)에 나타나게되고 입력(A,B)에 동일한 상태의 논리신호가 입력될때 입력(C0,C3)중 어느하나가 출력(Y)에 나타나게 된다.
그러므로 매번의 명령신호들마다 온라인 신호를 중앙처리유니트(CPU)에서 내보내주는 번거로움을 덜고 명령신호출력(D0~D7)만으로도 온라인 신호를 간단한 회로로서 발생시킬 수 있는 것이다.
또한 이러한 온라인 신호는 그 출력속도를 명령신호출력(D0~D7)과 동기되도록 플립플롭(2)의 콜록입력을 랫치(3)의 콜록입력에 연결한 것이다. 그러므로 중앙처리유니트(CPU)에서의 명령출력신호(D0~D7)와 온라인 신호가 동기된다.
이상에서 설명된 바와같이 본 고안에 의하면, 멀티플렉서, 플립플롭 및 반전기만으로 구성된 간단한 회로로서 온라인 신호를 발생시킬 수 있으므로 중앙처리 유니트에 별도의 소프트웨어에 의한 온라인 신호를 발생시킬 필요가 없어 매우 경제적인 것이다.
Claims (1)
- 중앙처리유니트(CPU)로 부터의 출력(D0~D7)중 출력(D6,D7)을 멀티플렉서(1)의 입력(A,B)에 연결하고, 멀티플렉서(1)의 입력(C0,C3)을 접지함과 동시에 입력(C1,C2)에는 전원전압(+V)을 연결하며, 멀티플렉서(1)의 출력(Y)을 플립플롭(2)의 입력(D)에 연결하되 중앙처리유니트(CPU)의 출력(D0~D7)이 연결된 랫치(3)의 클록입력을 플립플롭(2)의 클록입력에 연결하고, 플립플롭(2)의 출력(Q)을 반전기(4)를 통하여 인터페이스(5)의 온라인신호 입력(ONL)에 연결하여된 테이프 인터페이스용 온라인(ONL)신호발생장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860003683U KR890002140Y1 (ko) | 1986-03-26 | 1986-03-26 | 테이프 인터페이스용 온 라인(onl)신호 발생장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860003683U KR890002140Y1 (ko) | 1986-03-26 | 1986-03-26 | 테이프 인터페이스용 온 라인(onl)신호 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870015279U KR870015279U (ko) | 1987-10-24 |
KR890002140Y1 true KR890002140Y1 (ko) | 1989-04-12 |
Family
ID=19249903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860003683U KR890002140Y1 (ko) | 1986-03-26 | 1986-03-26 | 테이프 인터페이스용 온 라인(onl)신호 발생장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890002140Y1 (ko) |
-
1986
- 1986-03-26 KR KR2019860003683U patent/KR890002140Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870015279U (ko) | 1987-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006919B1 (en) | Interrupt level sharing circuit | |
ATE64483T1 (de) | Online-monitor. | |
ES536183A0 (es) | Una instalacion de tratamiento de datos | |
KR890002140Y1 (ko) | 테이프 인터페이스용 온 라인(onl)신호 발생장치 | |
EP0262674A3 (en) | Microcomputer having z-flag capable of detecting coincidence at high speed | |
AU5394190A (en) | Self timed register file | |
JPS57198595A (en) | Dynamic memory driving circuit | |
KR890002299Y1 (ko) | 다이나믹 램(d-ram)제어신호 발생장치 | |
JPS5572261A (en) | Logic unit | |
KR0146201B1 (ko) | 데이타 입출력 제어 회로 | |
KR900003620Y1 (ko) | 16비트 병렬 출력 발생회로 | |
KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
JPS5461848A (en) | Bus signal controller of computer | |
JPS55121541A (en) | Arithmetic unit | |
SU675424A1 (ru) | Устройство управлени | |
JPS55154647A (en) | Multi-computer system by common memory | |
KR890006192Y1 (ko) | 데이타 전송 잡음 제거 장치 | |
KR900000478B1 (ko) | 메모리 보호회로 | |
KR930002025Y1 (ko) | 글리치 방지용 클럭스위칭 회로 | |
KR910004670Y1 (ko) | 자기테이프상의 라이트 클럭 발생회로 | |
JPS5576422A (en) | Terminal unit | |
KR900005130Y1 (ko) | 하드 디스크 드라이브의 서보 라이트회로 | |
KR930005750Y1 (ko) | 코프로세서의 비지신호 토글회로 | |
KR900003615Y1 (ko) | Cpu 클록 및 대기신호 발생회로 | |
LEVONEVSKII et al. | Description of logic circuits in machine design systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19940326 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |