KR890001315A - 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법 및 장치 - Google Patents

비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR890001315A
KR890001315A KR1019880007641A KR880007641A KR890001315A KR 890001315 A KR890001315 A KR 890001315A KR 1019880007641 A KR1019880007641 A KR 1019880007641A KR 880007641 A KR880007641 A KR 880007641A KR 890001315 A KR890001315 A KR 890001315A
Authority
KR
South Korea
Prior art keywords
processor
buffer
receiver
transmitter
message
Prior art date
Application number
KR1019880007641A
Other languages
English (en)
Other versions
KR960012423B1 (ko
Inventor
조우지프 로스런드 차알즈
리 샌토라인 린다
윌리암 크루우 알버트
윌리암 템리 길버트
뎀프세이 그리스트 윌리암 Iii
Original Assignee
엠.피.린치
웨스팅하우스 일렉트릭 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠.피.린치, 웨스팅하우스 일렉트릭 코오포레이숀 filed Critical 엠.피.린치
Publication of KR890001315A publication Critical patent/KR890001315A/ko
Application granted granted Critical
Publication of KR960012423B1 publication Critical patent/KR960012423B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 멀티프로세서 시스템의 블럭도.
제2도는 본 발명의 양호항 실시예에 따른 멀티 프로세서 시스템의 수정 형태의 블럭도.
제3a 내지 3j도는 3중 버퍼의 개념에 따라서 단일 세서 및 단일 수신기 프로세서 사이의 메시지의 통과와 공유 메모리의 기구를 예시하는 블럭도.

Claims (13)

  1. 이중 포트 공유 메모리를 이용하는 형태의 상호 연결된 비동기 디지탈 프로세서에서, 상기 비동기 디지탈 프로세서 사이의 갱신 영상의 형태로 정보 메시지를 전송하는 방법에 있어서 : 상기 이중 로트 공유 메모리에 최소한 3개 버퍼를 제공하는 단계아, 처음에 한 버퍼를 전송기-프로세서인 제1프로세서에 지정하는 단계 : 지정된 버퍼내에 메시지의 갱신 영상을 기입하기 위해서 그리고, 수신기-프로세서인 제2프로세서에 이용할 수 있는 갱신 메세지 영상을 만들기 위해 가장 새로운 갱신 메시지 영상을 가진 버퍼로써 지정 버퍼를 해제하기 위해서 그리고, 다음 갱신 메시지 영상에 대한 이용 가능한 버퍼를 그 자체에 지정하기 위해서 전송기-프로세서를 작동하는 단계 : 수신기-프로세서 그 자체에 가장 새로운 개인 메시지 영상을 가진 버퍼를 지정하기 위해서 그리고, 가장 새로운 갱신 메시지 영상을 복사하기 이해서, 그리고, 정송기-프로세서에 이용하기 위해 위와같은 버퍼를 그때 해체하기 위해서 수신기-프로세서를 작동하는 단계 : 단지 한 프로세서가 동시에 그 자체에 지정되고 버퍼를 해체하는 것을 허용하는 단계를 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  2. 제1항에 있어서, 가장 새로운 갱신 메시지 영상을 포함함에 따라서 해체되는 다른 버퍼가 존재하는지를, 그리고 상기 전송기-프로세서에 지정되도록 위와같은 버퍼가 이용될 수 있는지를 결정하기 위해서 가장 새로운 갱신 메시지 영상을 가진 버퍼를 해체하기 전에 전송기-프로세서를 작동하는 단계를 포함하는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  3. 제2항에 있어서, 수신기-프로세서를 작동하는 상기 단계는 수신기-프로세서에 지정된 버퍼로부터 갱신 메시지 영상을 복사한 후에, 수신기-프로세서에 지정된 버퍼내에 영상보다 메시지의 더 새로운 갱신 영상을 가지는 전송기-프로세서에 의해 해제되는 다른 버퍼가 존재하는지를 결정하는 것과, 그렇지 않다면, 메시지 영상의 가장 새로운 갱신을 포함하는 버퍼와 같이 수신기-프로세서에 지정된 상기 버퍼를 해제하는 것을 포함하며, 버퍼는 수신기-프로세서가 다시 메시지 영상을 수신하도록 작동될때 만일 더 새로운 갱신 메시지 영상을 가지는 어떤 다른 버퍼도 전송기-프로세서에 의해 해제되지 않는다면 수신기-프로세서에 재지정될 수 있는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  4. 제3항에 있어서, 전송기-프로세서로부터 다수의 수신기-프로세서까지 갱신 메시지 영상을 전송하기 위하여 : 갱신 메시지 영상을 판독하는 다수의 수신기-프로세서를 트랙하기 위하여 판독기 인덱스를 유지하는 단계를 포함하며,각 수신기-프로세서는 만일 어떠한 다른 버퍼가 수신기-프로세서에 지정되지 않았는지를 수신기-프로세서에 버퍼를 지정하도록 그리고, 수신기-프로세서에 지정된 버퍼로부터 갱신된 메시지 영상을 복사하기전에 판독기 인덱스를 증가하도록 그리고, 수신기-프로세서에 지정된 버퍼를 해제하기전에 판독기 인덱스를 감소하도록 그리고 만일 판독기 인덱스가 제로라면 수신기 프로세서에 지정되는 버퍼를 해제하도록 작동되는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  5. 제1항에 있어서, 전송기-프로세서로부터 다수의 수신기-프로세서까지 갱신된 메시지 영상을 전송하기 위하여 각 상기 수신기-프로세서는 만일 어떤 버퍼도 수신기-프로세서에 지정되지 않는다면 수신기-프로세서에 버퍼를 지정하도록 그리고 수신기-프로세서에?? 지정된 버퍼내에 갱신 메시지 영상을 다른 방법으로 판독하도록 작동되며 : 자원-경쟁을 피하기 위해서 수신기-프로세서에 지정된 버퍼로부터 갱신 메시지 영상을 복사할때 수신기-프로세서에 지정된 버퍼를 해제하지 않도록 작동되는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  6. 제1항에 있어서, 전송기 및 수신기-프로세서 사이의 n개 직렬로 전송된 메시지의 갱신 영상을 전송하기 위하여 : 상기 이중 버퍼 공유 메로리에 2n+1 버퍼를 제공하는 것과 : 각 메시지에 2개 버퍼 세트를 처음에 지정하고 전송기-프로세서에 지정된 공통 버퍼와 같이 각 메시지에 나머지 버퍼를 지정하는 것과 : 전송기-프로세서를 그것에 지정된 상기 공통 버퍼내에 갱신된 상기 메시지 하나를 수신하도록, 전송기-프로세서에 지정된 공통 버퍼가 되는 메시지에 지정된 이용가능한 버퍼와 함께 공통 버퍼를 교체함에 의해서 갱신된 메시지 영상을 가진 버퍼를 해제하도록 작동하는 것 : 각 메시지와 연결된 메시지 갱신과 함께 수신기-프로세서 버퍼에 직렬로 지정함에 의해서 메시지 갱신을 획득하도록 작동하는 것을 포함하는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  7. 제6항에 있어서, 상기 전송기-프로세서는 n 메시지를 가지는 다수의 물리적 통신 채널 각각에 메시지를 제어하기 위한 통신-프로세서이며, 상기 방법은 : 각 채널에 대하여 상기 이중 포트공유 메모리내에 2n+1 버퍼를 제공하는 것과, 각 채널에 대하여 청구범위 6의 단계를 수행하도록 상기 전송기 프로세서 및 수신기 프로세서를 작동하는 것을 포함하는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  8. 제1항에 있어서, 전송기-프로세서 및 수신기-프로세서 사이의 n개 메시지의 갱신 영상을 통과하기 위하여 : 상기 이중 포트 공유 메모리내에 2n+1 버퍼를 제공하는 것 : 처음에 각 메시지에 두개 버퍼세트를 지정하고 수신기-프로세서에 지정된 공동 버퍼로써 각 메시지에 남은 버퍼를 지정하는 것 : 전송기-프로세서를 작동하는 것은 전송기-프로세서 그 자체에 버퍼를 지정하는 것 보다 먼저, 전송될 메시지에 지정된 버퍼 세트를 결정하는 것과 그때 위와같은 버퍼 세트에 이용가능한 버퍼를 전송기-프로세서 그자체에 지정하는 것을 포함하며 : 수신기-프로세서를 작동하는 것은 : 수신될 메시지에 지정된 버퍼를 위치하는 것을 포함하고, 갱신 메시지 영상을 가진 버퍼를 그 자체에 지정하는 것은 갱신 메시지 영상을 가진 버퍼와 함께 수신기-프로세서에 지정된 공통 버퍼를 교체하는 것을 포함하는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  9. 제8항에 있어서, 수신기-프로세서에 지정된 버퍼로부터 메시지 갱신을 추출한후, 연결된 메시지에 지정된 두개 버퍼중 하나가 수신기-프로세서에 지정된 버퍼내에 갱신보다 더 새로운 갱신을 가지는지를 그리고 만일 그렇지 않다면 전송기-프로세서에 지정된 버퍼였던 버퍼내에 갱신을 연결된 메시지에 대한 최종 갱신으로써 유지하도록 연결된 메시지에 지정된 이용 가능한 버퍼와 함게 수신기-프로세서에 지정된 버퍼를 교체하기 위해서 상기 수신기-프로세서를 작동하는 것을 포함하는 것을 특징으로 하는 비동기식 디지탈프로세서 사이의 정보를 교환하기 위한 방법.
  10. 제9항에 있어서, 상기 수신기 프로세서는 n메시지를 가지는 다수의 물질적 통신 채널의 각각에 관해 메시지를 제어하기 위한 통신 프로세서이며, n은 각 채널에 대한 독립값을 가지는 변수이고, 상기 방법은 : 각 채널에 대하여 상기 이중 포트 공유 메모리에 2n+1버퍼를 제공하는 것과, 각 채널에 제9항의 단계를 수행하기 위해서 상기 전송기-프로세서와 수신기-프로세서를 작동하는 것을 포함하는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  11. 제1항에 있어서, 단지 한 프로세서가 그 자체에 동시에 지정되고 버퍼를 해제하는 것을 허용하는 단계는 버퍼 스테이터스표를 유지하는 것을 포함하고 상기 프로세서가 그 자체에 버퍼를 지정하고 포인터를 세팅함에 의해 해제되는 버퍼 스테이터스표를 유지하는 것과, 한 프로세서에 의해 동시에 획득할 수 있는 상기 버퍼 스테이터스표에 대한 로크와 다른 프로세서에 의해 접근되는 막대를 제공하는 것을 포함하는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법.
  12. 전송기-디지탈 프로세서로서 작용하는 최소한 하나의 프로세서와 수신기-프로세서로써 작용하는 최소한 하나의 프로세서를 포함하는 이중 포트 공유 메모리를 이용하는 일단의 상호 연결딘 비동식 디지탈 프로세서 형태에 있어서 : 지역 메모리를 가지는 전송기-디지탈 프로세서와 : 전송기 프로세서로 부터 비동기식으로 작동하는 상기 수신기 디지탈 프로세서와 : 두개 버퍼를 가지는 전송기 및 수신기-프로세서에 연결된 이중 포트 공유 메모리와, 상기 전송기-프로세서는 상기 지역 메모리 내에 가장 새로운 갱신 메시지 영상을 수신하도록 그리고 지역 메모리 내에 가장 새로운 갱신 메시지 영상 데이타로 지정 버퍼를 채우기 위해서 전송기-프로세서 그 자체에 공유 메모리 버퍼중의 이용 가능한 한 버퍼를 지정하도록 그리고 가장 새로운 갱신 메시지 영상을 가진 버퍼로써 전송기-프로세서에 지정된 공유 메모리내에 버퍼를 해제하도록 프로그램되며 상기 수신기-프로세서는 가장 새로운 갱신 메시지 영상을 가진 공유 메모리 버퍼를 수신기-프로세서 그 자체에 지정하도록 그리고, 가장 새로운 갱신 메시지를 판독하도록 그리고 전송기-프로세서에 이용하기 위해 위와같은 버퍼를 해제하도록 프로그램되며 : 단지 한 프로세서가 공유 메모리 버퍼를 동시에 지정, 해제하게 하거나 또는 자원-경쟁을 피하기 위해서 갱신 메시지 영상을 공유 메모리 버퍼에 채우는 것을 허용하는 장치를 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 장치.
  13. 다수의 메시지의 상기 전송기-프로세서 갱신 영상에 연속적으로 전송하기 위해 상기 전송기-프로세서에 연결된 데이타 하이웨이를 포함하는 제12항의 결합체에 있어서, 상기 지역 메모리는 상기 데이타 하이웨이로 부터 갱신 메시지 영상을 연속적으로 수신하는 다수의 결합 버퍼를 포함하고 상기 이중 포트 공유 메모리는 상기 다수의 메시지 각각에 지정된 한 세트 두개 버퍼를 포함하고, 상기 전송기-프로세서는 수신기 프로세서에 통과되도록 각각의 연속 메시지에 지정된 공유 메모리 내에 버퍼의 세트로 부터 이용 가능한 버퍼를 그 자체에 연속적으로 지정하도록 프로그램되는 것을 특징으로 하는 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007641A 1987-06-24 1988-06-24 비동기식 디지탈 프로세서 사이에 정보를 교환하기 위한 방법 및 장치 KR960012423B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US6667687A 1987-06-24 1987-06-24
US066.676 1987-06-24
US066,676 1987-06-24

Publications (2)

Publication Number Publication Date
KR890001315A true KR890001315A (ko) 1989-03-20
KR960012423B1 KR960012423B1 (ko) 1996-09-20

Family

ID=22070993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007641A KR960012423B1 (ko) 1987-06-24 1988-06-24 비동기식 디지탈 프로세서 사이에 정보를 교환하기 위한 방법 및 장치

Country Status (5)

Country Link
EP (1) EP0296862B1 (ko)
JP (1) JPS6421563A (ko)
KR (1) KR960012423B1 (ko)
ES (1) ES2072862T3 (ko)
GB (1) GB2222504B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465157B1 (ko) * 2002-10-16 2005-01-13 (주)씨앤에스 테크놀로지 Ｐｃｐ와 ｖｃｐ 간의 비동기 인터페이스 장치
US8891523B2 (en) 2011-06-03 2014-11-18 Samsung Electronics Co., Ltd. Multi-processor apparatus using dedicated buffers for multicast communications

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504843B2 (ja) * 1989-09-06 1996-06-05 シャープ株式会社 バッファ拡張装置
JP3003418B2 (ja) * 1992-09-25 2000-01-31 株式会社日立製作所 プロセッサ間データ通信方法
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus
CN1077700C (zh) * 1995-02-17 2002-01-09 曼特亚克公司 可编程调控交插存取存储器管理***
US5742595A (en) * 1995-06-02 1998-04-21 Dsc Communications Corporation Processing CDMA signals
GB2301735B (en) * 1995-06-02 1999-07-28 Dsc Communications Message handling in a telecommunications network
GB2301739A (en) * 1995-06-02 1996-12-11 Dsc Communications Synchronizing a Transmitter in a Subscriber Terminal in a Wireless Communications System
US5745496A (en) * 1995-06-02 1998-04-28 Dsc Communications Corporation Apparatus and method of establishing a downlink communication path in a wireless telecommunications system
US5809093A (en) * 1995-06-02 1998-09-15 Dsc Communications Corporation Apparatus and method of frame aligning information in a wireless telecommunications system
GB2301712B (en) * 1995-06-02 2000-02-23 Dsc Communications Integrated directional antenna
US5696766A (en) * 1995-06-02 1997-12-09 Dsc Communications Corporation Apparatus and method of synchronizing a transmitter in a subscriber terminal of a wireless telecommunications system
GB2301717B (en) * 1995-06-02 1999-08-11 Dsc Communications Network controller for monitoring the status of a network
GB2301751B (en) * 1995-06-02 2000-02-09 Dsc Communications Control message transmission in telecommunications systems
US5915216A (en) * 1995-06-02 1999-06-22 Dsc Communications Corporation Apparatus and method of transmitting and receiving information in a wireless telecommunications system
GB2301752B (en) * 1995-06-02 2000-03-29 Dsc Communications Control message transmission in telecommunications systems
US11397560B2 (en) 2017-09-19 2022-07-26 Bae Systems Controls Inc. System and method for managing multi-core accesses to shared ports
CN110990161A (zh) * 2019-11-15 2020-04-10 北京浪潮数据技术有限公司 共享资源访问方法、装置、设备及计算机可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1118570B (it) * 1979-04-19 1986-03-03 Cselt Centro Studi Lab Telecom Sistema per lo scambio di messaggi tra microilaboratori collegati da un mezzo trasmissivo sincrono
US4509115A (en) * 1982-04-21 1985-04-02 Digital Equipment Corporation Two-port memory controller
AU568490B2 (en) * 1982-05-07 1988-01-07 Digital Equipment Corporation Memory-to-memory intercomputer communication
JPS6162158A (ja) * 1984-09-03 1986-03-31 Nf Kairo Sekkei Block:Kk デ−タ授受システム
JPS61150059A (ja) * 1984-12-24 1986-07-08 Sony Corp デ−タ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465157B1 (ko) * 2002-10-16 2005-01-13 (주)씨앤에스 테크놀로지 Ｐｃｐ와 ｖｃｐ 간의 비동기 인터페이스 장치
US8891523B2 (en) 2011-06-03 2014-11-18 Samsung Electronics Co., Ltd. Multi-processor apparatus using dedicated buffers for multicast communications

Also Published As

Publication number Publication date
EP0296862A2 (en) 1988-12-28
JPS6421563A (en) 1989-01-24
ES2072862T3 (es) 1995-08-01
EP0296862A3 (en) 1991-05-02
EP0296862B1 (en) 1995-05-10
GB2222504B (en) 1992-10-28
KR960012423B1 (ko) 1996-09-20
GB8820689D0 (en) 1988-10-05
GB2222504A (en) 1990-03-07

Similar Documents

Publication Publication Date Title
KR890001315A (ko) 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법 및 장치
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
US5179665A (en) Microprocessor information exchange with updating of messages by asynchronous processors using assigned and/or available buffers in dual port memory
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
US4562539A (en) Data processing system
US4686620A (en) Database backup method
US5845328A (en) Method for ensuring data coherency for redundat storage by transferring copies of access requests from on-line storage to back-up storage
JPS5668859A (en) Communication system between computer systems
GB2295909A (en) Managing files shared by users
JPH0352262B2 (ko)
US5457786A (en) Serial data interface with circular buffer
US5339442A (en) Improved system of resolving conflicting data processing memory access requests
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
EP0734139A2 (en) A data transfer device with cluster control
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
US4618946A (en) Dual page memory system having storage elements which are selectively swapped between the pages
KR20000006575A (ko) 빈버퍼들에대한포인터들을포함하는프리포인터선입선출메모리를이용하여버퍼들을관리하는시스템및방법
JPS6148258A (ja) シリアルデ−タ伝送装置
JPH0668040A (ja) プロセッサ間通信用キュー制御方式
JP2505298B2 (ja) スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
JPS6478361A (en) Data processing system
CA1309503C (en) Selective receiver for each processor in a multiple processor system
KR940002722A (ko) 2개의 cpu로 구성된 시스템에서의 cpu간 데이타 전송 및 동기화방법
JPS6031668A (ja) 分散形情報処理システムの制御方式
JPS54140439A (en) Composite computer device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070718

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee