KR890000415B1 - 비데오 신호 처리시스템 - Google Patents

비데오 신호 처리시스템 Download PDF

Info

Publication number
KR890000415B1
KR890000415B1 KR8201550A KR820001550A KR890000415B1 KR 890000415 B1 KR890000415 B1 KR 890000415B1 KR 8201550 A KR8201550 A KR 8201550A KR 820001550 A KR820001550 A KR 820001550A KR 890000415 B1 KR890000415 B1 KR 890000415B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
change
processing system
signal processing
Prior art date
Application number
KR8201550A
Other languages
English (en)
Other versions
KR840000138A (ko
Inventor
앤드류 봐르고 로버트
Original Assignee
글렌 에이치 부루스틀
알.씨.에이.라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌 에이치 부루스틀, 알.씨.에이.라이센싱 코포레이션 filed Critical 글렌 에이치 부루스틀
Publication of KR840000138A publication Critical patent/KR840000138A/ko
Application granted granted Critical
Publication of KR890000415B1 publication Critical patent/KR890000415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

비데오 신호 처리시스템
제1도는 본 발명의 원리에 따라 구성된 아날로그 비디오 신호 변화검출기의 블럭다이어그램 형태 도시도.
제2도 및 제3도는 제1도 장치의 동작을 도시한 파형도.
제4도는 본 발명의 원리에 따라 구성된 디지탈 비디오 신호 변화검출기의 블럭다이어그램 형태 도시도.
제5도는 제4도 장치의 횡단여파기의 전형적인 전달 특성 도시도.
제6도는 본 발명의 원리에 따라 구성된, 적합한 신호처리 제어신호를 발생시키기 위한 장치의 블럭다이어 그램 형태 도시도.
제7도는 비디오 신호의 기간을 결정하기 위해 제6도의 장치에 사용하기에 적당한 장치의 블럭다이어그램 형태 도시도.
제8도는 제7도 장치의 동작을 설명하기에 유용한 파형도.
제9도는 비디오 신호에 주어진 주파수 대역의 신호내용이 존재하는 것을 결정하기 위한 제6도의 장치와 결합하여 사용하기에 적당한 장치의 블럭다이어그램 형태 도시도.
제10도는 제9도 장치의 동작을 설명하기에 유용한 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오 신호원 12 및 14 : 아날로그 대 디지탈 변환기
82 : 임계값 발생기 92 : 플립-플롭회로
본 발명은 비디오 신호 처리시스템에 관한 것으로, 특히, 신호변화를 근거로 한 비디오신호의 신호내용을 분석하기 위한 아날로그 및 디지탈 시스템에 관한 것이다.
비디오 신호를 처리할때, 신호를 적합하게 처리하기 위해서 신호 내용의 지식을 갖는 것이 바람직하다. 유용한 정보를 제공하는 한 특성을 비디오 신호의 변화특성이다. 변화비, 또는 고주파수 내용과, 주어진 비디오 신호기간내의 변화수는 신호를 적합하게 처리하기 위해 사용될 수 있는 정보를 제공한다. 예를들어, 다수의 상이한 주파수들의 불규칙한 변화 발생은 비디오 신호내의 고 잡음 내용을 지지하여, 잡음 펄스를 감소시키거나 제거시키도록 처리회로를 트리거할 수 있다. 특정한 주파수의 반복적인 변화 발생은 텔레비젼 수신기내의 강한 인접 채널신호에 의해 발생된 간섭 비이트(beat)의 발생을 지시할 수 있는데, 이것의 검출은 인접 채널신호를 약하게 하기 위한 작동회로에 사용될 수 있다. 비디오 지역내에 다수의 변화가 발생하면, 많은 지역내의 변화수가 좁은 범위값이내에 포함되므로, 매우 상세한 화면 내용을 가진 신호를 나타내어 신호증가, 또는 파이킹, 회로를 작동시키게 된다. 지역내의 낮은 변화수는 보충 감지시에 파이킹 회로를 작동시킨다. 그러므로, 정보가 비디오 신호내의 변화수 및 형태에 대해 유용할때 다양한 응답이 가능하다.
본 발명의 원리에 따르면, 비디오 신호의 변화발생을 나타내는 위치-변조 펄스열을 발생시키기 위해 비디오 신호에 응답하는 장치가 제공된다. 특히, 횡단여파기는 비디오 신호에 응답하고 분석되는 주파수의 주어진 대역을 통과하는 비디오 신호의 미분된 복사신호를 만든다. 그리하여 횡단여파기의 출력은 분석되는 주파수의 대역을 점유하는 비디오 신호의 변화정보를 포함한다. 이때 정극성, 부극성, 또는 이 2개의 극성 모두의 변화를 나타내는 신호들은 주어진 임계값과 비교된다. 임계값을 초과하는 신호는 펄스로 변환되므로, 바람직한 극성의 변화를 나타내는 펄스열을 만들게 된다. 이때 펄스열은 비디오 신호가 변화특성에 따라서 어떻게 처리될 것인지를 결정하도록 분석된다.
본 발명의 양호한 실시예에서는, 횡단여파기의 변화특성이 적합하게 선택될 수 있다. 정극성, 부극성, 또는 이 2개 극성 모두의 변화는 펄스열로 나타날수 있다. 또한, 변화가 비교되게 하는 임계값은 펄스열에 의해 나타난 변화 특성 및 수를 제어하도록 변할 수 있다.
이제 첨부된 도면을 참조하여 본 발명은 더욱 상세하게 기술하겠다.
제1도는 본 발명의 원리에 따라 구성된 아날로그 비디오 신호 변화검출기의 계통도를 도시한 것이다. 제2a도에 도시한 것과 같은 기저대 비디오 신호는 지연소자와 비교기를 포함하고 있는 횡단여파기의 입력에 인가된다. 지연소자는 비교기의 한 입력의 입력신호에 약 250나노초의 지연을 제공하여 횡단여파기가 약 2MHz로 피이크된 응답 특성을 갖게 한다. 이때 횡단여파기는 제2b도에 도시한 고주파수 변화정보를 통과시키도록 미분기방식으로 동작한다. 2개의 변화극성 모두를 이용하는 것이 바람직하면, 극성 정규화회로(70)가 제2c도에 도시한 바와같이 변화정보를 공통 극성으로 변화시키도록 사용된다. 이때 변화 정보는, 제2d도에 도시된 바와같이 변화 정보를 펄스열로 변환시키는 제한기/클리퍼로 인가된다. 임계레벨 발생기(82)는 주어진 크기 이상의 변화를 선택하여, 제2c도에 임계레벨 VT로 도시된 바와같이 검출기의 감도를 제어하도록 사용된다. 제1도의 변화 검출기의 출력에서 발생된 펄스열은 입력 비디오 신호의 변화 발생시간을 나타내는 펄스를 포함한다.
제1도의 변화 검출기는 비디오 신호의 수평선의 변화정보를 연속적으로 처리하기 위해 사용될 수 있다. 오실로그래프로부터 재생된 비디오 신호의 전현적인 라인기간은 제3a도에 도시되어 있다. 제3a도의 신호는 명암표시 신호의 레벨을 변화시키는 다수의 변화를 포함한다. 상기 신호가 제1도의 횡단 여파기에 의해 처리되면, 정 및 부 변화가 제3b도에 도시된 바와같이 비교적 안정한 D.C.레벨로 된다. 극성 정규화회로(70)가 정변화 정보만을 통과시키도록 제어되는 경우에, 정 변화는 제3c도에 도시한 펄스열을 만들도록 제한기/클리퍼로 인가되어, 제3a도의 비디오 신호의 정 변화 발생기간을 나타낸다.
본 발명의 원리에 따라 구성된 디지탈 비디오 신호변화 검출기는 제4도에 도시된다. 제3a도에 도시된 것과 같은 기저 대 비디오 신호는 아날로그 대 디지탈 변화기(14)의 입력으로 인가된다. 이 아날로그-대-디지탈 변화기(14)는 처리될 신호의 나이퀴스트(Nyquist) 기준을 만족시키는 비율로 클럭신호에 응답하여 비디오 신호를 연속적으로 샘플한다. 상기예에서, 14.32MHz의 클럭신호는 NTSC칼라 부반송파 주파수의 4배이다. 8비트, 워드(A7…A0)의 형태로 있는 디지탈 샘플은 아날로그 대 디지탈 변환기(14)의 출력에서 발생된다.
아날로그 대 디지탈 변환기(14)의 8개의 출력라인은 2개의 가산기(62 및 64)의 8개의 "A"입력에 인가되고, 제4도에 4개(시프트 레지스터(22, 24, 26 및 28))가 도시되어 있는 8개의 지연라인 시프트 레지스터에 인가된다. 디지탈 신호정보는 14.32MHz클럭에 의해 시프트 레지스터를 통해 클럭되고, 각각의 레지스터의 4개의 출력에서 나타난다. 그러므로 시프트 레지스터는 그들의 출력에서 1, 2, 3 및 4클럭 주기만큼 지연된 디지탈 신호 정보를 발생시킨다. 각각의 시프트 레지스터의 한 출력은 4개의 멀티플랙서(32, 34, 36 및 38)중의 한 스위치에 의해 선택되고 변환기(52, 54, 56 및 58)를 통해 가산기(62 및 64)의 "B" 입력에 각각 결합한다. 4개의 멀티플렉서(32, 34, 36 및 38)중 한 스위치는 마이크로프로세서(제6도에 기술됨)와 같은 제어신호의 외부원으로부터 제어라인(42 및 44)에 의해 공급된 신호들에 의해 제어된다. 가산기(64)의 캐리아웃 출력 C4은 가산기(62)의 캐리인 입력 C0에 결합되고, 가산기(62)의 캐리아웃 출력 C4은 가산기(64)의 캐리인 입력 C0에 결합된다. 가산기(62 및 64)는 이들의 출력(Σ7…Σ0)에서 지연된 신호와 지연되지 않은 신호의 8-비트 합신호를 만든다.
가산기(62 및 64)의 출력은 익스클루시브 OR 게이트의 어레이의 익스글루시브 OR 게이트의 제2입력은 반도체(66)를 통해 가산기(62)로부터 변환된 캐리아웃 신호를 수신한다. 익스클루시브 OR 게이트(71-78)의 출력은 디지탈 비교기(80)의 "B" 입력에 결합된다. 디지탈 임계값은 마이크로프로세서와 같은 외부신호원으로부터 비교기(80)의 "A" 입력에 인가된다. 비교기(80)는 14.32MHz에 의해 클럭되고, "B" 입력의 신호 정보 워드값이 "A" 입력의 임계값을 초과할때 B
Figure kpo00001
A 출력에서 펄스를 발생시킨다.
시프트 레지스터(22 내지 8), 4개의 멀티플렉서(32 내지 38) 변환기(52 내지 58), 및 가산기(62 및 64)는 아날로그 대 디지탈 변환기(14)에 의해 제공된 디지탈 비디오 신호정보에 적합한 횡단여파기를 함께 포함한다. 횡단여파기는 곡선(90)으로 제5도에 도시된 바와같은 응답특성을 나타내며, 여기서τ는 시프트 레지스터, 선택스위치, 변환기(52 내지 58)에 의해 제공된 누적지연이다. 최대 및 최소 신호 가쇠 주파수 1/τ 및 1/2τ는 라인(42 및 44)상의 지연선택 신호에 의해 각각 결정된다. 예를들어, 라인(42 및 44)상의 신호가, 4개의 멀티플렉서(32 내지 38)중의 한 스위치가 시프트 레지스터 단 τ4의 출력을 가산기에 결합시키게 하며, 최대신호 감쇠 주파수는 NTSC시스템의 칼라 부반송파 주파수인 1/279나노초, 또는 3.58MHz로 된다. 이것에 의해서 회단여파기는 NTSC 텔레비젼 신호의 색도 정보를 감쇠시키고, 칼라 부반송과 주위에 배치된 NTSC신호의 주파수 휘도정보를 통과시킨다.
라인(40 및 42)상의 신호들이 변할때, 상이한 시프트 레지스터 출력이 선택되어, 횡단여파기의 상이한 감쇠 특성을 제공한다. 예로, 시프트 레지스터 단 τ3가 선택되면, 여파기 특성은 약 4.77MHz에서 최대감쇠를 제공하고, 2.38MHz 주위에서 최대로 된다. 상기 특성은 예를들어 NTSC신호의 고 주파수 잡음 특성을 분석하는데 도움이 된다. 시프트 레지스터 단 τ2의 출력이 선택되면, 여파기 특성은 3.58MHz에서 최대로 되고, 분석하기 위해 NTSC 신호내의 색도 변화 정보를 통과시킨다.
제4도의 실시예에 사용된 디지탈 표시방법에서, 가산기(62)로부터의 논리 "1" 캐리아웃 신호는 "정"합, 논리 "0"은 "부"합을 나타낸다. 횡단여파기의 변환기(52내지 58)는 가산기의 입력에서 지연된 신호정보를 1의 보수로 만든다. 보다 높은 명령 비트 가산기의 캐리아웃 신호 C4는 정 신호값의 논리 "1"이고, 가산기의 전빙-관찰능력에 의해서, 상기 논리 "1"값은 가신기의 "B"입력에서 신호정보의 2의 보수를 제공하도록 보다 낮은 명령 비트 가산기내로 전달된다. 상기 2의 보수는 정 합 값에 대한 가산기의 출력에서 지연되지 않은 정보로부터 지연된 신호정보를 감산한다.
가산기의 출력신호가 정의값을 갖고 있으면, 가산기(62)의 논리 "1" 캐리아웃은 변환기(66)에 의해 변환되고 익스클루시브 OR 게이트(71 내지 78)에 인가된다. 이때 익스클루시브 OR 게이트는 정 신호값을 수정하지 않고서 비교기(80)로 통과시킨다. 그러나, 가산기의 출력신호가 부이면, 가산기(62)의 C4의 출력은 논리 "0"으로 되어, 가산기(64)에 0의 캐리인 C0를 제공하고, 논리 "1"로서 변환된 형태로 익스클루시브 OR 게이트는 변환되거나, 가산기와 비교기 사이의 신호값을 1의 보수로 만들어, 가산기 출력신호들을 선택된 디지탈 표시의 모든 정의값으로 효율적으로 정상화시킨다.
비교기(80)는 임계값과 신호값을 비교하고, 신호변화가 외부신호원에 의해 제공된 임계값을 초과할때 일정한 기간의 펄스를 만든다. 비교기 펄스는 비교기의 클러킹으로 인해 균일한 펄스폭을 나타낸다. 임계값은 실시되는 분석형태에 따라서 변화 검출기의 감도를 변화시키도록 조정될 수 있다. 예로, 약간의 변화정보가 주어진 임계값에서 검출되면, 임계값은 낮아져서, 주어진 입력신호에 대해 비교기(80)에 의해서 더 많은 펄스가 만들어지게 한다. 이것에 의해서 더욱 작은 변화도 검출될 수 있다.
제6도는 텔레비젼 수신기의 동조기 또는 I.F. 회로용의 간섭 감소 제어신호와 휘도 채널용의 피이킹 제어신호를 발생시키도록 본 발명의 변화 검출기를 사용하는 장치를 도시한다. 예를들어, 텔레비젼 수신기내의 비디오 신호 검출기를 포함할 수 있는 비디오 신호원(10)은 아날로그 대 디지탈 변환기(12)의 입력에 기저 대 비디오 신호를 공급한다. 아날로그 대 디지탈 변환기(12)는 게이트(20)의 입력으로 숫자화된 비디오 신호 샘플을 인가한다. 게이트(20)는 제어라인(46)상의 신호에 의해 동작할때 제4도에 도시된 것과 같이 구성된 디지탈 변화 검출기의 입력으로 숫자화된 신호 샘플을 통과시킨다. 게이트(20)는 예를들어 게이트 또는 플립-플롭회로 레지스터의 병렬어레이를 포함할 수 있다.
디지탈 변화 검출기(30)는 카운터(32)에 인가된 위치변조 변화표시 펄스열을 만든다. 카운터(32)의 측정량은 마이크로프로세서(40)의 입력으로 인가된다. 마이크로프로세서(40)는 입력(T1)에서 클럭주기 스킵핑(Skipping) 기술을 통해 비디오 수평 등기신호에 고정된 위상 폐쇄 루프회로(42)로부터의 클럭신호와 입력 Tø에서 합성 비디오 동기신호를 수신하는 비디오 신호로 위상 및 주파수 동기로 동작을 수행하고 명령을 실행하도록 장치된다. 상기 방법으로 마이크로프로세서를 동작시키는 상세한 설명은 1981년 7월 6일자로 "비디오 신호와 동기로 마이크로프로세서를 동작시키는 방법 및 장치"란 제목의 미합중국 특허원 제 281,475호에 기재되어 있다. 마이크로프로세서(40)는 디지탈 대 아날로그 변환기에 의해 멀티플렉서(50)로 출력신호를 공급한다. 멀티플렉서(50)은 이것의 2개의 출력에서 아날로그-피이킹 및 간섭 감소 전압을 제공하도록 라인(48)상의 마이크로프로세서 신호에 의해 제어된다. 마이크로프로세서(40)는 또한 도체(46)상의 게이트(20)용의 동작 가능신호를 공급하고, 라인(42 및 44)상의 지연선택 신호를 공급하며, 디지탈 변화 검출기(30)용의 디지탈 임계값을 공급하고, 카운터(32)용의 리셋트 신호를 공급한다.
동작시, 마이크로프로세서(40)는 비디오 신호가 비디오 지역 부분용으로 샘플될 수 있도록 게이트(20)를 폐쇄시킨다. 예를들어, 게이트(20)는 디지탈 변화 검출기(30)로 각각의 지역의 활성 비디오(수직 소인) 부분의 라인을 인가하도록 제어될 수 있다. 디지탈 변화 검출기(30)는 신호 변화를 나타내는 펄스열을 만드는데, 이 펄스들은 카운터(32)에 의해 계수된다. 활성 비디오 기간이 끝날때, 게이트(20)는 개방되고, 카운터의 계수는 마이크로프로세서내에서 판독한다. 그 다음 카운터(32)는 다음의 활성 비디오 기간을 준비할때 마이크로프로세서에 의해 리세트된다.
다수의 지역들을 샘플하고, 이것들의 변화를 계수한 후에, 마이크로프로세서는 변화에 의해 나타난 것과 같은 장면의 상세한 정보량을 결정하도록 축적된 계수를 모두 시험할 수 있다. 장면의 상세한 내용이 비교적 높으면, 마이크로프로세서는 영상을 피이크 감쇠시키거나 부드럽게하도록 피이킹 제어 전압을 변환시킨다. 장면의 상세한 내용이 비교적 낮으면, 마이크로프로세서는 영상을 최대로 하기 위해서 피이킹 제어 전압을 변화시킨다. 마이크로프로세서에 의해 만들어진 피이킹 제어 전압은, 제어전압이 증배되기 때문에, 텔레비젼 수신기의 멀티플렉서 또는 피이킹 회로내의 샘플 및 홀드 회로에 의해 유지된다.
다수의 정면 변화의 검출은 비디오 신호의 잡음혼합을 나타낼 수 있다. 그러므로, 영상이 부드러워질때 임펄스 잡음이 다소 강요되기 때문에, 피이크 감쇠가 고 변화계수에 대한 적당한 응답이다.
잡음 악영향을 보다 잘 결정하기 위해서, 마이크로프로세서(40)는 수직 블랭킹(수직귀선)기간 부분동안 게이트(20)를 폐쇄시킬 수 있다. 영상에 잡음이 없으면, 수직 블랭킹 기간의 동기펄스들 사이에 변화가 검출되지 않는다. 카운터(32)는 이 동기펄스들 사이의 변화를 계수한다. 낮은 계수는 비교적 잡음이 없는 신호를 나타내어 영상내의 잡음 영향을 오프셋시키기 위해 피이킹 감쇠가 필요없다는 것을 나타낸다. 그러나 변화계수가 수직 블랭킹 기간동안 높으면, 비디오 신호는 임펄스 잡음에 의해 매우 비슷하게 악영향을 미치고, 적당한 임펄스 잡음제거회로의 작동 또는 영상의 유연화이다.
비디오 신호에 비교적 잡음이 없으면, 제6도의 장치가 비디오 신호내의 간섭 비이트 신호를 찾게 된다. 상기 간섭 비이트들은 수직 블랭킹 기간내의 동기 펄스들 사이의 신호의 저진폭 발진으로 가장 쉽게 식별한다. 마이크로프로세서는 저진폭 발진을 검출할 수 있도록 변화 검출기에 공급된 임계값을 더 낮게 한다. 다수의 저진폭 변화가 동기 펄스들 사이에서 검출되면, 마이크로프로세서는 텔레비젼 동조기 또는 I.F.회로내의 인접 채널 트랩(TRAP)을 복귀시키도록 간섭 감소 전압을 변경시킨다. 이러한 간섭 비이트는 예를들어 동조기가 CATV시스템으로부터 비표준 비디오 신호를 수신하도록 동조될때 생기므로, 인접한 채널들은 트래핑을 하기 위한 이것들의 예상된 주파수에 배치되지 않게 된다. 간섭 감소전압이 인가될 수 있도록 하는 전형적인 트랩은 1980년 6월 30일자로 "다수의 전압제어 여파기용 다중장치"이란 제목으로 출원한 미합중국 특허원 제164,684호에 기재되어 있다. 그리하여, 트랩이 복귀하므로, 제6도의 장치는 간섭 비이트 주파수를 실제로 복귀 감소시키도록 수직 블랭킹 기간동안 신호를 샘플링 할 수 있고, 필요한 경우에는 트랩을 다시 조정할 수 있다.
제6도의 장치는 카운터(32)를 대체시키므로서 제6도의 장치로 수정될 수 있다. 비디오 신호의 신호성분의 주파수를 확인하기 위해 새로운 형태가 이용될 수도 있다. 제4도, 제6도 및 제7도를 동시에 참조하면, 가산기(62)의 CA(캐리아웃) 출력은 AND 게이트 P와 변환기(96)의 입력에 결합된다. 변환기(96)의 출력은 AND 게이트 N의 한 입력에 결합된다. 비교기(80)의 출력은 AND 게이트 P 및 N의 제2입력에 결합된다. AND 게이트 P의 출력은 R-S형 플립-플롭회로(92)의 "셋트" 입력 S에 결합되고, AND 게이트 N의 출력은 플립-플롭회로(92)의 "리셋트" 입력 R에 결합된다. 플립-플롭회로(92)의 Q출력은 AND 게이트(98)의 입력에 결합되고, 플립-플롭회로(92)의
Figure kpo00002
출력은 마이크로프로세서(40)에 결합된다. 14.32MHz 클럭신호와 같은 클럭신호는 AND 게이트(98)의 제2입력에 결합되고 이 AND 게이트(98)의 출력은 카운터(94)의 "클럭" 입력 c에 결합된다. 카운터(94)는 마이크로프로세서(40)로부터 리셋트 신호를 수신하고, 마이크로프로세서의 입력에 결합된 출력라인을 갖고 있다.
제6도 및 제7도 장치의 동작은 제8도의 파형을 동시에 참조하므로서 더욱 쉽게 이해할 수가 있다. 발진파형(110)은 제8a도의 단계식 라인(112)의 수직 단계로 표시될때 아날로그 대 디지탈 변환기(12)에 의해 샘플된다. 각각의 샘플링지점에서, 샘플은 제8b도에 도시된 바와같은 변화순서 표시펄스를 만들도록 변화 검출기(30)에 의해 사전 샘플과 비교된다. 상향 지시 화살표는 파형(110)의 정 변화를 나타내고, 하향 지시 화살표는 이 파형의 부 변화를 나타낸다.
펄스(114)와 같은 각각의 정 변화 펄스 발생시, 비교기(80)는 출력 펄스를 만들고, 가산기(62)의 C4출력의 캐리아춧 신호는 논리 "1" 레벨로 된다. 상기 2개의 신호는 AND 게이트 P를 동작시키어, 정 변화를 나타내는 모든 펄스를 만든다. 그러므로, 펄스(114) 발생시, 시간 t1에서, AND 게이트 P는 플립-플롭회로(92)를 셋트시키어, 카운터(94)로 클럭 펄스를 인가하도록 AND 게이트(8)가 동작할 수 있게 된다. 그다음 카운터(94)는 제8c도에 (120)으로 도시된 바와같은 연속 클럭펄스뿐만 아니라 시간 t1에서의 클럭펄스를 계수한다.
시간 t2에서, 제1부 변화펄스(116)가 발생한다. 가산기(62)의 C4출력에서의 신호는 논리 "0"상태로 되어, AND 게이트 P가 동작하지 못하게 하고, 변환기(96)의 출력에서 정 펄스를 발생한다. 이때 AND 게이트 N의 2개의 입력이 동작 가능하게 되어, 게이트 N은 파형의 부 변화에 응답하여 출력 펄스를 발생한다. AND 게이트 N은 시간 t2에서 플립-플롭회로(92)를 리셋트시키어, AND 게이트(98)가 동작하지 못하게 하고, 카운터(94)의 입력에서의 클럭펄스 순서를 정지시킨다. 이때 고 상태로의 플립-플롭회로(92)의
Figure kpo00003
출력의 변화는 카운터(94)가 샘플될 준비를 하고 있다는 것을 마이크로프로세서에 지시한다. 그 다음 마이크로프로세서는 카운터의 계수를 저장하고 시간 t3에서 다음의 계수순서를 준비할때 이 카운터를 리셋트시킨다.
카운터의 계수는 파형(110)과 같은 발진 파형의 1/4주기, 또는 구형파의 1/2주기동난 발생하는 클럭 주기의 수를 측정한다. 클럭의 주파수를 알면, 발진파형의 주파수는 마이크로프로세서에 의해 쉽게 확인된다. 왜냐하면 2개의 파형들이 직접 관련되기 때문이다. 즉 파형(110)의 1/4주기동안 클럭주기의 수가 보다 높으면 파형의 주파수는 낮다. 그리하여 특정 주파수의 신호성분이 제6도와 제7도의 장치를 이용하여 확인될 수 있다.
어떤 경우에는, 주어진 주파수만의 신호를 확인하는 것이 바람직하다. 예를들어, 인접한 텔레비젼 신호에 의해 발생한 간섭 비이트 신호들은 약 3MHz의 주파수에서 안정하다. 그러므로, 수직 블랭킹 기간동안 3MHz 간섭신호를 찾는 것이 바람직하다. 이것은 제6도의 카운터(32)를 제9도의 장치로 대체하므로서 행해진다.
제4도, 제6도 및 제9도를 동시에 참조하면, AND 게이트 P 및 변환기(104)는 가산기(62)의 C4출력에 결합된 입력들을 갖고 있다. 비교기(80)의 출력은 AND 게이트 P의 제2입력과 AND 게이트 N의 입력에 결합된다. 변환기(104)의출력은 AND 게이트 N의 제2입력에 결합된다. AND 게이트 P의 출력은 단안정 다조파 발진기(102) 의입력이 결합된 출력을 갖고 있는 단안정 다조파 발진기(100)의 입력에 결합된다. 단안정 다조파 발진기(102)의 출력은 AND 게이트(106)의 한 입력에 결합되고 AND 게이트 N의 출력은 AND 게이트(106)의 제2입력에 결합된다. AND 게이트(106)의 출력은 카운터(108)의 클럭입력 C에 결합된다. 카운터(108)의 출력라인은 마이크로프로세서(40)의 입력에 결합되고, 카운터(108)는 마이크로프로세서로부터 리셋트 신호를 수신한다.
제6도 및 제9도에 장치의 동작은 제10도의 파형을 참조하면 더욱 쉽게 이해할 수가 있다. 제10b도는 무신호 정보를 포함하고 있는 기간에 의해 통상적으로 분리된 수직 블랭킹 기간의 2개의 동기펄스(144 및 146)를 도시한다. 잡음 또는 간섭 신호가 존재하지 않으며, 신호가 시간 tb와 t7사이에 라인(140)으로 표시한 바와같이 부드럽게 나타난다. 그러나, 간섭 비이트 신호가 존재하면, 시간 t7와 tg사이에 발진라인(142)으로 도시한 바와같이 저 레벨 발진으로 나타난다.
제6도와 제9도의 장치는 동기펄스(144와 146)사이의 비디오 신호를 샘플링하므로서 간섭 비이트 신호를 확인한다. 이 동안 게이트(20)는 디지탈 변화검출기(30)로 비디오 신호를 인가하도록 클럭된다. 적당한 임계 레벨은 비이트 신호(142)의 변화를 나타내는 펄스열이 생기도록 검출기(30)로 인가된다. 정 변화펄스가 시간 t1에서 제10a도의 화살표(130)로 표시한 바와같이 만들어지면, 변화 검출기의 펄스 출력과 가산기(62)의 논리 "1" 캐리아웃 신호는 게이트 P를 동작시키어, 단안정 다조파 발진기(100)가 시간 t1에서 시간 t2까지 계속되는 펄스를 발생시킨다. 펄스가 끝나면 시간 t2에서 시간 t4까지 계속되는 펄스를 발생시키기 위해 단안정 다조파 발진기(102)를 트리거시킨다.
단안정 다조파 발진기(102)에 의해 생긴 펄스는 정 변화(130)에 따른 3MHz 신호의 연속적인 부변화의 예상된 시간위치를 정하는 "윈도우(window)" 시간동안 AND 게이트(106)를 한 입력에서 동작시키려고 한다.
변화펄스가 3MHz의 정 변화 신호이면, AND 게이트(106)가 동작할때 윈도우 시간동안 제10a도의 화살표(132)로 도시한 바와같이 부 변화펄스가 발생된다. 변화 검출기(30)의 출력펄스와 가산기(62)로부터의 논리 "0" 캐리아웃 신호는 AND 게이트 N을 도작시키어, 제10a도의 시간 t3에서 펄스를 발생시킨다. 상기 펄스는 AND 게이트(106)에 의해 통과되고 카운터(108)의 계수를 증가시킨다. 펄스(144 및 146)의 사이의 기간동안, 다수의 이러한 3MHz 비이트 신호의 변화쌍이 검출되고 카운터(108)를 증가시킨다. 샘플링 기간이 끝날때, 마이크로프로세서는 카운터 내동들을 축적하고 다음의 샘플링 기간을 준비할때 카운터를 리셋트시킨다. 한개 이상의 샘플링 기간동안, 마이크로프로세서는 비이트 신호가 나타나게 하도록 3MHz 신호를 나타내는 샘플을 충분히 축적한다. 마이크로프로세서는 비이트-야기신호를 저하시키도록 간섭 감소 전압을 조정하므로서 이 결정에 응답할 수 있다.
제9도 장치의 지연된 윈도우는 클럭된 방법으로 윈도우를 발생시키도록 단안정 다조파 발진기 대신에 가운터를 사용하므로서 발생될 수도 있다.
본 발명의 디지탈 변화 검출기는 "비디오 정보 기간 동안의 텔레비젼 고스트(ghost)신호 검출기"이란 제목으로 본 출원인의 동시 출원한 미합중국 특허원 제 76,841호에 기술되 바와같은 텔레베젼 고스트 신호 검출기시스템에 응용되었다.

Claims (5)

  1. 주어진 임계 레벨을 초과하는 상기 비디오 신호의 변화에 대응하는 위치-변조 펄스열을 발생시키기 위해, 상기 비디오 신호에 응답하는 디지탈 변화 검출기(30)를 구비하는 비디오 신호 처리시스템에 있어서, 상기 위치-변조 펄스를 계수하는 카운터(32)와, 설정된 시간 기간동안 상기 카운터에 의해 계수된 상기 위치-변조 펄스의 수에 응답하는 마이크로프로세서(40, 44, 50)를 구비하여 상기 비디오 신호 처리시스템의 주파수 응답 특성을 제어하는 것을 특징으로 하는 비디오 신호 처리시스템.
  2. 제1항에 있어서, 상기 설정된 기간 동안 비디오 필드 기간의 활성 비디오 부분에 대응하는 것을 특징으로 하는 비디오 신호 처리시스템.
  3. 제2항에 있어서, 상기 제어장치는 상기 계수된 수에 응답하는 피이킹 제어 전압을 발생시키는 것을 특징으로 하는 비디오 신호 처리시스템.
  4. 제1항에 있어서, 상기 설정된 시간 기간은 연속 동기펄스를 간섭하는 수직 블랭킹 기간의 부분에 대응하는 것을 특징으로 하는 비디오 신호 처리시스템.
  5. 제4항에 있어서, 상기 제어장치는 상기 계수된 수에 응답하는 트랩 리튜닝 전압을 발생시키는 것을 특징으로 하는 비디오 신호 처리시스템.
KR8201550A 1981-04-06 1982-04-06 비데오 신호 처리시스템 KR890000415B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8110693 1981-04-06
GB8110693 1981-04-06

Publications (2)

Publication Number Publication Date
KR840000138A KR840000138A (ko) 1984-01-30
KR890000415B1 true KR890000415B1 (ko) 1989-03-16

Family

ID=10520958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8201550A KR890000415B1 (ko) 1981-04-06 1982-04-06 비데오 신호 처리시스템

Country Status (4)

Country Link
US (2) US4402013A (ko)
JP (1) JPS57184385A (ko)
KR (1) KR890000415B1 (ko)
AT (2) ATE7754T1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817778A (ja) * 1981-07-24 1983-02-02 Fuji Xerox Co Ltd ２値化方式
US4792963A (en) * 1982-06-14 1988-12-20 Communications Satellite Corporation Satellite clock system
US4564862A (en) * 1982-08-09 1986-01-14 Edwin Cohen Ghost signal elimination circuit
US4472733A (en) * 1982-09-01 1984-09-18 Rca Corporation Color channel signal-to-noise improvement in digital television
KR900003267B1 (ko) * 1984-10-06 1990-05-12 니뽕 빅터 가부시끼가이샤 칼라 촬상 장치
US4698680A (en) * 1985-12-24 1987-10-06 Rca Corporation Digital correlation apparatus as for a television deghosting system
US4682230A (en) * 1986-03-21 1987-07-21 Rca Corporation Adaptive median filter system
US4897880A (en) * 1987-02-17 1990-01-30 Soricon Corporation Data acquisition control method and system for a hand held reader
US4864403A (en) * 1988-02-08 1989-09-05 Rca Licensing Corporation Adaptive television ghost cancellation system including filter circuitry with non-integer sample delay
US4866509A (en) * 1988-08-30 1989-09-12 General Electric Company System for adaptively generating signal in alternate formats as for an EDTV system
JP2532928B2 (ja) * 1988-10-26 1996-09-11 日本ビクター株式会社 ゴ―スト除去装置
US5237416A (en) * 1989-10-18 1993-08-17 Victor Company Of Japan, Ltd. Apparatus for removing waveform distortion from a video signal
US5260972A (en) * 1990-03-13 1993-11-09 At&T Bell Laboratories Technique for determining signal dispersion characteristics in communications systems
JP2861282B2 (ja) * 1990-06-13 1999-02-24 ソニー株式会社 波形歪の検出回路
US5119196A (en) * 1990-06-25 1992-06-02 At&T Bell Laboratories Ghost cancellation of analog tv signals
KR960015390B1 (ko) * 1991-12-06 1996-11-11 삼성전자 주식회사 고스트제거방법 및 장치
US5512958A (en) * 1994-04-29 1996-04-30 Matsushita Electric Corporation Of America System for controlling the effects of noise in television receivers
DE19743125A1 (de) * 1997-09-30 1999-04-08 Ise Interactive Systems Entwic Verfahren zur Bewertung der Qualität eines Fernsehbildes
DE19743124B4 (de) * 1997-09-30 2004-08-26 Harman Becker Automotive Systems (Xsys Division) Gmbh Verfahren zur Bestimmung der Qualität eines Videosignals und/oder eines Fernsehbildes
JPH11113030A (ja) 1997-10-07 1999-04-23 Pioneer Electron Corp コンポジットビデオ信号のｓｎ比測定方法及びシステム
US6493040B1 (en) 1999-05-26 2002-12-10 Thomson Licensing S.A. Scan velocity modulation circuit with multi-mode operation
US6498626B1 (en) 1999-05-26 2002-12-24 Thomson Licensing S.A. Video signal processing arrangement for scan velocity modulation circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527600A (en) * 1974-12-13 1978-10-04 Mullard Ltd Video signal analysis
US3984865A (en) * 1975-03-26 1976-10-05 Rca Corporation Transient suppression in television video systems
JPS54145431A (en) * 1978-02-14 1979-11-13 Indep Broadcasting Authority Interrchannel interference detector
JPS558869A (en) * 1978-07-05 1980-01-22 Keiji Sera Flocking method and apparatus for whole surface of puff
JPS55109023A (en) * 1979-02-14 1980-08-21 Toshiba Corp Automatic equalizer
JPS55145367A (en) * 1979-04-27 1980-11-12 Toshiba Corp Standard charge level generator for charge transfer device

Also Published As

Publication number Publication date
ATE44342T1 (de) 1989-07-15
US4413282A (en) 1983-11-01
ATE7754T1 (de) 1984-06-15
KR840000138A (ko) 1984-01-30
JPH0435954B2 (ko) 1992-06-12
JPS57184385A (en) 1982-11-13
US4402013A (en) 1983-08-30

Similar Documents

Publication Publication Date Title
KR890000415B1 (ko) 비데오 신호 처리시스템
KR890000978B1 (ko) 마이크로프로세서 동작 방법 및 장치
US4912557A (en) Control method for television ghost reduction system
US4163991A (en) Arrangement for examining objects
DE4139494A1 (de) Rauschdetektionsalgorithmus fuer ein videosignal
EP0360519B1 (en) Timing measurement for jitter display
CA1216664A (en) Digital deghosting system
EP0075597B1 (en) Video signal analyzer
US6310645B1 (en) Method and apparatus for measuring characteristics of a communication signal modulated with a composite video signal without synchronizing to the signal
US4258390A (en) Video signal processing circuit
JPS627755B2 (ko)
KR910002936B1 (ko) 텔레비젼 고스트 신호 검출 장치 및 그 방법
US5532756A (en) Color video signal detector and color video signal detecting method
RU2120193C1 (ru) Корректор видеосигналов
KR930006484B1 (ko) 임펄스 노이즈 발생장치의 윈도우 펄스 발생회로 및 방법
KR0140122Y1 (ko) 복합 동기신호의 등화펄스 제거장치
DE4318511A1 (de) Verfahren zum Erfassen eines Startsignales eines Geisterbildunterdrückungsreferenzsignales und dazugehöriger Schaltkreis
JPS6233415Y2 (ko)
Goyal et al. Performance evaluations of selected automatic deghosting systems for television
JPH01286679A (ja) ゴースト除去装置
GB778289A (en) Improvements in or relating to apparatus for automatic counting
JP2924152B2 (ja) デジタルｘ線撮影装置
JPS5812440A (ja) アンテナ自動切換装置
Allen Pulsar observations with microsecond resolution
JPS63266992A (ja) 映像信号評価装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970218

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee