KR880013373A - 샘플 홀드 회로 - Google Patents

샘플 홀드 회로 Download PDF

Info

Publication number
KR880013373A
KR880013373A KR1019880004834A KR880004834A KR880013373A KR 880013373 A KR880013373 A KR 880013373A KR 1019880004834 A KR1019880004834 A KR 1019880004834A KR 880004834 A KR880004834 A KR 880004834A KR 880013373 A KR880013373 A KR 880013373A
Authority
KR
South Korea
Prior art keywords
current
circuit
charge
discharge
sample
Prior art date
Application number
KR1019880004834A
Other languages
English (en)
Other versions
KR910009559B1 (ko
Inventor
아끼히로 무라야마
다께시 고야마
Original Assignee
아오이 죠이찌
가부시기가이샤 도시바
오시마 고타로오
도시바 오디오 비디오 엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시기가이샤 도시바, 오시마 고타로오, 도시바 오디오 비디오 엔지니어링 가부시기가이샤 filed Critical 아오이 죠이찌
Publication of KR880013373A publication Critical patent/KR880013373A/ko
Application granted granted Critical
Publication of KR910009559B1 publication Critical patent/KR910009559B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

샘플 홀드 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 샘플.홀드회로의 일실시예를 도시하는 회로도.

Claims (13)

  1. 가변 입력전압을 수반하는 입력신호를 공급하는 입력수단(Vin), 먼저 충전되고 있는 충전 전압이 입력 전압보다 낮을 때 공급된 충전 전류에 따라 충전 전압을 축적하고, 먼저 충전되고 있는 충전 전압이 입력 전압보다 높을 때 방전전류를 발생하는 홀드 콘덴서 수단(CH)입력전압과 충전 전압과의 전압 레벨을 비교하여 그들에 따르는 차전류를 발생하는 차동회로 수단(Q1,Q2)을 가지고, 상기 입력전압을 샘플.홀드하는 샘플.홀드회로에 있어서, 다시 먼저 충전되고 있는 충전 전압이 입력전압보다 낮을 때 상기 차전류에 따라 증폭된 충전전류를 발생하고, 먼저 충전되고 있는 충전 전압이 입력전압보다 높을 때 상기 차전류에 따라 증폭된 방전전류를 발생하는 전류증폭 수단 및 이 전류증폭 수단을 선택적으로 능동 상태 또는 비 능동 상태로 하는 스위치 수단(SW)을 구비하는 것을 특징으로 하는 샘플.홀드 회로.
  2. 제1항에 있어서, 상기 차동 회로 수단은 각각 상기 입력 수단(Vin)및 상기 홀드 콘덴서 수단(CH)에 접속된 제1 및 제2의 차동 트랜지스터(Q1,Q2)및 제1정전류를 상기 제1 및 제2의 차동 트랜지스터(Q1,Q2)에 공급하는 제1정전류원(I1)을 구비하는 것을 특징으로 하는 샘플·홀드회로.
  3. 제3항에 있어서, 상기 전류 증폭 수단은 상기 제1 및 제2의 차동 트랜지스터(Q1,Q2)에 따라 상기 홀드 콘덴서 수단(CH)을 각각 방전 및 충전하는 방전회로(Q7)및 충전회로(Q10)를 포함하는 것을 특징으로 하는 샘플.홀드 회로.
  4. 제3항에 있어서, 상기 방전회로 및 충전회로는 상기 홀드 콘덴서 수단(CH)을 샘플 홀드 회로에 전력을 공급하는 전력원(Vcc.GND)이 대항하는 단자에 각각 접속된 방전 및 충전 트랜지스터(Q7,Q10)로 구성되는 것을 특징으로 하는 샘플·홀드회로
  5. 제1항에 있어서, 상기 전류 증폭 수단은 상기 방전 및 충전 트랜지스터(Q7,Q10)를 각각 상기 제1 및 제2의 차동 트랜지스터(Q1,Q2)에 접속하는 방전 및 충전 제어회로(Q5,Q4)및 제2정전류를 상기 방전 및 충전 제어회로(Q5,Q|4)에 공급하는 제2정전류원(I2)을 구비하는 것을 특징으로 하는 샘플·홀드회로.
  6. 제5항에 있어서, 상기 방전 및 충전 제어회로는 각각 콜렉터에미터 회로가 상기 전력원(Vcc.GND)및 상기 방전 및 충전 트랜지스터(Q7,Q10)의 베이스간에 접속된 제1 및 제2의 제어트랜지스터(Q5,Q4)를 구비한 것을 특징으로 하는 샘플·홀드회로.
  7. 제6항에 있어서, 상기 제1 및 제2의 제어트랜지스터(Q5,Q4)는 각각의 콜렉터가 다같이 제1 및 제2의 저항(R4,R3)을 통하여 상기 제2정류원(I2)에 접속되고, 에미터가 다같이 제3 및 제4의 저항(R2,R1)을 통하여 상기 전력원(Vcc,GND)에 접속되고 있는 것을 특징으로 하는 샘플·홀드회로.
  8. 제7항에 있어서, 상기 제1 및 제2의 차동 트랜지스터(Q1,Q2)는 각각 상기 제3 및 제4의 저항(R2,R1)을 통하여 상기 전력원(Vcc,GND)에 접속되고 있는 것을 특징으로 하는 샘플·홀드회로.
  9. 제8항에 있어서, 상기 충전 회로는 상기 충전 트랜지스터(Q10)및 상기 충전 트랜지스터(Q10)에 미러 전류를 발생하는 전류미러 트랜지스터(Q9)로 구성되는 전류미러 회로, 및 상기 전류 미러트랜지스터(Q9)와 상기 제2제어 트랜지스터(Q4)와의 사이에 접속된 결합 트랜지스터(Q6)를 가지는 것을 특징으로 하는 샘플·홀드회로.
  10. 제9항에 있어서, 상기 전류 미러 트랜지스터(Q9) 및 상기 결합 트랜지스터(Q6)는 상기 전력원(Vcc,GND)에 직렬로 접속되는 것을 특징으로 하는 샘플·홀드 회로.
  11. 제10항에 있어서, 상기 제1 및 제2의 저항(R4,R3)은 동일하게 제1 저항값을 가지고, 상기 제3 및 제4의 저항(R5,R4)은 동일한 제2의 저항값을 가지는 것을 특징으로 하는 샘플·홀드회로.
  12. 제10항에 있어서, 상기 제1 및 제2의 저항(R4,R3)이 가지는 상기 제1저항 값은 상기 제3 및 제4의 저항(R2,R1)이 가지는 상기 제2저항 값의 M배(M＞1)이고, 상기 제1정전류원(I1)의 상기 제1정전류 값은 상기 제2정전류원(I2)의 상기 제2정전류치의 N배(N＞1)인 것을 특징으로 하는 샘플·홀드 회로.
  13. 제12항에 있어서, 상기 배수 M및 N는 각각3 및 2인 것을 특징으로 하는 샘플·홀드회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004834A 1987-04-28 1988-04-28 샘플 홀드 회로 KR910009559B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62103245A JP2514964B2 (ja) 1987-04-28 1987-04-28 サンプル・ホ−ルド回路
JP?62-103245 1987-04-28
JP103245 1987-04-28

Publications (2)

Publication Number Publication Date
KR880013373A true KR880013373A (ko) 1988-11-30
KR910009559B1 KR910009559B1 (ko) 1991-11-21

Family

ID=14349056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004834A KR910009559B1 (ko) 1987-04-28 1988-04-28 샘플 홀드 회로

Country Status (4)

Country Link
US (1) US5004935A (ko)
JP (1) JP2514964B2 (ko)
KR (1) KR910009559B1 (ko)
DE (1) DE3814581A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227676A (en) * 1991-09-16 1993-07-13 International Business Machines Corporation Current mode sample-and-hold circuit
US6825697B1 (en) * 2003-10-20 2004-11-30 Telasic Communications, Inc. High-performance track and hold circuit
GB0416803D0 (en) * 2004-07-27 2004-09-01 Wood John Rotary flash ADC

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3694668A (en) * 1970-01-02 1972-09-26 Bunker Ramo Track and hold system
JPS54109353A (en) * 1978-02-15 1979-08-27 Nec Corp Sample holding circuit
US4389579A (en) * 1979-02-13 1983-06-21 Motorola, Inc. Sample and hold circuit
US4328434A (en) * 1979-11-16 1982-05-04 Gte Laboratories Incorporated Comparator circuit with offset correction
US4321488A (en) * 1979-12-03 1982-03-23 Zenith Radio Corporation Sample and hold detector

Also Published As

Publication number Publication date
DE3814581C2 (ko) 1992-10-01
US5004935A (en) 1991-04-02
JPS63269400A (ja) 1988-11-07
JP2514964B2 (ja) 1996-07-10
DE3814581A1 (de) 1988-11-17
KR910009559B1 (ko) 1991-11-21

Similar Documents

Publication Publication Date Title
US6384684B1 (en) Amplifier
JP3564228B2 (ja) 電源バランス回路
KR900017281A (ko) 능동 필터 회로
KR910003917A (ko) 증폭기 회로
KR910005125A (ko) 기준 전압 공급 회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR920015740A (ko) 주파수 2배 및 믹싱 회로
KR920003670A (ko) D/a 변환기
KR950034156A (ko) 온도 검출 회로
US4602172A (en) High input impedance circuit
KR840008216A (ko) 버퍼와 샘플 및 홀드회로
KR900001117A (ko) 자동 이득 제어회로
KR880013373A (ko) 샘플 홀드 회로
KR910010831A (ko) 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로
KR900010528A (ko) 전환 가능한 전류 발생기를 구비한 집적 회로
KR970072454A (ko) 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로
US6175265B1 (en) Current supply circuit and bias voltage circuit
KR930017289A (ko) 가변 주파수 발진 회로
KR910021007A (ko) 증폭기
KR910021022A (ko) 히스테리시스회로
KR900015449A (ko) 리액턴스 제어회로
SU987796A2 (ru) Дифференциальный усилитель
JP2003008368A (ja) カレントミラー回路および台形波電圧発生回路
KR930007795B1 (ko) 저전압동작형 증폭회로
JPH0869332A (ja) 電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee