KR880011669A - 데이터 처리 방법과 장치 - Google Patents
데이터 처리 방법과 장치 Download PDFInfo
- Publication number
- KR880011669A KR880011669A KR1019880003268A KR880003268A KR880011669A KR 880011669 A KR880011669 A KR 880011669A KR 1019880003268 A KR1019880003268 A KR 1019880003268A KR 880003268 A KR880003268 A KR 880003268A KR 880011669 A KR880011669 A KR 880011669A
- Authority
- KR
- South Korea
- Prior art keywords
- operand
- memory device
- memory
- register
- chip
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
- G06F15/786—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) using a single memory module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 관한 데이터 처리장치의 한 실시예를 표시하는 블록도.
제2도는 칩 외부에 위치한 메모리의 억세스 타이밍을 표시하는 타임 챠트.
제3도는 같은 칩에 위치한 메모리의 억세스 타이밍을 표히한 타임 챠트.
제4도는 다른 메모리와 메모리의 억세스 타이밍을 표시하는 타이밍 챠트.
Claims (8)
- 같은 칩에서 오퍼랜드 처리를 위한 중앙처이 장치와 오퍼랜드를 기억하는 메모리 장치를 가지고 있는 데이터처리 장치에서 명령에 부합하는 오퍼랜드 처리하기 위한 데이터 처리 시스템을 작동하는 방법이 ; 상기 메모리 장치 혹은 상기 칩 밖에 위치하는 장치에서 또 다른 메모리 장치의 하나를 판독하는 매크로인스트럭션을 기억하고 ; 상기 매크로인스트럭션을 디코딩하고 ; 디코드된 신호에 기반을 둔 상기 중앙처리 장치를 제어하기 위한 명령 출력을 하며 ; 상기 중앙처리 장치를 제어하기 위한 상기 명령에 기반을 둔 상기의 또 다른 메모리 장치에 상기 오퍼랜드가 상기 메모리장치에 기억되어 있는가 어떤가를 식별하고 ; 식별된 결과에 기반을 둔 상기 또다른 메모리에서 상기 오퍼랜드 검색을 위한 첫째 오퍼랜드 검색과 ; 식별된 결과에 기반을 둔 상기 메모리에서 상기 오퍼랜드 검색을 위한 두번째 오퍼랜드 검색과 ; 그리고 상기 오퍼랜드가 상기 또 다른 메모리 장치에 위치한 것이 식별될 때 상기 첫째 오퍼랜드 검색을 실행하고 그리고 상기오퍼랜드가 상기 메모리 장치에 위치하고 있는 것이 식별될 때 사기 두번째 검색을 실시한 후 상기 중앙처리 장치에 의해 작동을 이행하기 위하여 레지스터에 상기 오퍼랜드를 판독하는 것을 특징으로 하는 데이터 처리방법.
- 갑은 칩에서 오퍼랜드 처리를 위한 중앙처리 장치와 오퍼랜드를 기억하는 메모리장치를 가지고 있는 데이트 처리 장치에서 명령에 부합하는 오퍼랜드를 처리하기 위한 데이터처리 시스템을 작동하는 방법이 ; 상기 메모리 장치 혹은 상기 칩밖에 위치하는 또 다른 메모리 장치의 하나를 판독하는 매크로인스트럭션을 기억하고 ; 상기 매크로인스트럭션을 디코딩하고 ; 디코드된 신호에 기반을 둔 상기 중앙처리 장치를 제어하기 위한 명령을 출력하고 ; 상기 중앙처리 장치를 제어하는 상기 명령에 각각 기반을 둔 상기 메모리 장치와 상기 또 다른 메모리 장치 둘다에 상기 오퍼랜드가 기억되어 있는지를 식별하고; 식별된 결과에 기반을 둔상기 메모리 장치와 상기 또 다른 메모리장치 둘다에서 연속적으로 오퍼렌드 검색을 실행하며 ; 그리고 상기 중앙처리장치에 의해 작동을 실행하는 것을 위한 레지스터에 상기 오퍼랜드를 판독하는 것을 특징으로 하는 데이터 처리방법.
- 같은 칩에 메모리 장치와 명령에 부합하는 오퍼랜드를 처리하기 위한 중앙처리 장치를 가지고 있는 데이터 처리장치는 ; 상기 오퍼랜드가 상기 메모리 장치에 기억되었는가 혹은 상기 칩 밖에 위치한 또 다른 메모리 장치에 기억되어 있는 가를 식별하기 위한 식별 수단과 ; 상기 식별 수단의 식별된 결과를 기초로 한 또 다른 메모리 장치에서 상기 오퍼랜드를 건색하는 것을 위한 첫째 오퍼랜드 검색 수단과 ; 그리고 상기 식별 수단의 식별된 결과를 기초로한 상기 메모리 장치에서 상기 오퍼랜드 검색을 위한 두 번째 오퍼랜드검색 방법과 ; 그곳에서 상기 식별 수단이 상기 오퍼랜드가 상기 칩 밖에 위치해 있다는 것이 식별되었을 때, 상기 식별 수단은 첫째 오퍼랜드 검색 수단을 작동하고 그리고 상기 식별 수단이 상기 오퍼랜드가 상기 칩에 위치하고 있는 것이 식별될때에는 상기 두 번째 오퍼랜드 검색 수단을 작동하고 그리고 상기 또 다른 메모리장치와 상기 메모리장치에 검색된 오퍼랜드는 상기 중앙처리 장치를 판독하는 것을 포함하는 데이터 처리 장치.
- 제3항에 있어서, 상기 검색 수단은 상기 오퍼랜드가 상기 또 다른 메모리 장치와 상기 메모리 자치에 각각 위치해 있는가를 검출하기 위한 경계 검출수단을 가지고 있고, 그리고 경계 검출수단이 상기 오퍼랜드가 상기 또 다른 메모리 장치와 상기 메모리 장치에 각각 위치하고 있고 상기 첫째 오퍼랜드 검색 수단과 상기 둘째 오퍼랜드 검색 수단이 상기 또 다른 메모리 장치의 첫째 오퍼랜드 검색과 그리고 상기 중앙처리 장치에 상기 오퍼랜드 판독을 위해 연속적으로 살기 메모리 장치의 두 번째 오퍼랜드 검색을 실행하는 것을 특징으로 하는 데이터 처리장치.
- 같은 칩에 메모리 장치와 명령에 부합하는 오퍼랜드를 처리하기 위한 중앙처리 장치를 가지고 있는 데이터 처리 장치가 상기 칩이나 혹은 상기 메모리 장치밖에 위치한 장치에서 또 다른 메모리 장치의 하나를 판독하는 매크로인스트럭션을 기억하기 위한 명령 레지스터와 ; 상기 명령 레지스터에 기억된 상기 매크토은스트럭션을 디코딩하기 위한 마이크로 프로그램 메모리장치와 ; 상기 마이클로푸로그램 메모리 장치에서 명령에 기초를 둔 상기 중앙처리 장치를 제어하는 마이클로 인스트럭션 디코더와 ; 상기 메모리 장치와 상기 칩 밖에 기억된 또 다른 메모리 장치의 어드레스를 기억하기 위한 메모리 어드레스 레지스터에 의해 형성된 상기 오퍼랜드의 위치를 식별하기 위한 식별회로를 포함하는 연산장치와 메모리 어드레스 레지스터와 메모리 베이스 레지스터의 출력 신호가 둘다 일치할 때 그 작동하는 일치 검출회로와 ; 상기 메모리 장치와 상기 또 다른 메모리장치의 판독하는 오퍼랜드를 기억하기 위한 데이터 버스 레지스터와 ; 그리고 연산과 논리장치와 ; 상기 또다른 메모리 장치에서 상기 데이터 비스 레지스터까지 상기 오퍼랜드를 검색하기 위한 그리고 상기 일치 검출회로의 식별된 결과를 기초로 한 상기 또 다른 메모리에서 상기 오퍼랜드를 검색하기위한 외부 메모리 제어기와 ; 그리고 상기 ; 메모리에서 상기 데이터 버스 레지스터까지 상기 오퍼랜드 판독괴 상기 일치 검출회로의 식별결과에 기초를 둔 상기 메모리에서 상기 오퍼랜드를 검색하기 위한 내부 메모리 제어기를 포함하는 데어티 처리 장치.
- 제5항에 있어서, 상기 연산장치가 상기 메모리 어드레스 레지스터와 상기 메모리 베이스 레지스터의 출력신호에 기초를 둔 상기 메모리와 상기 또 다른 메모리 장치 둘다를 각각 상기 오퍼랜드가 기억되어 있는가를 검출하는 경계 검출회로를 가지고 있고 그중에서 상기 경계 검출회로의 출력 신호가 상기 데이터버스 레지스터에 상기 오퍼랜드를 판독하고 그리고 계속적으로 상기 메모리 장치와 상기 또 다른 메모리 장치에서 상기 오퍼랜드를 검색하기 위한 상기 내부메모리 제어기와 상기 외부 메모리 제어기로 도입되는 데이터 처리장치.
- 제5항에 있어서, 상기 명령 레지스터는 선입선출 버퍼 메모리로 구성된 데이터 처리장치.
- 제5항에 있어서, 상기 연산장치는 종종 고속으로 사용되는 상기 메모리를 기억하는 레지스터를 가지고 있는 데이터 처리 장치.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-78198 | 1987-03-31 | ||
JP62078198A JPS63245547A (ja) | 1987-03-31 | 1987-03-31 | デ−タ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880011669A true KR880011669A (ko) | 1988-10-29 |
KR920007904B1 KR920007904B1 (ko) | 1992-09-19 |
Family
ID=13655312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880003268A KR920007904B1 (ko) | 1987-03-31 | 1988-03-25 | 데이터 처리 방법과 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4979103A (ko) |
JP (1) | JPS63245547A (ko) |
KR (1) | KR920007904B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247621A (en) * | 1990-09-26 | 1993-09-21 | Advanced Micro Devices, Inc. | System and method for processor bus use |
EP0601715A1 (en) * | 1992-12-11 | 1994-06-15 | National Semiconductor Corporation | Bus of CPU core optimized for accessing on-chip memory devices |
US6108015A (en) * | 1995-11-02 | 2000-08-22 | Cirrus Logic, Inc. | Circuits, systems and methods for interfacing processing circuitry with a memory |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5060152A (ko) * | 1973-09-26 | 1975-05-23 | ||
JPS55127821A (en) * | 1979-03-27 | 1980-10-03 | Tokyo Shibaura Electric Co | Digital protection relay unit |
US4307447A (en) * | 1979-06-19 | 1981-12-22 | Gould Inc. | Programmable controller |
US4486827A (en) * | 1979-11-09 | 1984-12-04 | Zilog, Inc. | Microprocessor apparatus |
JPS5694451A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Microprocessor incorporating memory |
US4371928A (en) * | 1980-04-15 | 1983-02-01 | Honeywell Information Systems Inc. | Interface for controlling information transfers between main data processing systems units and a central subsystem |
US4564889A (en) * | 1982-11-10 | 1986-01-14 | Bolson Frank J | Hydro-light |
US4638451A (en) * | 1983-05-03 | 1987-01-20 | Texas Instruments Incorporated | Microprocessor system with programmable interface |
US4612613A (en) * | 1983-05-16 | 1986-09-16 | Data General Corporation | Digital data bus system for connecting a controller and disk drives |
US4646232A (en) * | 1984-01-03 | 1987-02-24 | Texas Instruments Incorporated | Microprocessor with integrated CPU, RAM, timer, bus arbiter data for communication system |
-
1987
- 1987-03-31 JP JP62078198A patent/JPS63245547A/ja active Pending
-
1988
- 1988-03-25 KR KR1019880003268A patent/KR920007904B1/ko not_active IP Right Cessation
- 1988-03-31 US US07/176,234 patent/US4979103A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4979103A (en) | 1990-12-18 |
JPS63245547A (ja) | 1988-10-12 |
KR920007904B1 (ko) | 1992-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900010553A (ko) | 분기명령 및 비교명령의 한편 또는 양편의 실행클록수를 영으로 하는 데이터처리장치 | |
KR960011613A (ko) | 데이터 처리장치 | |
KR890007162A (ko) | 데이타 처리장치 | |
KR870010438A (ko) | 정보 처리장치 | |
KR900008394A (ko) | 데이터 처리장치 | |
KR960705271A (ko) | 데이타 처리 명령의 실행(execution of data processing instructions) | |
US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
KR900013389A (ko) | 프로그램 감독장치가 내장된 데이터처리시스템 | |
KR930002935A (ko) | 정보 처리 장치 | |
KR900003738A (ko) | 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치 | |
KR920022090A (ko) | 데이타 처리 장치 | |
KR900015003A (ko) | 데이타 프로세서 | |
KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
KR880011669A (ko) | 데이터 처리 방법과 장치 | |
JPH077356B2 (ja) | パイプライン方式のマイクロプロセッサ | |
KR970066863A (ko) | 정보처리장치와 방법 및 스케줄링 디바이스 | |
KR910005152A (ko) | 정보처리 장치 | |
JP2619425B2 (ja) | シーケンスコントローラ | |
KR970012141A (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
KR950025532A (ko) | 연산 처리 장치 | |
JPS6232508B2 (ko) | ||
KR890015130A (ko) | 마이크로 프로세서 | |
KR940007675A (ko) | 데이타프로세서 및 이것을 사용하는 디버그장치 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
KR960029969A (ko) | 파이프라인 처리기능을 갖는 데이타프로세서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |