Claims (1)
아스키 코드, 기능 및 한글 코드를 어드레스(10a,10b) 신호로 입력하여 텍스트 데이타와 어트리뷰트 데이타가 출력되도록 하는 텍스트램(20), 어트리뷰트램(30)와, 한글패턴과 영문 및 세미그래픽 패턴이 입력되는 로우어드레스(200)와 데이타 어드레스 지정신호에 의해 형성되어 출력되도록 하는 제 1, 2롬(100,110)을 구비한 컴퓨터 디스플레이 시스템에 있어서,Text RAM (20), Attribute RAM (30) for inputting ASCII codes, functions, and Korean codes as address (10a, 10b) signals to output text data and attribute data; In the computer display system having a low address (200) and the first, second ROM (100, 110) to be formed and output by the data addressing signal
상기 텍스트램(20)의 출력으로부터 한글 데이타의 어드레스를 구성하기 위해 래치하는 제 1 래치회로(40)와, 상기 어트리뷰트램(30)의 출력으로부터 어트리뷰트 데이타를 래치하며 특정 1비트(53)를 분리출력하여 상기 제 2 롬(110)의 최상위 비트 어드레스에 입력되도록 하는 제 3 래치회로(50)와, 상기 텍스트램(20)의 출력 데이타로부터 영/세미그래픽과 한글에 따라 1 또는 2바이트를 계산하여 래치하는 제 2 래치회로(60)와, 문자 발생 클럭신호(71)에 따라 상기 제3래치회로(50)의 출력과 특징 비트(53)를 래치하는 제4래치회로(70)와, 상기 제2래치회로(60)의 출력을 래치하여 상기 제 1 래치회로(40) 출력과 같이 상기 제 1, 2 롬(100,110)의 어드래스 신호에 입력하는 제 5 래치회로(80)와, 상기 제 4 래치회로(40)를 통한 어트리뷰트램(30)에서 선택된 비트 신호를 문자클럭에 따라 래치하여 상기 제 2 롬(110)에 입력되며 한편 영문과 세미 그래픽이 텍스트코드에서 공유된 코드에서 분리되어 출력되도록 한 제 6 래치회로(90)로 구성된 것을 특징으로 하는 코드 중복 사용 디스플레이 회로.A first latch circuit 40 which latches to form an address of Hangul data from the output of the text RAM 20, and latches attribute data from the output of the attribute RAM 30 and separates a specific one bit 53. A third latch circuit 50 for outputting and inputting to the most significant bit address of the second ROM 110, and calculating one or two bytes according to English / semiconductor and Korean characters from the output data of the text RAM 20; A second latch circuit 60 for latching and latching, a fourth latch circuit 70 for latching the output of the third latch circuit 50 and the feature bit 53 according to the character generation clock signal 71; A fifth latch circuit 80 which latches the output of the second latch circuit 60 and inputs the address signal of the first and second ROMs 100 and 110 like the output of the first latch circuit 40; 4 Character signal is selected by the bit signal selected by the attribute RAM 30 through the latch circuit 40. Depending latch to be inputted to the second ROM 110. The graphic letters and semi code reuse display circuit, characterized in that consisting of the sixth latch circuit 90 a so as to be separated is output in the coded from the text code.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.