KR870010692A - 주파수 체배회로 - Google Patents

주파수 체배회로 Download PDF

Info

Publication number
KR870010692A
KR870010692A KR870003721A KR870003721A KR870010692A KR 870010692 A KR870010692 A KR 870010692A KR 870003721 A KR870003721 A KR 870003721A KR 870003721 A KR870003721 A KR 870003721A KR 870010692 A KR870010692 A KR 870010692A
Authority
KR
South Korea
Prior art keywords
signal
pulse
input pulse
generated
generate
Prior art date
Application number
KR870003721A
Other languages
English (en)
Other versions
KR900004192B1 (ko
Inventor
나까또시 사또
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870010692A publication Critical patent/KR870010692A/ko
Application granted granted Critical
Publication of KR900004192B1 publication Critical patent/KR900004192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음

Description

주파수 체배회로.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 바람직한 실시예에 따른 주파수 체배회로의 배치를 나타내며,
제 4 도 내지 제 5 도는 4가지 예에 대응하는 제 3 도의 주파수 체배회로에 있는 신호의 파형을 나타내며,

Claims (3)

  1. 입력 펄스신호의 하이(HIGH)레벨 기간이 소정길이보다 길때 제1검출신호를 발생하기 위해 상기 입력펄스신호에 응하는 제 1시간 계수수단 ;
    입력 펄스신호의 로우(LOW)레벨 기간이 소정길이보다 길때 제 2검출신호를 발생하기 위해 상기 입력펄스신호에 응하는 제 2시간 계수수단 :
    게이트 신호를 발생하도록상기 발생된 제 1검출신호에 의해 세트(SET)상태를 실현하고 상기 발생된 제 2검출신호에 의해 리세트(RESET)상태를 실현하기 위해 상기 발생된 제 1 및 제 2검출신호에 응하는 펄스발생결정수단;
    제 1펄스를 발생하도록 상기 입력펄스신호의 상승에지를 검출하기 위해 상기 발생된 게이트신호중의 하나에 응하는 제1펄스 발생수단 :및
    및 제 2펄스를 발생하도록 상기 입력펄스신호의 하강에지를 검출하기 위해 상기 발생된 게이트신호중의 다른것에 응하는 제 2펄스 발생수단으로 구성되어, 상기 제 1 및 제 2펄스는 상기 입력 펄스신호의 주파수체배신호로서 전달되며, 이에 의해 상기 입력펄스의 주파수가 소정 주파수보다 높을때 상기입력펄스신호의 주파수 체배가 금지되는 것을 특징으로 하는 주파수 체배회로.
  2. 제 1 항에 있어서, 상기 제 1펄스 발생수단은 ;
    상기 발생된 게이트 신호중의 하나와 상기 입력신호의 상승에지에 따라 검출된 검출신호를 소정기간만큼 지연시키기 위한 제 1지연회로; 및
    상기 검출된 신호 및 상기 지연된 신호를 결합함에 의해 상기 제 1펄스를 출력시키기 위한 제1출력 회로로 구성되는 것을 특징으로 하는 주파수 체배회로.
  3. 제 1 항에 있어서, 상기 ; 제 2펄스 발생수단은 ;
    상기 발생된 게이트신호의 다른것과 상기 입력펄스신호의 하강에지에 따라 검출된 검출신호를 소정기간만큼 지연시키기 위한 제 2 지연회로; 및
    상기 검출된 신호 및 상기 지연된 신호를 결합함에 의해 상기 제 2 펄스를 출력시키기 의한 제 2 출력 회로로 구성되는 것을 특징으로 하는 주파수 체배회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870003721A 1986-04-18 1987-04-18 주파수 체배회로 KR900004192B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP90357 1986-04-18
JP61090357A JPS62253212A (ja) 1986-04-18 1986-04-18 周波数逓倍回路
JP61-090357 1986-04-18

Publications (2)

Publication Number Publication Date
KR870010692A true KR870010692A (ko) 1987-11-30
KR900004192B1 KR900004192B1 (ko) 1990-06-18

Family

ID=13996280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003721A KR900004192B1 (ko) 1986-04-18 1987-04-18 주파수 체배회로

Country Status (5)

Country Link
US (1) US4777448A (ko)
EP (1) EP0243075B1 (ko)
JP (1) JPS62253212A (ko)
KR (1) KR900004192B1 (ko)
DE (1) DE3773980D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331731B1 (ko) * 1998-04-28 2002-04-09 가네꼬 히사시 체배 회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873704A (en) * 1988-05-09 1989-10-10 Cpt Corporation Method and apparatus for effectively doubling the operational speed of selected digital circuits
KR920002491B1 (ko) * 1988-07-25 1992-03-26 주식회사 금성사 캡스턴 재생속도모우드의 자동판독장치
US5107264A (en) * 1990-09-26 1992-04-21 International Business Machines Corporation Digital frequency multiplication and data serialization circuits
JP2861465B2 (ja) * 1991-05-16 1999-02-24 日本電気株式会社 周波数逓倍回路
US5721501A (en) * 1995-07-26 1998-02-24 Kabushiki Kaisha Toshiba Frequency multiplier and semiconductor integrated circuit employing the same
US5930275A (en) * 1996-06-06 1999-07-27 Tandem Computers Incorporated Clock error detection circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555434A (en) * 1968-06-03 1971-01-12 Atomic Energy Commission System for the suppression of transient noise pulses
US3893042A (en) * 1973-12-12 1975-07-01 Us Navy Lock indicator for phase-locked loops
US4004234A (en) * 1975-06-23 1977-01-18 Owens-Illinois, Inc. Article presence sensor
US3980960A (en) * 1975-10-09 1976-09-14 Computer Identics Corporation Signal width and width ratio determining apparatus
JPS5410652A (en) * 1977-06-24 1979-01-26 Nec Corp Automatic phase controller
US4344039A (en) * 1979-03-13 1982-08-10 Sanyo Electric Co., Ltd. Demodulating circuit for self-clocking-information
US4344038A (en) * 1980-05-27 1982-08-10 The Magnavox Company Low frequency tone detector
US4360782A (en) * 1980-09-26 1982-11-23 Honeywell Information Systems Inc. Maximum frequency detector
US4611335A (en) * 1981-09-30 1986-09-09 Hitachi, Ltd. Digital data synchronizing circuit
JPS58172045A (ja) * 1982-04-02 1983-10-08 Matsushita Electric Ind Co Ltd クロツク信号抽出装置
JPS6032431A (ja) * 1983-08-02 1985-02-19 Fujitsu Ltd 位相同期回路の異常検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331731B1 (ko) * 1998-04-28 2002-04-09 가네꼬 히사시 체배 회로

Also Published As

Publication number Publication date
DE3773980D1 (de) 1991-11-28
KR900004192B1 (ko) 1990-06-18
EP0243075A3 (en) 1988-12-14
JPH0428174B2 (ko) 1992-05-13
EP0243075A2 (en) 1987-10-28
EP0243075B1 (en) 1991-10-23
JPS62253212A (ja) 1987-11-05
US4777448A (en) 1988-10-11

Similar Documents

Publication Publication Date Title
KR840006893A (ko) 샘플링펄스 생성회로
KR880005746A (ko) 반도체집적회로
KR870010692A (ko) 주파수 체배회로
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR880009473A (ko) 주파수 변조회로
KR920022677A (ko) 주파수 체배기
KR910005056A (ko) 셀프-타이밍을 인정하는 채널
KR920021423A (ko) 엘리베이터의 속도 검출 장치
KR960018829A (ko) 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치
JP2722582B2 (ja) グリッチ検出回路
KR920017354A (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR860007550A (ko) 주파수 판정회로
KR200289793Y1 (ko) 주파수 체배회로
ES402247A1 (es) Perfeccionamientos en generadores de impulsos de fases mul-tiples sensibles a la frecuencia.
KR910004056A (ko) Id-tv에 있어서 수직동기를 이용한 약전계 검출회로
IT1004381B (it) Dispositivo elettronico bistabile verificabile durante il servizio
KR950022084A (ko) 펄스에지 검출회로
KR960039631A (ko) 논리회로의 글리치 제거장치
KR970067359A (ko) 메모리의 어드레스 천이 검출회로
KR920014182A (ko) 동기신호 검출회로
KR900002624A (ko) 클램프펄스 작성회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR0118634Y1 (ko) 주파수 체배기
KR930002829A (ko) 지연회로를 이용한 방전가공 파형의 분류방법
SU455468A1 (ru) Формирователь импульсов по переднему и заднему фронту входного импульса

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930511

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee