KR870009458A - 반도체 장치와 그 형성 방법 - Google Patents
반도체 장치와 그 형성 방법 Download PDFInfo
- Publication number
- KR870009458A KR870009458A KR870002199A KR870002199A KR870009458A KR 870009458 A KR870009458 A KR 870009458A KR 870002199 A KR870002199 A KR 870002199A KR 870002199 A KR870002199 A KR 870002199A KR 870009458 A KR870009458 A KR 870009458A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- region
- regions
- mask
- dopant concentration
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims 31
- 239000002019 doping agent Substances 0.000 claims 14
- 230000000903 blocking effect Effects 0.000 claims 10
- 238000000151 deposition Methods 0.000 claims 6
- 230000008021 deposition Effects 0.000 claims 4
- 239000000463 material Substances 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명에 따른 수단 및 방법에 따라 반도체장치의 일부에 대한 개략 횡단면도.
Claims (14)
- 제1표면을 갖춘 기판을 제공하는 단계와,각각 제1 및 제2측면 디멘죤을 갖는 적어도 제1 및 제2블로킹 영역을 상기 제1표면상에 형성하되, 여기서 제1 및 제2블로킹 영역이 상기 기판의 제1영역에 의해 분리되고, 상기 기판의 제2영역이 상기 블로킹 영역에 의해 상기 기판의 제1영역으로부터 분리되는 상태에 있는 단계와,상기 제`1표면상에 마스크를 제공하고 상기 마스크를 적어도 부분적으로 상기 제2블로킹 영역상으로 확장시키며, 상기 기판의 적어도 상기 제1영역을 노출시키는 개구를 구비하게 하는 단계와,상기 기판의 상기 제2영역을 실제로 도핑하지 않고서, 상기 기판의 적어도 상기 제1영역에 있는 상기 마스크내의 상기 개구를 통하여 제1도펀트를 제1예정 도펀트 농도로 도핑하는 단계와,상기 마스크를 제거하고, 상기 기판의 상기 제1 및 제2영역에 상기 제1도펀트와는 다른 제2도펀트를 제2예정 도펀트 농도로 도핑하는 단계와,상기 기판의 상기 제1 및 제2영역상에 금속간 형성층을 동시에 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서, 상기 제2도펀트 농도는 상기 제1도펀트 농도보다 낮은 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서,상기 증착단계 전에 상기 제1 및 제2블로킹 영역의 측벽상에 측벽 절연영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서,상기 증착단계 전에, 상기 도핑단계동안 도핑된 영역중 적어도 일부의 경계를 짓는 측 분리벽을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 형성방법.
- 제1항에 있어서,상기 도핑단계동안 도핑된 영역의 경계를 짓는 측분리벽을 제공하는 단계를 더 포함하며,여기서 상기 기판의 상기 제1영역과 제2영역 사이의 적어도 상기 제2블로킹 영역은 상기 분리벽의 한 부분에서 상기 분리벽의 대향 부분으로 측면방향으로 확장되는 것을 특징으로 하는 반도체 장치 방법.
- 제1항에 있어서,상기 증착단계 후에, 상기 기판의 물질과 상기 금속간 물질을 형성하도록 반응하지 않은 상기 금속간 형성층의 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 형성방법.
- 제1항에 있어서,상기 증착단계 동안이나 또는 다음에 상기 기판과 함께 금속간 조성물을 형성하도록 상기 금속간 형성층을 가열하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서,상기 마스크 제공 단계는 적어도 상기 제1블로킹 영역을 노출하는 개구를 구비한 마스크를 제공하는 단계를 포함하며, 상기 기판의 상기 제1영역과 상시 기판의 제3영역은 상기 기판의 상기 제1영역으로부터 상기 제1블로킹 영역만큼 측면상으로 분리된 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1표면을 갖춘 기판을 제공하는 단계와,제1 및 제2측면 디멘죤을 각각 적어도 제1 및 제2블로킹 영역을 상기 제1표면상에 형성하되, 상기 제1 및 제2블로킹 영역은 상기 기판의 제1영역에 의해 분리되고, 상기 기판의 제2영역은 상기 기판의 상기 제1영역으로부터 상기 블로킹 영역만큼 분리되는 상황에 있는 단계와,상기 기판의 상기 제1 및 제2영역을 제1예정 도펀트 농도로 도핑하는 단계와,상기 기판의 적어도 상기 제2영역에서 상기 제1표면상이 마스크를 제공하고 상기 기판의 적어도 상기 제1영역을 노출하는 개구를 구비하는 단계와,상기 기판의 적어도 상기 제1영역에 있는 상기 마스크내의 상기 개구를 통하여 제2도펀트를 제2예정 도펀트 농도로 도핑하는 단계와,상기 마스크를 제거하는 단계와,상기 기판의 상기 제1 및 제2영역상에 동시에 도전층을 선택적으로 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제9항에 있어서, 상기 제1도펀트 농도는 상기 제2도펀트 농도를 초과하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제10항에 있어서,상기 제2도펀트 농도는 상기 제1도펀트 농도를 초과하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 반도체 기판과,상기 기판내에 위치하는 관 영역과,소스, 드레인 및 관 접점을 포함하는 상기 관 영역을 실제로 둘러싸는 측면 분리수단과,상기 소스와 드레인 사이에서 상기 기판위에 배치된 활성 게이트와,상기 소스 또는 드레인 중 하나와 상기 관 접점사이에서 상기 기판위에 배치된 비활성 게이트를 포함하는 것을 특징으로 하는 MOS 장치.
- 제12항에 있어서,상기 비활성 게이트 및 상기 관 접점을 전기적으로 접속하는 단락 수단을 더 포함하는 것을 특징으로 하는 MOS 장치.
- 반도체 기판과,상기 기판에 위치하는 관 영역과,제1장치 영역 및 관 접점을 포함하는 상기 관 영역을 실제로 둘러싸는 측면 분리수단과,상기 제1장치 영역과 상기 관 접점사이에서 상기 기판위에 배치되고 상기 영역 사이에서 자체 배열되며 상기 분리수단의 한 부분에서부터 상기 분리수단의 다른 부분으로 측면 방향으로 횡단 확장되는 전기적 비활성 도체 영역을 포함하는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US839,848 | 1986-03-14 | ||
US06/839,848 US4753897A (en) | 1986-03-14 | 1986-03-14 | Method for providing contact separation in silicided devices using false gate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870009458A true KR870009458A (ko) | 1987-10-26 |
KR950003220B1 KR950003220B1 (ko) | 1995-04-06 |
Family
ID=25280778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870002199A KR950003220B1 (ko) | 1986-03-14 | 1987-03-12 | Mos 반도체 소자와 그 형성방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4753897A (ko) |
JP (1) | JPH0714062B2 (ko) |
KR (1) | KR950003220B1 (ko) |
DE (1) | DE3641507A1 (ko) |
GB (1) | GB2187889B (ko) |
HK (1) | HK37893A (ko) |
SG (1) | SG122792G (ko) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4960723A (en) * | 1989-03-30 | 1990-10-02 | Motorola, Inc. | Process for making a self aligned vertical field effect transistor having an improved source contact |
US6139647A (en) * | 1995-12-21 | 2000-10-31 | International Business Machines Corporation | Selective removal of vertical portions of a film |
US5858843A (en) * | 1996-09-27 | 1999-01-12 | Intel Corporation | Low temperature method of forming gate electrode and gate dielectric |
US5795807A (en) * | 1996-12-20 | 1998-08-18 | Advanced Micro Devices | Semiconductor device having a group of high performance transistors and method of manufacture thereof |
JP3119190B2 (ja) * | 1997-01-24 | 2000-12-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5702972A (en) * | 1997-01-27 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of fabricating MOSFET devices |
US5952696A (en) * | 1997-01-30 | 1999-09-14 | Advanced Micro Devices | Complementary metal oxide semiconductor device with selective doping |
JPH10242420A (ja) | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
US5963784A (en) * | 1997-05-09 | 1999-10-05 | Vlsi Technology, Inc. | Methods of determining parameters of a semiconductor device and the width of an insulative spacer of a semiconductor device |
US6054355A (en) | 1997-06-30 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device which includes forming a dummy gate |
JP3379062B2 (ja) * | 1997-12-02 | 2003-02-17 | 富士通カンタムデバイス株式会社 | 半導体装置及びその製造方法 |
KR100263480B1 (ko) * | 1998-01-13 | 2000-09-01 | 김영환 | 이에스디 보호회로 및 그 제조방법 |
GB2335539B (en) * | 1998-03-17 | 2000-02-02 | United Microelectronics Corp | Manufacturing method for self-aligned local interconnects and contacts |
US6486525B1 (en) | 1998-07-14 | 2002-11-26 | Texas Instruments Incorporated | Deep trench isolation for reducing soft errors in integrated circuits |
KR100290900B1 (ko) * | 1998-09-11 | 2001-07-12 | 김영환 | 정전기 보호용 트랜지스터의 제조 방법 |
US6046087A (en) * | 1999-02-10 | 2000-04-04 | Vanguard International Semiconductor Corporation | Fabrication of ESD protection device using a gate as a silicide blocking mask for a drain region |
US6228722B1 (en) * | 1999-04-16 | 2001-05-08 | United Microelectronics Corp. | Method for fabricating self-aligned metal silcide |
DE19957533A1 (de) * | 1999-11-30 | 2001-06-07 | Infineon Technologies Ag | Halbleiterschaltungsanordnung und Verfahren zur Herstellung |
US7217977B2 (en) * | 2004-04-19 | 2007-05-15 | Hrl Laboratories, Llc | Covert transformation of transistor properties as a circuit protection method |
US6815816B1 (en) * | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
KR100408414B1 (ko) * | 2001-06-20 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US6461905B1 (en) | 2002-02-22 | 2002-10-08 | Advanced Micro Devices, Inc. | Dummy gate process to reduce the Vss resistance of flash products |
US7049667B2 (en) * | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
US6979606B2 (en) | 2002-11-22 | 2005-12-27 | Hrl Laboratories, Llc | Use of silicon block process step to camouflage a false transistor |
JP4846239B2 (ja) | 2002-12-13 | 2011-12-28 | エイチアールエル ラボラトリーズ,エルエルシー | ウェル注入を用いた集積回路の改変 |
KR100604870B1 (ko) | 2004-06-16 | 2006-07-31 | 삼성전자주식회사 | 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법 |
US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
US8168487B2 (en) * | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
US8017997B2 (en) * | 2008-12-29 | 2011-09-13 | International Business Machines Corporation | Vertical metal-insulator-metal (MIM) capacitor using gate stack, gate spacer and contact via |
US9997522B2 (en) | 2015-12-03 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a local interconnect in a semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE575275A (ko) * | 1958-02-03 | 1900-01-01 | ||
US3158504A (en) * | 1960-10-07 | 1964-11-24 | Texas Instruments Inc | Method of alloying an ohmic contact to a semiconductor |
US3920481A (en) * | 1974-06-03 | 1975-11-18 | Fairchild Camera Instr Co | Process for fabricating insulated gate field effect transistor structure |
US4208781A (en) * | 1976-09-27 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
NL7701172A (nl) * | 1977-02-04 | 1978-08-08 | Philips Nv | Halfgeleidergeheugeninrichting. |
US4319395A (en) * | 1979-06-28 | 1982-03-16 | Motorola, Inc. | Method of making self-aligned device |
EP0072690A3 (en) * | 1981-08-17 | 1983-11-09 | Fujitsu Limited | A mis device and a method of manufacturing it |
US4435896A (en) * | 1981-12-07 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Method for fabricating complementary field effect transistor devices |
JPS58175846A (ja) * | 1982-04-08 | 1983-10-15 | Toshiba Corp | 半導体装置の製造方法 |
US4480375A (en) * | 1982-12-09 | 1984-11-06 | International Business Machines Corporation | Simple process for making complementary transistors |
US4503601A (en) * | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
JPS60169163A (ja) * | 1984-02-13 | 1985-09-02 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-03-14 US US06/839,848 patent/US4753897A/en not_active Expired - Lifetime
- 1986-12-04 DE DE19863641507 patent/DE3641507A1/de not_active Withdrawn
-
1987
- 1987-03-04 GB GB8705079A patent/GB2187889B/en not_active Expired - Lifetime
- 1987-03-12 KR KR1019870002199A patent/KR950003220B1/ko not_active IP Right Cessation
- 1987-03-14 JP JP62059915A patent/JPH0714062B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-03 SG SG1227/92A patent/SG122792G/en unknown
-
1993
- 1993-04-22 HK HK378/93A patent/HK37893A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US4753897A (en) | 1988-06-28 |
JPH0714062B2 (ja) | 1995-02-15 |
JPS62229935A (ja) | 1987-10-08 |
DE3641507A1 (de) | 1987-09-17 |
KR950003220B1 (ko) | 1995-04-06 |
SG122792G (en) | 1993-02-19 |
GB8705079D0 (en) | 1987-04-08 |
GB2187889B (en) | 1990-10-17 |
HK37893A (en) | 1993-04-30 |
GB2187889A (en) | 1987-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870009458A (ko) | 반도체 장치와 그 형성 방법 | |
KR920005345A (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
KR860700311A (ko) | 반도체 소자의 전기접촉 | |
KR890015391A (ko) | Mos 트랜지스터의 자기 정합 소스/드레인 컨택트의 형성방법 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
KR910005464A (ko) | 반도체장치의 제조방법 | |
KR840005933A (ko) | 전계효과 트랜지스터의 제조방법 | |
KR970060503A (ko) | 전기적으로 프로그램 가능한 메모리 셀 장치 및 그 제조 방법 | |
KR930001484A (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
KR910020895A (ko) | 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
KR860700370A (ko) | 집적 회로소자 및 그 제조방법 | |
KR910001886A (ko) | 반도체장치와 그 제조방법 | |
KR900019239A (ko) | 집적회로용 로칼인터커넥트 | |
KR900019235A (ko) | 고밀도 다이나믹 ram 셀 및 이의 제조 방법 | |
KR880009446A (ko) | 집적 바이폴라/cmos 트랜지스터 및 그 제조 방법 | |
KR880003438A (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
KR960009022A (ko) | 자체정렬된 실리사이드 영역을 갖는 반도체 디바이스의 제조 방법 | |
KR920005280A (ko) | Mos형 반도체장치 | |
KR890011033A (ko) | 반도체장치의 제조방법 | |
KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
KR920022562A (ko) | 반도체 집적 회로 제조방법 | |
KR920015622A (ko) | 집적 회로의 제조방법 | |
KR900017203A (ko) | 반도체 소자 제조 방법 | |
KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060331 Year of fee payment: 12 |
|
EXPY | Expiration of term |