KR870003281Y1

KR870003281Y1 - Interface circuit

Info

Publication number: KR870003281Y1
Application number: KR2019840014006U
Authority: KR
Inventors: 정병국
Original assignee: 삼성전자 주식회사; 정재은
Priority date: 1984-12-26
Filing date: 1984-12-26
Publication date: 1987-10-06

Abstract

내용 없음.No content.

Description

인터페이스회로Interface circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안에 따른 파형도이다.2 is a waveform diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이콤 2 : 어드레스 랫치회로1: microcomputer 2: address latch circuit

3 : 주변 IC 4 : 디코더3: peripheral IC 4: decoder

BF_l, BF₂: 버퍼 R/W : 독출 및 기록단자BF _l , BF ₂ : Buffer R / W: Read and Record Terminal

RD : 독출단자 WR : 기록단자RD: Read terminal WR: Record terminal

본 고안은 단일칩이면서 마이콤과 프로세서겸용으로 사용할 수 있도록 된 집적회로(일례로 6801)와 키보드 및 디스플레이제어용 집접회로(일례로 8279)간의 독출 및 기록신호의 제어방식을 매칭시켜주도록 된 인터페이스회로에 관한 것이다.The present invention is a single chip and interface circuit designed to match the control method of reading and recording signals between an integrated circuit (for example, 6801) that can be used for both a microcomputer and a processor, and an integrated circuit for keyboard and display control (for example, 8279). It is about.

일반적으로 전자제품에는 부피가 적으면서도 많은 정보를 처리할 수 있도록 하기 위해 소형이면서 고성능으로 집적회로화된 마이콤의 제어하에 특유의 기능을 수행하도록 주변 IC가 많이 사용되고 있는데, 이러한 IC칩들은 제작회사마다 특성이 다른 여러제품들에 대해 별도의 기술로 제작되고 있기 때문에 같은 기능의 단자라 할지라도 신호의 제어방식이 서로 다르게 되어 있으면 직접 연결시켜 사용할 수가 없었다.In general, peripheral ICs are frequently used to perform specific functions under the control of microcomputers, which are small and high performance integrated circuits, so that they can process a lot of information in a small volume. Since it is manufactured by separate technology for various products with different characteristics, even if the terminal with the same function, if the signal control method is different, it could not be directly connected.

본 고안은 상기와 같은 실정을 감안하여 이용도가 높은 마이콤과 그 주변 IC 사이에서 각 신호의 제어방식이 서로 다르게 되어 있어 직접 결합시켜 사용할 수 없게 되어 있는 문제점을 해결하기 위해서 안출된 것으로, 마이콤과 그에 따른 주변 IC 사이에서 데이터의 독출, 기록동작을 원활하게 실행할 수 있도록 마이콤과 주변 IC 사이에서의 신호방식을 매칭시켜 주도록 다소의 게이트 소자와 랫치회로 및 디코더로 구성되는인터페이스회로를 제공하고자 함에 그 목적이 있다.The present invention was devised to solve the problem that the control method of each signal is different between the highly available microcomputer and its surrounding IC in consideration of the above situation, and thus cannot be directly combined and used. Accordingly, to provide an interface circuit composed of a few gate elements, latch circuits, and decoders to match the signal method between the microcomputer and the peripheral IC so that data reading and writing operations can be smoothly performed between the peripheral ICs. There is a purpose.

상기와 같은 목적을 달성하기 위해 본 고안에 따른 인터페이스회로에서는, 예컨대 MC6801 즉, 외부하드웨어와의 접속단자의 선택에 따라 동작특성상 내부 ROM과 RAM 테스트동작모드와, 내부메모리와 외부메모리를 동시에 사용하거나 내부 RAM의 어드레스번경 및 외부메모리 사용 가능하도록 된 마이크로프로 세서모드 및 원칩마이콤모드로 사용할 수 있도록 마이크로프로 세서와 마이콤기능을 내장하여 마이콤과 프로세서로 겸용할 수 있도록 제작된 집적회로(마이콤)와, 예컨대 8279 즉, 동작특성상 코맨드 방식에 의한 명령어에 의해 키보드모드제어란던지 16×7 세그멘트 표시제어용으로 제작된 IC(주변 IC) 사이에서 독출 및 기록호제어방식을 매칭시켜주도록 되어 있다. ·In order to achieve the above object, in the interface circuit according to the present invention, for example, the MC6801, that is, the internal ROM and RAM test operation mode and the internal memory and the external memory at the same time depending on the selection of the connection terminal with the external hardware or Integrated circuits (microcoms) designed to be used as a microcomputer and a processor by incorporating microprocessor and microcomputer functions for use in microprocessor mode and one-chip microcom mode that enable address change of internal RAM and external memory. For example, 8279, that is, a command by a command method is used to match a read and write call control method between an IC (peripheral IC) manufactured for keyboard mode control or a 16x7 segment display control by a command method due to its operation characteristics. ·

이를 좀더 구체적으로 설명하면, MC6801에 의한 마이콤에서는 독출 및 기록동작이 독출 및 기록신호(R/W)의 하이 또는 로우레벨에 의해 클럭신호의 하강엣지에서 이루어지게 되어 있고, 8279에 의한 주변 IC에서는 칩이 선택된 후 독출(RD), 기록(WR) 신호의 엣지에서 독출 및 기록이 실행되도록 되어 있어서, 이렇게 양자는 각 칩사이에서의 신호의 제어가 서로 다르게 되어 있기 때문에 직접결합시켜줄 수 없도록 되어있다.More specifically, in the microcomputer by the MC6801, read and write operations are performed at the falling edge of the clock signal by the high or low level of the read and write signals (R / W). After the chip is selected, reading and writing are performed at the edges of the read (RD) and write (WR) signals. Thus, the two chips cannot be directly coupled because the control of signals between the chips is different. .

그러나 본 고안의 인터페이스회로에서는 MC6801 측에서 클럭신호를 주변 IC(8279)의 독출시 독출 및 기록신호(R/W)와 결합시켜 주므로써 주변 IC의 독출/기록중 기록기능을 수행할 수 있도록 변환시켜주어, 마이콤이 독출동작을 수행하게 될때 주변 IC가 독출모드를 수행하도록 해줌과 더불어, 마이콤의 기록모드동작시 주변 IC도 기록모드동작상태로 되게 해주므로써, 2개 칩사이에서 데이터의 송수신이 원활하게 이루어지도록 하였다.However, in the interface circuit of the present invention, the MC6801 side combines the clock signal with the read and write signal (R / W) at the time of reading of the peripheral IC 8279 so as to perform the read / write function of the peripheral IC. When the microcomputer performs the read operation, the peripheral IC executes the read mode. In addition, the peripheral IC also enters the record mode operation mode during the microcom write mode operation. It was made to be smooth.

이하 본 고안의 구성 및 작용, 효과를 예시도면에 의거 상세히 설명한다.Hereinafter, the configuration, operation, and effects of the present invention will be described in detail based on the drawings.

본 고안은 마이콤(1)의 어드레스데이터단자(AD)에 어드레스랫치회로(2)를 거쳐 주변 IC(3)의 단자(A₀)와 데이터입력단자(D₀-D₇)가 연결됨과 더불어 어드레스단자(A₁₄)(A₁₅)에 디코더(3)를 거쳐 주변 IC(3)의 칩선택단자(CS)가 연결되고, 마이콤(1)의 클럭단자(E)에 연결된 버퍼(BF_l)에는 주변IC(3)의 클럭단자(CK)가 연결됨과 더불어 입력단에는 마이콤(1)의 독출 및 기록단자(R/W)가 연결된 오아게이트(OR₁)의 입력단이 인버터(Ⅳ₁)를 거쳐 연결되며 상기 오아게이트(OR_l)의 출력단에는 주변IC(3)의 기록단자(WR)가연결되고, 마이콤(1)의 독출 및 기록단자(R/W)와 어드레스 스트로브단자(AS)에는 각각 인버터(Ⅳ₂)와 버퍼(BF₂)를 거쳐 오아게이트(OR₂)의 입력단이 연결되고, 상기 오아게이트(OR₂)의 출력단에는 주변IC(3)의 독출단자(RD)가 연결된 구조로 되어 있다.The present invention is connected to the address data terminal AD of the microcomputer 1 via the address latch circuit 2 and the terminal A ₀ and the data input terminals D ₀ -D ₇ of the peripheral IC 3. The chip select terminal CS of the peripheral IC 3 is connected to the terminals A ₁₄ and A ₁₅ via a decoder 3, and a buffer BF _l connected to the clock terminal E of the microcomputer 1 is connected. While the clock terminal CK of the peripheral IC 3 is connected, the input terminal of the ORA gate OR ₁ to which the read and write terminals R / W of the microcomputer 1 are connected is connected to the input terminal through the inverter IV ₁ . The recording terminal WR of the peripheral IC 3 is connected to the output terminal of the ora gate OR _l , and the inverter is connected to the reading and recording terminals R / W and the address strobe terminal AS of the microcomputer 1, respectively. An input terminal of the OR gate ₂ is connected to the input terminal of the OR gate ₂ through an IV _B and a buffer BF ₂ , and a read terminal RD of the peripheral IC 3 is connected to the output terminal of the OR gate OR ₂ . have.

제1도는 본 고안외 회로도로서 마이콤(1)은 동작특성상 독출 및 기록신호(R/W)가 항시 하이레벨(독출기능수행상태)로 출력되다가 기록시 로우레벨로 변환되는 레벨트리 거방식, 즉 마이콤(1)의 독출 및 기록단자(R/W)에서 하이레벨의 신호가 출력될때 주변회로(3)로 하여금 독출기능 즉 램의 기능을 갖는 주변IC(3)의 데이터를 읽어들이는 동작이 수행되고, 독출 및 기록단자(R/W)에서 로우레벨의 신호가 출력될때 주변회로(3)로 하여금 기록기능을 수행 즉 주변 IC(3)의 데이터를 기록하는 동작이 수행된다. 또한, 주변 IC(3)는 동작특성상 독출단자(RD)와 기록단자(WR)에 인가되는 신호에서 상승엣지시 엣지트리거방식에 의해 독출및 기록이 실행되게 된다. 여기서, 상기 어드레스데이터단자(AD)는 어드레스 또는 데이터가 입출력되는 출력단자이고, 어드레스단자(A₁₄)(A₁₅)는 주변 IC(3)를 선댁하기 위해 디코더(4)로 칩선택신호를 송출하는 출력단자이다. 따라서 주변 IC(3)의 독출단자(RD) 또는 기록단자(WR)에 로우레벨의 신호가 인가되는 순간부터 주변 IC(3)에서는 독출기능 또는 기록기능이 이루어지게 되는데, 여기서 단자(A₀)로 로우레벨의 신호가 입력되면 주변 IC(3)에서는 데이터버스(D₀-D₇)로 입력되는 신호를 코맨드신호로 판독하는 한편, 단자(A₀)로 하이레벨의 신호가 입력될 때에는 데이터버스(D₀-D₇)로 입력되는 신호를 데이터로 판독하게 된다. 또한 칩선택단자(CS)가 하이레벨에서 로우레벨로 전환되는 하강엣지 순간부터 주변 IC(3)에서 상기한 동작들의 수행이 가능해지게 된다.1 is a circuit diagram outside the present invention, the microcomputer 1 is a level trigger method in which the read and write signals R / W are always output at a high level (a read function execution state) and then converted to a low level at the time of writing. When the high level signal is output from the read and write terminal R / W of the microcomputer 1, the operation of reading the data of the peripheral IC 3 having the read function, that is, the RAM function, is performed by the peripheral circuit 3. When the low level signal is output from the read and write terminals R / W, the peripheral circuit 3 performs a write function, that is, an operation of writing data of the peripheral IC 3. In addition, the peripheral IC 3 reads and writes by the edge triggering method on the rising edge of the signal applied to the read terminal RD and the write terminal WR due to its operation characteristics. Here, the address data terminal AD is an output terminal through which an address or data is input / output, and the address terminals A ₁₄ and A ₁₅ send a chip select signal to the decoder 4 to select the peripheral IC 3. Output terminal. Therefore, from the moment a low level signal is applied to the read terminal RD or the write terminal WR of the peripheral IC 3, the read function or the write function is performed in the peripheral IC 3, where the terminal A ₀ is performed. When a low low level signal is input, the peripheral IC 3 reads a signal input to the data buses D ₀ -D ₇ as a command signal, while data is input when a high level signal is input to the terminal A ₀ . The signals input to the buses D ₀ -D ₇ are read as data. In addition, the above-described operations can be performed by the peripheral IC 3 from the falling edge at which the chip select terminal CS is switched from the high level to the low level.

위와 같은 특성을 갖는 소자들로 구성된 본 고안을 제2도의 파형도에 의거 설명하면 다음과 같다.Referring to the present invention composed of the elements having the above characteristics based on the waveform diagram of Figure 2 as follows.

먼저, 마이콤(1)과 주변 IC(3)가 서로 데이터를 주고 받을 수 있게 되는 것은, 칩선택단자(CS)로 입력되는 신호가 하이레벨에서 로우레벨로 떨어질때부터 가능해지제 되는바, 그 때문에 마이콤(1)에서는 어드레스단자(A14)(A15)에서 디코더(4)를 통해 주변 IC(3)의 칩선택단자(CS)로 입력되는 신호를 로우레벨로 변환시켜주게 되므로 주변 IC(3)가 활성화되게 되고, 이때부터 마이콤(1)과 주변 IC(3)간에는 클럭단자(E)에서 출력되어 버퍼(BF₁)를 매개하여 클럭단자(CK)로 입력되는 제2도의 (2-2)의 클럭펄스에 의해 동작이 제어되게 된다. 여기서,(2-1)은 어드레스스트 로브단자(As)의 출력신호를 나타낸다.First, it becomes possible for the microcomputer 1 and the peripheral IC 3 to exchange data with each other when the signal input to the chip select terminal CS falls from the high level to the low level. Therefore, the microcomputer 1 converts a signal input from the address terminals A14 and A15 to the chip select terminal CS of the peripheral IC 3 through the decoder 4 to a low level, so that the peripheral IC 3 (2-2) of FIG. 2 is inputted from the clock terminal E between the microcomputer 1 and the peripheral IC 3 and input to the clock terminal CK through the buffer BF ₁ . The operation is controlled by the clock pulse of. Here, (2-1) shows the output signal of the address strobe terminal As.

이어, 마이콤(1)과 주변 IC(3) 사이에서의 기록동작에 대해 설명하면, 마이콤(1)의 클록단자(E)에서 출력된 (2-2)의 클럭신호는 버퍼(BF_l)를 거쳐 인버터(IV_l)에서 (2-3)의 신호로 반전된 다음 오아게이트(OR₁)의 한 입력단자로 입력되는데, 이때 마이콤(1)의 독출 및 기록단자(R/W)에서 출력되는 (2-4)의 신호가 동작특성상 항상 기록동작상태의 하이레벨로 유지되다가 독출시 로우레벨로 되는 레벨이 출력되어 직접 오아게이트(OR₁)의 한 입력단자로 입력되게 되므로, 오아게이트(OR₁)에서는 (2-5)의 신호가 출력되어 주변 IC(3)의 기록단자(WR)에 입력되게 된다. 그리고 주변 IC(3)의 단자(A₀)로 입력되는 신호가 기록모드제어신호인 경우에는 (2-5)의 신호에서 로우레벨로 변경되는순간 데이터버스(D₀-D₇)를 통해 마이콤(1)의 데이터가 주변 IC(3)로 전달되어 기록되게 된다. 이와같이 레벨트리거(R/W)의 레벨)에 의한 마이콤(1)과 엣지트리거에 의한 주변 IC(3) 사이에서 클럭신호(E)를 반전시킨 다음 기록 및 독출신호(R/W)가 로우레벨(기록모드에 따라)로 변경될때 주변 IC(3)의 기록단자(WR)에 하이레벨에서 로우레벨로 변경되는 엣지트리거신호가 인가되므로, 이신호폭만 변형시켜 주게 되면 기록모드의 동작이 가능해지게 된다.Next, the write operation between the microcomputer 1 and the peripheral IC 3 will be described. The clock signal of (2-2) outputted from the clock terminal E of the microcomputer 1 generates the buffer BF ₁ . After the inverter IV _l is inverted to the signal of (2-3) and input to one input terminal of the OR gate (OR ₁ ), at this time, it is output from the read and write terminal (R / W) of the microcomputer 1. Since the signal of (2-4) is always maintained at the high level in the write operation state due to the operation characteristic, the level which becomes low level at the time of reading is output and is directly input to one input terminal of the oragate (OR ₁ ). _{In 1} ), the signal of (2-5) is outputted and input to the recording terminal WR of the peripheral IC 3. When the signal input to the terminal A ₀ of the peripheral IC 3 is the recording mode control signal, the microcomputer is switched via the instantaneous data bus D ₀ -D ₇ changed from the signal of (2-5) to the low level. The data of (1) is transferred to the peripheral IC 3 to be recorded. In this manner, the clock signal E is inverted between the microcomputer 1 by the level trigger (R / W) and the peripheral IC 3 by the edge trigger, and then the write and read signals R / W are low. When the level is changed (depending on the recording mode), the edge trigger signal that is changed from the high level to the low level is applied to the recording terminal WR of the peripheral IC 3, so that only this signal width is modified, the recording mode can be operated. You lose.

다음, 마이콤(1)과 주변 IC(3) 사이에서의 독출기능에 대해 설명한다. 주변 IC(3)의 단자(A₀)로 입력되는 코맨드신호가 독출모드인 경우 마이콤(1)의 독출 및 기록단자(R/W)에서 출력된(2-4)인 신호가 인버터(IV₂)를 거쳐 (2-6)의 신호로 반전된 다음 오아게이트(OR₂) 안 입력단자로 입력되고, 어드레스 스트로브단자(As)에서 출력되는 (2-1)의 신호가 오아게이트(OR₂)의 다른 입력단자로 입력단자로, 오아게이트(OR₂)에서는 (2-7)의 신호가 출력되어 주변 IC(3)의 독출단자 (RD)로 입력된다. 그리하여 주변 IC(3)의 데이터가 데이터버스(D₀-D₇)를 통해 마이콤(1)으로 전송된다. 이와같이하여 마이콤(1)과 주변 IC(3) 사이에서의 독출동작이 실행되게 된다. 즉 마이콤(1)은 레벨트리거링이기 때문에 엣지트러거를 요하는 주변 IC(3)의 특성때문에 (2-7)의 신호와 같이 마이콤(1)의 레벨트리거신호를 주변 IC(3)에 접합한 엣지트리거신호를 갖도록 변형시켜 주어야 마이콤(1)과 주변 IC(3) 사이에서의 독출, 기록동작이 원활하게 실행되게 되는 것이다.Next, the reading function between the microcomputer 1 and the peripheral IC 3 will be described. When the command signal input to the terminal A ₀ of the peripheral IC 3 is in the read mode, the signal (2-4) output from the read and write terminals R / W of the microcomputer 1 is the inverter IV _2. After inverting to the signal of (2-6) through (), it is input to the input terminal inside the OR gate (OR ₂ ), and the signal of (2-1) output from the address strobe terminal (As) is the OR gate (OR ₂ ). As another input terminal, the signal of (2-7) is output from the OR gate OR ₂ and input to the read terminal RD of the peripheral IC 3. Thus, the data of the peripheral IC 3 is transmitted to the microcomputer 1 via the data bus D ₀ -D ₇ . In this way, a read operation between the microcomputer 1 and the peripheral IC 3 is executed. That is, since the microcomputer 1 is level triggering, the level trigger signal of the microcomputer 1 is coupled to the peripheral IC 3 like the signal of (2-7) because of the characteristics of the peripheral IC 3 requiring the edge trigger. It is necessary to modify the edge trigger signal so that the read and write operations between the microcomputer 1 and the peripheral IC 3 can be performed smoothly.

여기서, 예컨대 마이콤(1)에다 위치판별부와 모터구동부를 연결해주고, 주변 IC(3)에다 키보드부와 7세그멘트표시장치를 연결해주어 부품자동삽입기 또는 절삭기기등의 시스템의 제어회로로 구성해주게 되면, 위치판별부에서 인가되는 위치데이터를 마이콤(1)에서부터 주변 IC(3)에 매칭시켜 줄 수 있게되므로 7세그멘트에 의해 위치데이터를 알 수 있게 되고, 이로부터 키입력데이터를 주변 IC(3)에서부터 마이콤(1)으로 인가해주게 되므로 모터구동부를 제어하여 정확한 위치를 정해줄수 있는등 마이콤(1)과 주변 IC(3) 사이에서의 신호제어방식을 상기와 같이 마이콤(1)의 레벨트리거방식과 주변 IC(3)의 엣지트리거방식을 매칭시켜줄 수있게 된다.Here, for example, the position discriminating unit and the motor driving unit are connected to the microcomputer 1, and the keyboard unit and the 7 segment display device are connected to the peripheral IC 3 to form a control circuit of a system such as an automatic part inserter or a cutting machine. In this case, the position data applied by the position discrimination unit can be matched to the peripheral IC 3 from the microcomputer 1, so that the position data can be known by 7 segments, and the key input data can be obtained from the peripheral IC 3. Since it is applied to the microcomputer (1), the signal control method between the microcomputer (1) and the peripheral IC (3) can be determined by controlling the motor drive unit as described above. And the edge trigger method of the peripheral IC 3 can be matched.

상기한 바와 같이 본 고안은, 집적회로 화된 마이콤(1)과 주변 IC(3) 즉 램의 단자에서 기능은 같으나 입출력단자의 특성차이 때문에 상호 접속하여 사용할 수 없었던 것을, 간단한 논리회로에 의거 각 신호제어방식을 매칭시켜 주므로서 사용이 가능하게 되므로 보다 이용도가 높고 사용범위가 넓게 된다는 장점이 있다.As described above, the present invention has the same function in the integrated circuit of the microcomputer 1 and the peripheral IC 3, i.e., the terminals of the RAM, but each signal cannot be connected to each other due to the difference in characteristics of the input / output terminals. It is possible to use it by matching the control method, so there is an advantage that the utilization is higher and the use range is wider.

Claims

마이콤(1)의 어드레스데이터단자(AD)에 어드레스랫치회로(2)를 거쳐 주변 IC(3)의 단자(A₀)와 데이터 입력단자(D₀-D₇)가 연결됨과 더불어 어드레스단자(A_l4)(A₁₅)에 디코더(4)를 거쳐 주변 IC(3)의 칩선택단자(CS)가 연결되고, 마이콤(1)의 클럭단자(E)에 연결된 버퍼(BF_l)에는 주변 IC(3)의 클럭단자(CK)가 연결됨과 더불어 입력단에는 마이콤(1)의 독출 및 기록단자(R/W)가 연결된 오아게이트(OR₁)의 입력단이 인버터(IV₁)를 거쳐 연결되며, 상기 오아게이트(ORl)의 출력단에는 주변 IC(3)의 기록단자(WR)가 연결되고, 마이콤(1)의 독출 및 기록단자(R/W)와 어드레스 스트로브단자(AS)에는 각각 인버터(IV₂)와 버퍼(BF₂)를 거쳐 오아게이트(OR₂)의 입력단이 연결되며, 오아게이트(OR₂)의 출력단에는 주변 IC(3)의 독출단자(RD)가 연결되어 구성된 인터페이스회로.The terminal A ₀ of the peripheral IC 3 and the data input terminals D ₀ -D ₇ are connected to the address data terminal AD of the microcomputer 1 via the address latch circuit 2, and the address terminal A _l4) (a _15), the chip selection terminal (CS) of the peripheral IC (3) via a decoder (4) connected to, and, a buffer connected to the clock terminal (E) of the microprocessor (1) (BF _l), the peripheral IC ( In addition to the clock terminal CK of 3), the input terminal of the ORA gate OR ₁ connected to the read and write terminal R / W of the microcomputer 1 is connected to the input terminal through the inverter IV ₁ . The recording terminal WR of the peripheral IC 3 is connected to the output terminal of the OR gate ORl, and the inverter IV ₂ is connected to the reading and recording terminals R / W and the address strobe terminal AS of the microcomputer 1, respectively. The input circuit of the OR gate (OR ₂ ) is connected through the buffer BF ₂ ), and the output terminal of the OR gate (OR ₂ ) is connected to the read terminal RD of the peripheral IC 3.