KR860000228B1 - 반도체 기판과 그 제조방법 - Google Patents
반도체 기판과 그 제조방법 Download PDFInfo
- Publication number
- KR860000228B1 KR860000228B1 KR8202363A KR820002363A KR860000228B1 KR 860000228 B1 KR860000228 B1 KR 860000228B1 KR 8202363 A KR8202363 A KR 8202363A KR 820002363 A KR820002363 A KR 820002363A KR 860000228 B1 KR860000228 B1 KR 860000228B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- defect
- region
- defects
- silicon substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000126 substance Substances 0.000 title 1
- 230000007547 defect Effects 0.000 claims abstract description 46
- 238000010438 heat treatment Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 54
- 239000001301 oxygen Substances 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 29
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 230000006911 nucleation Effects 0.000 abstract 1
- 238000010899 nucleation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 229910052710 silicon Inorganic materials 0.000 description 42
- 239000010703 silicon Substances 0.000 description 42
- 238000005247 gettering Methods 0.000 description 22
- 239000013078 crystal Substances 0.000 description 13
- 238000003475 lamination Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 239000002244 precipitate Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 241000519995 Stachys sylvatica Species 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
본 발명은 반도체 기판과 그 제조방법에 관한 것이며 더 상세히 설명하면 겟터링(gettering) 효과가 커서 여러종류의 반도체 장치의 제조에 지극히 유용한 반도체 기판과 그 제조방법에 관한 것이다.
집적회로(integrated circuit-I.C)든가 고체촬상소자(solid state imaging devide)등의 각종 반도체 장치는 단결성 실리콘기판의 표면영역내에 형성되며 이 실리콘 기판은 쵸코랄스키법(czochralski method)등에 의하여 만들어진 단결정 실리콘막대를 얇은 판상으로 그 두께가 0.2-0.8mm가 되게 절단한 다음 그 절단작업에서 생긴(절단면의 표면에)결정격자파괴층(damaged layer)을 연마 혹은 엣칭(etching)에 의하여 제거시켜 만들어진다.
이와같이 하여 만들어진 실리콘기판의 영역내에 결정결함(結晶欠陷)이든가 유해한 불순물이 남아 있으면 그러한 실리콘기판으로 만들어진 반도체 장치는 그 특성이 지극히 나빠지게 된다. 그래서 실리콘기판의 표면영역내의 결정결함과 해로운 불순물을 제거하는 방법이 여러가지 발표되었다. 그들 발표된 방법중에서, 특히 표면영역내에 존재하는 경정결함과 불순물을 최종적으로 만들어지는 반도체장치에 영향을 주지않는 곳, 즉 실리콘기판의 내부라든가 혹은 뒷면에 이동시켜서 실제로 사용하게되는 표면으로부터 상기의 결정결함과 불순물을 제거시키는 방법을 겟터링(gettering) 방법이라고 부르며 가장 좋은 방법으로 여겨지고 있다.
겟터링 방법으로서 종전에는 실리콘기판 뒷면에 고농도의 인(燐-P)을 확산시키거나 혹은 다량의 알곤(agron)을 주입시킨 다음에 열처리를 하는 방법이 쓰여졌다.
실리콘기판의 뒷면에 인을 고농도를 확산시키면 실리콘원자와 인의 원자의 반지름이 서로 같이 않아서 실리콘 기판뒷면의 결정격자(結晶格子)에 찌그러짐이 생기게되고 더 나아가 전위망(轉位網-dislo-ationnetwork)이 생기게 된다.
이와 같이 뒷면의 결정격자의 찌그러짐이나 전위망이 생겨있는 실리콘기판을 열처리하면 실리콘기판의 표면내에 있었던 해로운 불순물이 기판내부로 확산되어서 결정격자가 찌그러진 부분에 모이게되어 결과적으로 기판의 표면영역에 있던 해로운 불순물이 없어진 셈이되고 또 결정결합이 생기는 것도 막을 수 있다. 알콘이온을 주입시키는 겟터링 방법도 본질적으로는 위에 말한인 확산에 의한 겟터링 방법과 같은 것이다.
실리콘기판의 뒷면에 알곤이온을 주입시키면 알곤이 주입된 영역의 결정격자에 찌그러짐이 생기게되므로 앞에서 설명한 것과 같이 표면영역에 있는 해로운 불순물을 열처리에 의하여 기판의 뒷면의 결정격자가 찌그러진 곳을 이동시켜서 표면영역에는 해로운 불순물이나 결함을 없이할 수가 있다.
한편 실리콘기판 내부에 존재하는 석출물(析出物)(예를들면 SiO2같은 것)과 그것으로부터 발생된 전위(dislocation)도 겟터링 작용이 있다는 것이 발표된 것이 있다(N.Y Tan, etal Applied Physis Letter 30, 175,1977년).
이 방법은 앞서말한 이온주입이나 확산방법과는 다른 방법으로서 실리콘기판내에 처음부터 존재하는 격자간산소(interstitial oxygen)를 석출시켜서 이 석출물에서 발생된 전위에 의하여 해로운 불순물의 겟터링을하는 방법이다. 그래서 이 방법을 "인트린씩 겟터링"(intri-nsic gettering circuit)방법이라고 하며 현재 활발하게 연구되고 있다.
이상 설명한 여러가지 겟터링방법들은 그 공정이 번잡하다던가 혹은 겟터링 효과가 충분히 못한 결점이 있어서 고체촬상소자나 또 대규모 집적회로(largescale integrated circuit)등에 사용할수 있는 높은 품질의 실리콘기판을 양호한 생산성으로(즉 불량품이적게) 만든다는 것은 매우 어려운 일이었다.
본 발명의 목적은 상기한 종전의 문제를 해결하여 고체촬상소자와 고집적밀도의 대규모 반도체집적회로에 사용될 수 있는 반도체기판과 그 제조방법을 제공하는 것이다.
위의 목적을 달성하고자 본 발명에서는 실리콘기판을 정해진 온도에서 열처리를 하여 실리콘기판내에서 실질적인 적층결함(stacking fault)만을 형성시키고 이 적층결함에 의하여 인트린씩 겟터링을 시키는 것이다.
대규모 집적회로등 여러가지 반도체장치를 만드는데 사용되는 실리콘기판은 널리 알려져 있는 바와 같이 쵸코랄스키법에 의하여 만들어진 실리콘막대를 얇은 판모양으로 절단하여 만들어진다.
쵸코랄스키법은 석영(石英)으로 만든 도가니에다 실리콘을 녹이고 실리콘의 종자결정(種子結晶)을 실리콘이 알파상태로 녹아있는 면에 닿게 한 다음 그 종자결정을 조금씩 끌어올려서 단결정실리콘을 성장시키는 방법이다.
따라서 단결정실리콘을 성장시키는 과정에서 도가니를 구성하고 있는 석영(石석英-SiO2)중의 산소가 녹아있는 실리콘 안에 침투되어 들어가는 것을 막을 수 없는 일이기 때문에(석영 도가니를 사용하는한) 결과적으로 만들어지는 단결정실리콘막대는 과포화의 격자간산소(super suturated interstitial oxygen)을 함유하게 된다.
종전의 인트린씩 겟터링 방법에서는 격자간 산소를 열처리에 의하여 실리콘 기판내부에 SiO2의 형태로 석출시키고 더 열처리를 진행하여 석출물에 의하여 발생되는 전위(轉位-gettering)로 겟터링을 하는 방식이었다.
그러나 상기한 종전의 방법에 의하여 만들어진 실리콘 기판은 그 표면영역에 있는 결함이 완전히 제거되지 못하였음으로 고체촬영소자등의 재료로 사용하기에는 곤란한 것이었다.
본 발명은 상술한 바와 같이 겟터링 효과가 충분치 못하데 되는 원인이 석출물에 의하여 발생된 전위를 이용하여 겟터링을 하기 때문이라는 새로운 결론을 얻고 이것을 바탕으로 하여 새로운 방법을 찾아낸 것이다. 즉, 열처리 조건을 정해진 범위 안에서 실시하여 정해진 두께의 무결함(無欠陷)층을 만드는 것과 병행하여 석출물에 의하여 발생한 전위에 의하지 않고 다만 적층결함에 이하여 겟터링을 하는 방법이다.
본 발명은 이하 설명하는 3가지 공정을 포함한다.
제1공정은 실리콘 기판의 표면(반도체 장치의 소자가 만들어지게될 부분)영역내에 들어있는 산소를 비산화분위기(非酸化雰圍氣)가운데에서 열처리를 하여 외부로 발산시켜서 두께가 약 5㎛-100㎛정도의 저산소영역(oxygen reduced region)을 만드는 공정다.
즉 우선 쵸코랄스키 방법에 의하여 만들어진 단결정 실리콘막대를 절단하여 두께가 약 0.2m/m-0.8m/m의 원판을 만든다음 기계적인 연마공정과 화학적인 엣칭공정을 거쳐서 절단작업시에 생긴 단결정의 찌그러진 층을 제거하는 공정까지 종전의 방법과 같다.
다음에는 질소(N2), 알곤(Argon), 헬륨(Helium)등의 비산화분위기 중에서 약 1000℃ #1200℃의 온도로 열처리를 하여 실리콘기판표면 영역에 포함되어 있는 산소를 외부로 발산시켜 제거하고 두께가 약 5㎛-100㎛의 저산소영역을 형성시킨다.
저산소영역의 두께가 5㎛보다 얇으면 기판내부에 있는 적층결합의 일부가 표면영역에 나타나는 수가 있고 또 두께가 100㎛보다 더 두껍게 되면 적층결함을 이용한 겟터링 효과가 충분하지 못하게 되어 표면영역의 특성이 저하될 우려가 있다. 이와 같은 이유때문에 본 공정에서 형성되는 저산소영역의 두께는 약 5㎛-100㎛가 되는 것이 바람직스럽다.
이 공정에서 형성되어지는 저산소영역의 두께는 열처리 조건에 의하여 결정된다.
예를들면 1,200℃로 16시간동안 열처리를 하면 약 50㎛ 두께의 저산소영역을 만들 수 있고, 1,000℃에서 30분동안 열처리를 하면 약 5㎛두께으 저산소영역이 형성된다.
열처리 온도를 일정하게 하였을 때에 형성되는 저산소영역의 두께는 열처리 기간의 제곱근(平方根)에 비례하게 됨으로 저산소 영역의 두께를 필요한 두께가 되도록 제어하는 것은 어렵지 않다. 그러나 열처리 온도가 1,000℃ 이하이면 산소의 발산(밖으로)이 잘되지 않고 또 1,200℃ 이상이면 열처리 용기의 파손이라든가 Si기판이 휘어지든가 하여 장치상의 문제가 발생하게 되므로 이 공정에서의 열처리온도는 1,000℃-1,200℃의 범위가 바람직스럽다.
제2공정은 실리콘기판내의 격자간 산소에 의하여 결함의 핵을 형성시키는 공정이다.
즉, 앞서 말한 제1공정이 끝난 다음에 약 600℃-1,000℃의 온도로 열처리 하게되면 격자간 산소의 이동이 일어나 결합의 핵이 형성된다. 이 공정에 있어서 열처리 온도가 600℃ 이하이면 격자간 산소의 이동이 어렵게 되어 결함의 핵이 형성되지 못한다. 또 열처리온도가 1,000℃이상일때에는 격자간 산소의 과포화(super suturation)도가 낮아지게 됨으로서 역시 결함의 핵의 형성이 어렵게된다.
따라서 이 공정에서의 적당한 열처리온도는 600℃-1,000℃로 하는 것이 바람직스럽다.
열처리 시간은 약 1시간이상이면 만족스럽고 장시간 열처리를 해도 지장이 없다.
제3공정은 열처리에 의하여 실리콘기판 내부에 적층결함을 형성하는 공정이다.
즉, 앞서 말한 제1공정과 제2공정이 끝난 다음에 약 1,050℃-1,150℃의 온도로 열처리를 하게되면 제1공정에 의하여 실리콘기판 상부에 형성된 저탄소 영역 바로 밑부분에 적층결함이 형성되어 겟터링이 일어나게 된다.
적층결함이라는 것은 처음부터 존재하여 있던 결정면이 열처리에 의하여 형성되는 정해진 넓이를 가지는 새로운 결정면을 말하는 것이며 이러한 적층결함을 이용하여 겟터링을 하면 표면영역역에 있던 결함과 불순물이 쉽게 제거되어 좋은 결과를 얻게된다는 것을 발견하였다.
그리고 겟터링 효과가 크게 낮아지는 것도 발견되었으므로 앞서 설명한 제2공정에 의하여 결함의 핵을 형성한 다음 제3공정에서는 적층결함만을 실리콘기판내에 형성되게 하여 겟터링을 하게되면 지극히 양호한 결과를 얻을 수가 있다. 적층결함만이 형성되게 하려면 제3공정에서의 열처리 온도를 정해진 범위내에 유지하는 것이 중요하다. 즉, 제3공정에서의 열처리온도를 약1,050℃-1,150℃의 범위내에 유지하면 실질적으로 적층결함만이 형성되고 그 외의 결함은 실질적으로 형성되지 않는 것을 전자현미경에 의한 관찰결과 확인되었다. 한편, 제3공정에서 열처리온도가 1,050℃-1,150℃보다 높거나 혹은 낮으며 적층결함 뿐만 아니라 앞에서 말한 격자간 산소에 의하여 생기는 석출물(SiO2)이 석출되고 이 석출물에 의하여 적층결함 이외의 결함이나 또 전위가 적층결함과 공존하게된다. 그러면 적층결함에 의한 겟터링의 효과는 크게 감소되기 때문에 제3 공정에서는 약 1,050℃-1,150℃의 범위에서 열처리를 하여 적층함 이외의 결함이 형성되지 못하게 하여 겟터링을 하여야 한다.
표 1은 각각 서로 다른 방법에 의하여 겟터링을한 세가지의 실리콘 기판의 특성을 비교한 표이다. 표1에서 실리콘 기판 A는 상기한 제1공정을 거치지 않고 제2공정과 제3공정만을 거쳐서 만들어진 기판이다. 즉, 제2공정에서는 산소분위기 중에서 1,000℃로 10시간 열처리를 하고 제3공정에서는 산소분위기중에서 1,200℃로 3시간동안 열처리를 한 것이다.
실리콘기판 B는 먼저 무결함영역을 형성케하는 제1공정을 거친 다음에 먼저 기판 A와 똑같은 공정을 거쳐서 만들어진 것이다. 즉, 소분위기 중에서 1,200℃의 온도로 16시간 열처리를 하여 두께가 약 50㎛의 무결함영역을 형성하였다. 그 다음의 제2공정과 제3공정은 실리콘기판 A를 만들때와 똑같은 조건으로 만들었다.
실리콘기판 C는 본 발명의 방법에 따라서 만들어진 것이며 제3공정에서의 열처리온도를 1,100℃로 한것 외에는 기판 B를 만들때와 같은 방법이다.
이상과 같이하여 만들어진 실리콘기판 A,B,C를 사용하여 잘알려진 MOS과정(예를들면 IEEE Transaction on electron, devices, 1980년 8월호 pp.1676-1681 혹은 IEEE Transaction on electron devices Vol ED-27, No : 8 1980년 8월호 pp.168-1687)에 의하여 고체촬상소자를 형성하고 이들 소자의 표면에 발생한 결함밀도와 모니터텔레비죤(Moniter Television) 화면상에 나타난 화상결함(image defect)인 백색점(white blemish)의 수를 비교한 것이다.
[표 1]
* SF............적층결함
P................석출물
D................전위
표 1에서 보면 공정 1을 거치지 않아서 저산소영역을 형성하지 않은 실리콘기판 A는 표면 결함밀도와 백석점의 수가 대단히 많아서 전연사용할 수가 없다는 것은 말할 필요조차 없다. 또 실리콘기판 B는 무결함영역을 형성하였지만 적층결함외에 석출물이라던가 또는 석출물에 의한 전위가 공존하고 있어서 표면 결함 밀도도 비교적 높고 백색점도 4개나 확인되었다. 텔레비죤의 화면에 백색점이 있게되면 화상의 질이 많이 떨어지게되므로 4개씩이나 백색점이 있는 실리콘기판을 실제적으로 제품생산에 사용할 수는 없다. 그러나 본 발명의 방법에 의하여 형성한 실리콘기판 C는 벌크디펙트 밀도가 기판 B보다 약간 적을 뿐만 아니라 적층결함만이 형성되어서 지극히 우수한 겟터링 효과를 나타내어 표면결함밀도와 백색점의 수가 모두 0이다.
이상 설명에서 할수 있는 바와 같이 본 발명의 방법에 의하면 매우 우수한 겟터링 효과를 얻을 수가 있어서 종전의 방법에 의하여 만들어지는 것보다 월등히 우수한 실리콘기판을 만들수가 있다.
설명의 편의상 본 발명의 효과를 고체촬상소자를 가지고 설명하였지만 본 발명은 고체촬상소자뿐만 아니라 집적밀도가 대단히 큰 대규모 집적회로의 형성에 지극히 필요한 것이다. 그리고 본 발명에서 공정 1은 기판의 표면영역내에 표함되어 있는 산소를 외부로 발산시키는 과정이기 때문에 기판표면을 노출시켜야 하며, 또 표면이 산화되는 것을 방지하기 위하여 비산화분위기내에서 가열하는 것이 바람직하다.
공정 2와 3은 산소를 발산시킬 필요가 없으므로 기판의 표면을 덮든지 덮지않든지 상관없으며 가열분위기(加熱雰圍氣)도 산화성 혹으 비산화성 개스(Gas) 어느것을 사용하여도 무방하다.
그리고 상술한 공정 1,2,3은 모두가 서로 독립된 공정임으로 따로 따로 공정을 거쳐도 좋지만 다른 공정 예를들면, 산화공정 혹은 확산 공정등 반도체 장치를 만들때에 거쳐야할 여러가지 공정에서 동시에 처리하여도 무방하다.
Claims (6)
- 반도체 소자를 형성하게될 표면영역내에 만들어진 무결함영역과 그 무결함영역 바로 밑에 결함이 이루어져 있는 반도체기판에서 위의 무결함영역의 두께는 약 5㎛-100㎛이고 또 위의 결함은 실질적으로 적층결함뿐인 반도체기판.
- 다음의 과정(step)을 포함하는 기판의 제조방법.(1) 반도체기판을 열처리하여 상기 반도체기판의 표면영역 내에 포함되어 있는 산소를 제거하여 저산소영역을 형성하는 과정.(2) 열처리를 하여 상기 저산소영역의 바로 밑에 결함의 핵을 형성하는 과정.(3) 열처리를 하여 상기 저산소영역의 바로 밑에 실질적으로 적층결함만을 형성시켜서 이 적층결함에 의하여 겟터링(gettering)을 시키는 과정.
- 청구범위 2에 있어서 (1)항의 열처리 과정온도를 약1,000-1,200℃로 하는 것.
- 청구범위 또는 3에 있어서 상기의 열처리를 비산화분위기 안에서 하는 것.
- 청구범위 2에 있어서 (2)항의 열처리과정 온도를 약 600℃-1,000℃로 하는 것.
- 청구범위 2에 있어서 (3)항의 열처리과정 온도를 약 1,050℃-1,150℃로 하는 것.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56-81047 | 1981-05-29 | ||
JP56081047A JPS57197827A (en) | 1981-05-29 | 1981-05-29 | Semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840000075A KR840000075A (ko) | 1984-01-30 |
KR860000228B1 true KR860000228B1 (ko) | 1986-03-15 |
Family
ID=13735503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8202363A KR860000228B1 (ko) | 1981-05-29 | 1982-05-28 | 반도체 기판과 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0066461A2 (ko) |
JP (1) | JPS57197827A (ko) |
KR (1) | KR860000228B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4548654A (en) * | 1983-06-03 | 1985-10-22 | Motorola, Inc. | Surface denuding of silicon wafer |
US4666532A (en) * | 1984-05-04 | 1987-05-19 | Monsanto Company | Denuding silicon substrates with oxygen and halogen |
US4622082A (en) * | 1984-06-25 | 1986-11-11 | Monsanto Company | Conditioned semiconductor substrates |
JPS6124240A (ja) * | 1984-07-13 | 1986-02-01 | Toshiba Corp | 半導体基板 |
GB8423558D0 (en) * | 1984-09-18 | 1984-10-24 | Secr Defence | Semi-conductor solar cells |
JP3011982B2 (ja) * | 1990-09-14 | 2000-02-21 | コマツ電子金属株式会社 | 半導体装置の製造方法 |
IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
CA2064486C (en) * | 1992-03-31 | 2001-08-21 | Alain Comeau | Method of preparing semiconductor wafer with good intrinsic gettering |
US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
AUPO247496A0 (en) | 1996-09-23 | 1996-10-17 | Resmed Limited | Assisted ventilation to match patient respiratory need |
GB2574879B (en) * | 2018-06-22 | 2022-12-28 | X Fab Semiconductor Foundries Gmbh | Substrates for III-nitride epitaxy |
-
1981
- 1981-05-29 JP JP56081047A patent/JPS57197827A/ja active Pending
-
1982
- 1982-05-27 EP EP82302746A patent/EP0066461A2/en not_active Withdrawn
- 1982-05-28 KR KR8202363A patent/KR860000228B1/ko active Pre-grant Review Request
Also Published As
Publication number | Publication date |
---|---|
EP0066461A2 (en) | 1982-12-08 |
JPS57197827A (en) | 1982-12-04 |
KR840000075A (ko) | 1984-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4376657A (en) | Method of making fault-free surface zone in semiconductor devices by step-wise heat treating | |
US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
JP2726583B2 (ja) | 半導体基板 | |
US4645546A (en) | Semiconductor substrate | |
JPH0684925A (ja) | 半導体基板およびその処理方法 | |
KR860000228B1 (ko) | 반도체 기판과 그 제조방법 | |
JP3381816B2 (ja) | 半導体基板の製造方法 | |
JPH0518254B2 (ko) | ||
JPH05308076A (ja) | シリコンウエーハの酸素析出方法 | |
US5574307A (en) | Semiconductor device and method of producing the same | |
JPS60136218A (ja) | 半導体装置およびその製造方法 | |
JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
JP2602857B2 (ja) | 半導体結晶基板の改善方法 | |
JPH06310517A (ja) | 半導体基板及びその製造方法 | |
JPH023539B2 (ko) | ||
JPH09199507A (ja) | 半導体基板およびその製造方法 | |
JPH08162461A (ja) | 半導体基板の熱処理方法 | |
JP3220961B2 (ja) | エピタキシャル半導体ウエーハの製造方法 | |
JPH088263A (ja) | 半導体基板 | |
JPH0436457B2 (ko) | ||
JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
JP2652344B2 (ja) | シリコンウエーハ | |
JP4144163B2 (ja) | エピタキシャルウェーハの製造方法 | |
JPS60176241A (ja) | 半導体基板の製造方法 | |
JPS6258138B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
G160 | Decision to publish patent application | ||
O035 | Opposition [patent]: request for opposition |
Free format text: OPPOSITION NUMBER: 001986002092; OPPOSITION DATE: 19860515 |