KR850002693A - SOI(Silican On Insulator) 기판상에 형성된 래터럴 바이플라 트랜지스터(Lateral Bipolar Transistor) - Google Patents
SOI(Silican On Insulator) 기판상에 형성된 래터럴 바이플라 트랜지스터(Lateral Bipolar Transistor) Download PDFInfo
- Publication number
- KR850002693A KR850002693A KR1019840005403A KR840005403A KR850002693A KR 850002693 A KR850002693 A KR 850002693A KR 1019840005403 A KR1019840005403 A KR 1019840005403A KR 840005403 A KR840005403 A KR 840005403A KR 850002693 A KR850002693 A KR 850002693A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- base electrode
- layer
- dopant
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 29
- 239000012212 insulator Substances 0.000 title claims description 17
- 229910052710 silicon Inorganic materials 0.000 title claims description 6
- 239000010703 silicon Substances 0.000 title claims description 6
- 239000002019 doping agent Substances 0.000 claims description 30
- 238000009826 distribution Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 10
- 238000000034 method Methods 0.000 claims 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 229910016006 MoSi Inorganic materials 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 239000012141 concentrate Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 기판에 형성된 종래 기술의 래터럴 바이폴라 트랜지스터(Lateral Bipolar Transistor)의 구조를 도식적으로 보여주는 횡단면도. 제2도 (a)는 SOI(Silicon On Insulator) 기판상에 형성된 종래 기술의 래터럴 바이폴라 트랜지스터의 횡단면도. 제2도(b)는 종래 기술의 래터럴 바이폴라 트랜지스터의 평면도이며, 전극들의 배열을 도시한 것. 제3도(a)는 그 구조를 도시하는 본 발명에 의하여 SOI 기판상에 형성된 래터럴 바이폴라 트랜지스터의 횡단면도. 제3도(b)는 (a)도의 것과 같은 동일 래터럴 바이폴라 트랜지스터의 평면도. 제4도(a)는 다른 형태의 래터럴 바이폴라 트랜지스터의 평면도이며, 본 발명에 의하여 SOI 기판상에 형성된 것. 제4도(b)는 제4도(a)의 것과 같은 동일 래터럴 바이폴라 트랜지스터의 횡단면도. 제5도(a)는 본 발명에 의하여 SCI 기판상에 형성된 래터럴 바이폴라 트랜지스터의 베이스영역에서 도펀트dopant) 농도분포를 나타내는 그래프. 제5도(b)는 제5도(a)에서 보여주는 도펀트분포에 대하여 본 발명에 의하여 SOI 기판상에 형성된 래터럴 바이폴라 트랜지스터의 베이스 영역에서 전계밀도를 나타내는 그래프. 제5도(c)는 본 발명에 의하여 SOI 기판상에 형성된 래터럴 바이폴라 트랜지스터의 베이스 영역에서 다른 도펀트 농도분포를 나타내는 그래프.
Claims (12)
- 절연기판 위의 실리콘층(SOI)에 형성된 것으로서 상기 실리콘층에 첫번째 도전성형의 베이스영역이 형성되어 있으며, 상기 첫번째 도전성 형과 반대인 두번째 도전성형의 에미터영역을 구성하며, 상기 에미터영역은 상기 실리콘층에 형성되고, 상기 베이스 영역과 접합을 이루며, 상기의 두번째 도전성형으로 콜렉터영영이 상기 실이콘층에 형성되며, 상기 에미터 영역에 대해 상기의 베이스 영역의 반대쪽에 놓여지고, 상기 콜렉터영역은 상기 베이스영역과 접합을 이루며 상기의 첫번재 도전성형 반도체는 베이스전극이 상기 베이스영역에 형성되며, 상기 베이스전극은 상기 베이스영역과 경계를 이루며, 상기 에미터영역과 콜렉터영역과 전기적으로 절연되어 있으며, 상기 베이스영역, 상기 에미터영역과 상기 콜렉터영역은 상기 아래쪽의 기판 절연체와 접하여 구성된 래터럴 바이폴라 트랜지스터.
- 청구범위 제1항에 있어서, 상기 기판의 표면에 수직 방향으로 상기 베이스영역에 함유된 상기 첫번째의 도전성형 도펀트(dopant) 농도분포는 상기 베이스 전극과 상기 절연체 사이 부분에 최소치로 요면(凹面) 종단면도를 가지는 래터럴 바이폴라 트랜지스터.
- 청구범위 제1항에 있어서, 상기 기판의 표면에 수직 방향으로 상기 베이스 영역에 함유된 첫번째의 도전성형의 도펀트의 농도분포가 상기 베이스영역과 상기 절연체 사이의 경계부분에 최소치로 요면(凹面)종단면도를 가지는 래터럴 바이폴라 트랜지스터.
- 청구범위 제1,2,3항에 있어서, 상기 콜렉터영역은 첫번째 콜렉터 영역과 두번째 콜렉터영역을 포함하며 상기 첫번째 콜렉터영역은 상기 두번째 콜렉터영역보다 가볍게 도우프(dope)되어 있으며, 상기 첫번째 콜렉터영역은 상기 베이스 전극에 접해있고, 상기 베이스전극에 함유된 도펀트 농도는 상기 베이스영역과 상기 첫번째의 콜렉터 영역에 함유된 도펀트 농도보다 높게되는 래터럴 바이폴라 트랜지스터.
- 청구범위 제1,2,3,4항에 있어서, 상기 베이스전극의 폭은 상기 베이스영역과 같거나 넓게되는 래터럴 바이폴라 트랜지스터.
- 청구범위 제1,2,3,4항에 있어서, 상기 베이스전극은 열저항성 반도체 물질로 되어있는 래터럴 바이폴라 트랜지스터.
- 청구범위 제6항에 있어서, 상기 베이스전극의 물질은 다결정질 실리콘, MoSi2, WSi2에서 선택되는 래터럴 바이폴라 트랜지스터.
- 청구범위 제1,2,3,4항에 있어서, 상기 베이스전극의 측면은 특정한 넓이를 갖는 절연체의 좁은 층으로 덮혀있는 래터럴 바이폴라 트랜지스터.
- 상기 기판위에 형성된 상기 절연체 위의 단결정 실리콘 트랜스터영역을 한정하기 위하여 표면산화층을 형성시키고, 첫번째 도전성형의 도펀트로 일정하게 상기 트랜지스터영역에 가볍게 도핑시키며, 기판의 전 표면을 덮는 다결정 실리콘층을 형성시키고, 상기 다결정 실리콘층 위에 Si3N4층을 형성시키며, 패턴방법을 이용하여 상기 트랜지스터 영역을 가로지르는 좁은 베이스폭을 형성시키고, 기판의 전 표면을 덮는 절연층을 형성시키며, 이방성의 에칭방법에 의하여 상기 베이스 전극의 옆벽을 덮는 절연체 울타리를 남기며 절연층은 제거시키고, 첫번째 도전성 타입의 상기 단결정 실리콘영역 부분에 가벼운 농도로 첫번째 도전성형 도펀트를 선택적으로 주입시키고, 상기 절연체 울타리와 상기 베이스전극 위에 남겨진 상기 Si3N4층을 마스크로서 이용하며, 첫번째 도전성의 확산영역을 형성시키기 위하여 주입된 도펀트를 확산시키고, 상기 확산영역이 수직으로 바닥평면에 있는 상기기판의 상기 절연층에 닿게하며 상기 베이스전극의 아래에 위치하는 평면까지 측면으로 확장시키고, 고농도의 두번째 도전성형 도펀트를 상기 첫번째 도전성형의 확산 영역과 두번째 도전성형의 상기 단결정 실리콘 영역부분에 주입시키며, 상기 부분이 상기 베이스전극의 다른 측면에 위치하고 상기 절연체울타리와 상기 베이스 전극 위에 남겨진 상기 Si3N4층을 마스크로 이용하며, 두번째 도전성형의 확산영역을 형성시키기 위하여 전단계에서 주입된 상기 도펀트를 확산시키기 확산영역의 바닥평면이 상기 기판의 상기 절연층에 닿도록 하고 상기 벽이 상기 절연체 울타리 아래의 이미 결정된 위치에 닿도록 하며, 상기 다결정 실리콘층을 노출시키기 위하여 상기 베이스전극 위의 상기 Si3N4층을 제거시키고, 상기 베이스전극의 상기 다결정 실리콘층에 첫번째 도전성형의 도펀트를 고농도로 주입시키며, 첫번째 도전성형의 상기 확산영역과 두번째 도전성형의 확산영역 밑으로 경계면에 닿는 확산영역을 형성시키기 위하여 상기 베이스전극에 주입된 상기 도펀트를 확산시키며, 상기 베이스전극의 확산층은 상기 아랫쪽의 두번째 도전성형 확산영역과 접합을 형성하는 단계로 구성되는 래터럴 바이폴라 트랜지스터를 제조하는 방법.
- 상기 기판위에 형성된 상기 절연체 위의 단결정 실리콘 트랜지스터 영역을 한정하기 위하여 표면산화층을 형성시키고, 두번째 도전성형의 도펀트로 일정하게 상기 트랜지스터 영역에 가볍게 도핑시키며, 기판의 전표면을 덮는 다경정 실리콘층을 형성시키고, 상기 다결정 실리콘층 위에 질화실리콘(Si3N4) 층을 형성시키며, 패턴 방법을 이용하여 상기 트랜트스터 영역을 가로질러 좁은 베이스전극을 형성시키고, 상기 베이스전극의 한쪽에 위치하고 상기 두번째 도전성형의 상기 단결정 실리콘 영역에 첫번째 도전성형의 도펀트를 선택적으로 가벼운 농도로 주입시키고, 상기 베이스전극과 상기 베이스전극위에 남아있는 Si3N4층을 마스크로서 이용하며, 첫번째 도전성의 확산영역을 형성하기 위하여 주입된 도펀트를 확산시키며, 상기 확산영역이 수직으로 상기 기판의 절연층에 닿게하고 상기 베이스전극과 아래에 위치하는 평면까지 측면으로 확장시키고, 상기 기판의 전표면을 덮는 절연층을 형성시키며, 이방성의 에칭방법에 의하여 상기 베이스 전극의 옆벽을 덮는 절연체 울타리를 남기고 상기 절연층을 제거시키며, 고농도의 두번째 도전성형 도펀트를 상기 첫번째 도전성형의 확산영역과 두번째 도전성형의 상기 단결정 실리콘 영역부분에 주입시키며, 상기 부분이 상기 베이스 전극의 다른 측면에 위치하며 상기 절연체 울타리와 베이스 전극 위에 남겨진 상기 Si3N4층을 마스크로 이용하고, 두번째 도전성형의 확산영역을 형성시키기 위하여 전단계에서 주입된 상기 도펀트를 확산시키며 바닥 평면이 상기 기판의 절연층에 닿도록 하고 상기 절연체 울타리 밑에 이미 결정된 위치에 닿도록 하며, 상기 다결정 실리콘층을 노출시키기 위하여 베이스전극 위의 상기 질화실리콘층을 제거시키고, 상기 베이스 전극의 상기 다결정 실리콘층에 첫번째 도전성형의 도펀트를 고농도로 주입시키며, 첫번째 도전성형의 상기 확산영역과 두번째 도전성형의 확산영역 아래에서 경계면에 닿는 확산영역을 형성시키기 위하여 상기 베이스전극에 주입된 상기 도펀트를 확산시키며, 상기 베이스전극의 확산층은 상기 아래쪽의 두번째 도전성형 확산영역과 접합을 형성하는 단계로 구성되는 래터럴 바이폴라 트랜지스터를 제조하는 방법.
- 기판에 형성된 절연층 위에 첫번째 도전성형의 단결정 실리콘 트랜지스터 영역을 형성하고, 기판의 전 표면을 덮는 단결정 실리콘층을 형성시키며, 상기 다결정 실리콘층 위에 질화실리콘(Si3N4) 층을 형성시키고, 패턴 방법을 이용하여 베이스전극을 형성시키며, 기판의 전표면을 덮는 절연층을 형성시키고, 이방성 에칭 방법에 의하여 상기 베이스전극의 옆벽을 덮는 절연체 울타리를 남기고, 절연층을 제거시키며; 첫번째 도전성형의 상기 단결정 실리콘 영역의 선택된 부분을 두번째 도전성형의 도펀트로 도핑시키기 상기 절연체 울타리와 베이스 전극 위에 남겨진 상기 Si3N4층을 마스크로 이용하며, 에미터영역과 콜렉터영역을 형성시키기 위하여 상기 주입된 도펀트를 확산시키고, 상기 다결정 실리콘층을 노출시키기 위하여 상기 베이스 전극 위의 Si3N4층을 제거시키며, 베이스전극의 상기 다결정 실리콘층에 첫번째 도전성형의 도펀트를 주입시키고, 경계면이 상기 기판의 절연층에 닿도록 상기 다결정 실리콘층으로 주입된 도펀트를 확산시키는 단계로 구성되는 래터럴 바이플라 트랜주스터를 제조하는 방법.
- 기판위에 형성된 절연층 위에 첫번째 도전성형의 단결정 실리콘의 트랜지스터영역을 형성시키고 첫번째 도전성형의 도펀트를 상기 트랜지스터영역과 상기 절연층 사이의 경계 근처 부분에 집중시키기 위하여 상기 트랜지스터영역에 고농도로 주입시키며, 기판의 전표면을 덮는 다결정실리콘층을 형성시키고, 상기 다결정 실리콘층 위에 질화실리콘(Si3N4) 층을 형성시키며, 패턴 방식을 이용하여 베이스 전극을 형성시키고, 기판의 전표면을 덮는 절연층을 형성시키며, 이방성 에칭방법에 의해 상기 베이스전극의 옆벽을 덮는 절연체 울타리를 남기고 상기 절연층을 제거하며; 첫번째 도전성형의 상기 단결정 실리콘 영역의 선택된 부분을 두번째 도전성형의 도펀트로 도핑시키며, 절연체 울타리와 상기 베이스 전극 위에 남겨진 질화실리콘층을 마스크로서 이용하고, 에미터 영역과 콜렉터 영역을 형성시키기 위하여 상기 주입된 도펀트를 확산시키며, 상기 다결정 실리콘층을 노출시키기 위하여 상기 베이스전극 위의 Si3N4층을 제거시키고, 상기 베이스 전극의 상기 다결정 실리콘층에 첫번째 도전성형의 도펀트를 주입시키며, 경계면이 상기 기판의 절연층에 닿도록 상기 다결정 실리콘층으로 주입된 도펀트를 확산시키는 단계로 구성되는 래터럴 바이플라 트랜주스터를 제조하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18114083A JPS6074477A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置及びその製造方法 |
| JP58-181140 | 1983-09-29 | ||
| JP24824283A JPS60144967A (ja) | 1983-12-30 | 1983-12-30 | ラテラルバイポーラトランジスタの製造方法 |
| JP58-248242 | 1983-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850002693A true KR850002693A (ko) | 1985-05-15 |
| KR890003474B1 KR890003474B1 (ko) | 1989-09-21 |
Family
ID=26500430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019840005403A KR890003474B1 (ko) | 1983-09-29 | 1984-09-03 | Soi기판상에 형성된 래터럴 바이폴라 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0137992A3 (ko) |
| KR (1) | KR890003474B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2178593B (en) * | 1985-08-02 | 1989-07-26 | Stc Plc | Transistor manufacture |
| US5019525A (en) * | 1987-08-18 | 1991-05-28 | Texas Instruments Incorporated | Method for forming a horizontal self-aligned transistor |
| US4922315A (en) * | 1987-11-13 | 1990-05-01 | Kopin Corporation | Control gate lateral silicon-on-insulator bipolar transistor |
| US5258644A (en) * | 1988-02-24 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and method of manufacture thereof |
| JP3190057B2 (ja) * | 1990-07-02 | 2001-07-16 | 株式会社東芝 | 複合集積回路装置 |
| US5994739A (en) * | 1990-07-02 | 1999-11-30 | Kabushiki Kaisha Toshiba | Integrated circuit device |
| JPH0831478B2 (ja) * | 1990-12-06 | 1996-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
| US5298786A (en) * | 1990-12-06 | 1994-03-29 | International Business Machines Corp. | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same |
| DE4317720C2 (de) * | 1993-05-27 | 1995-07-20 | Siemens Ag | Lateraler Bipolartransistor |
| DE19515797C1 (de) * | 1995-04-28 | 1996-09-19 | Siemens Ag | SOI-BiCMOS-Verfahren |
| US11276770B2 (en) | 2019-11-05 | 2022-03-15 | Globalfoundries U.S. Inc. | Gate controlled lateral bipolar junction/heterojunction transistors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050965A (en) * | 1975-10-21 | 1977-09-27 | The United States Of America As Represented By The Secretary Of The Air Force | Simultaneous fabrication of CMOS transistors and bipolar devices |
| CA1179786A (en) * | 1980-10-23 | 1984-12-18 | Madhukar B. Vora | Lateral transistor structure having self-aligned base and base contact and method of fabrication |
| FR2501912A1 (fr) * | 1981-03-13 | 1982-09-17 | Efcis | Transistor bipolaire lateral sur isolant et son procede de fabrication |
-
1984
- 1984-08-28 EP EP84110211A patent/EP0137992A3/en not_active Withdrawn
- 1984-09-03 KR KR1019840005403A patent/KR890003474B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890003474B1 (ko) | 1989-09-21 |
| EP0137992A3 (en) | 1987-01-21 |
| EP0137992A2 (en) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242691A (en) | MOS Semiconductor device | |
| EP1191600A2 (en) | Insulated gate semiconductor device | |
| KR860001490A (ko) | 종형 mosfet와 그 제조방법 | |
| KR970054231A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| KR860008623A (ko) | 금속 산화물 반도체 전계효과 트랜지스터 | |
| EP0091686B1 (en) | Semiconductor device having a diffused region of reduced length and method of fabricating the same | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| US4567641A (en) | Method of fabricating semiconductor devices having a diffused region of reduced length | |
| KR850006775A (ko) | 반도체 장치의 제조방법 | |
| KR850002693A (ko) | SOI(Silican On Insulator) 기판상에 형성된 래터럴 바이플라 트랜지스터(Lateral Bipolar Transistor) | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| KR910019143A (ko) | 고성능 반도체 디바이스 및 그 제조방법 | |
| KR860008624A (ko) | 금속 산화물 반도체 전계효과 트랜지스터 | |
| US5179034A (en) | Method for fabricating insulated gate semiconductor device | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| KR900007048B1 (ko) | 종형 mos 반도체장치 | |
| KR880003438A (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
| JP3528750B2 (ja) | 半導体装置 | |
| US4721682A (en) | Isolation and substrate connection for a bipolar integrated circuit | |
| KR860008625A (ko) | 절연게이트 반도체 장치 | |
| KR880011935A (ko) | 반도체 장치 및 제조 방법 | |
| KR920010962A (ko) | 반도체 디바이스 및 그 형성 방법 | |
| KR100486191B1 (ko) | 집적 ｃｍｏｓ-회로 및 상기 회로의 제조 방법 | |
| KR940008130A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |