KR800000888B1 - 반도체 장치 - Google Patents

Abstract

내용 없음.

Description

반도체 장치

제1도는 본 발명에 의한 반도체장치의 일예의 확대단면도

제2도는 제1도장치의 상면도

제3도는 제1도장치 제법일예를 도시한 공정도

제4도는 다결정 또는 비정질 실리콘 내의 산소도우핑량과 밴드갭의 관계를 도시한 측정곡선도

제5도는 본 발명 장치를 얻는 방법 설명을 위한 도면

제6도는 본 발명에 의한 반도체 장치의 다른 실시예 설명을 위한 에너지대를 도시한 도면

제7도는 본 발명 장치의 다른 실시예의 제조공정도

제8도는 다결정 또는 비정질실리콘의 산소도우프량과 저항률의 관계측정 곡선도

제9도는 본 발명 장치의 다른 실시예의 확대단면도

제10도는 본 발명 설명을 위한 에너지대의 도면

본 발명은 반도체 장치에 관한것이며 특히 밴드갭폭(금지대폭)이 다른 물질의 접합에 의한 헤테로 접합을 갖는 반도체 장치에 관한 것이다.

트랜지스터 종류에 있어서, 그 베이스 영역을 구성하는 물질의 밴드 갭폭보다도 큰 밴드갭폭을 갖는 물질로서 에미터영역을 구성하고, 에미터 접합에 있어서 헤테로 접합을 형성하도록한 소위 와이드갭 에미터형 트랜지스터가 있다.

이와같은 트랜지스터에 있어서는, 그 베이스 영역의 불순물농도를 10¹⁹cm^-3정도 이상으로 크게하여도 베이스와 에미터영역의 밴드갭폭차에 기인하여 충분한 에미터내의 다수 캐리어 전류에 비해, 에미터내의 소수 캐리어 전류를 작게하는 것이 가능하다. 에미터 주입효율 γ를 1에 가까운 것으로 하는 것이 가능하고, 큰 h_FE(에미터 접지전류증폭율)를 갖는 트랜지스터를 얻는 것이 가능하다.

그렇지만, 이 헤테로 접합을 형성하는 물질의 조합으로서는, 양자의 격자정수의 차가 작은 것, 또 양자의 열팽창게수가 될 열왜곡의 발생이 적은 것등의 제한에 만족하기 위하여 일반적으로는 GaAs와 Ge를 조합시키고, 혹은 GaAlAs와 GaAs의 조합이 알려져 있는데에 불과하다.

본 발명자등은, 다결정 또는 비정질 실리콘내에 산소를 도우프한 것으로서, 그 산소의 도우프량을 증가시켜 가므로써 이에 따라 그 물질의 밴드갭폭이 점차 크게되어 SiO₂밴드폭에 가까운 것이됨을 광학적으로 관찰하였다. 이에 따라, 실리콘(Si)과 산소를 도우프한 다결정(多結晶) 또는 비정질(非晶質) 실리콘과의 조합에 의해 특성이 좋은 헤테로 접합을 형성할 수 있는 것을 발견하였다.

본 발명에 의하면, 산소가 도우프된 다결정 또는 비정질의 실리콘층과, 실리콘과의 접촉에 의해 형성된 헤테로 접합을 갖는 반도체 장치, 와이드갭 에미터형 트랜지스터가 제공된다.

제1도와 제2도를 참조하여 본 발명에 의한 와이드 갭 에미터형 트랜지스터의 일예를 설명하겠다.

이 경우, 하나의 도전형인 N형 콜렉터 영역을 구성하는 실리콘 기체(1)를 준비하고, 한쪽 주면에 임하여 비교적 높은 불순물 농도 즉 10¹⁹cm^-3정도이상의 농도를 갖는 다른 도전형이 P형 베이스 영역(2)을 선택적으로 확산하고, 그위에 산소 O와, 베이스 영역(2)과는 다른 도전형으로 N형(도우너) 불순물인(燐) P를 도우프한 다결정 또는 비정질 실리콘층(3)을 피착한다. 또 이 다결정 또는 비정질 실리콘층(3) 위에는, 산소를 도우프하지 않은 층(3)과 같은 도전형인 불순물이 똑같이 고농도로 도우프된 N형 다결정 또는 비정질 실리콘 층(4)을 필요에 따라 피착한다.

그리고, 산소가 도우프된 다결정 또는 비정질 실리콘 층(3)위에 산소가 도우프되지 않은 고불순물농도의 다결정 또는 비정질 실리콘층(4)상에 에미터 전극(9e)을 저항성으로 피착하고 베이스영역(2)상에 베이스 전극(9b)을 저항성으로 피착한다. 또 이 경우 전극(9e)으로서 Cr-Au합금을 사용하는 경우에는, 이 합금이 산소가 도우프된 다결정 또는 비정질 실리콘층(3)에 양호하게 밀착할 수 있으므로 층(3)상에 층(4)의 형성은 생략할 수 있지만, 전극으로서 Al을 사용하는 경우에는 층(3)과 Al은 비교적 저저항 접촉이므로 층(3)상에 층(4)을 형성한다.

이렇게하면, 다결정 또는 비정질 실리콘층(3)이 에미터 영역으로되고 이것과 베이스 영역(2)의 사이에 헤테로 접합 J가 형성된다. 도시한 예에서는 N형의 고농도 실리콘 단결정기판(5)상에 같은 N형 불순물을 갖으며, 이보다 비교적 낮은 불순물 농도의 실리콘층(6)을 에피택셜 성장하여, 실리콘 기체(1)를 구성한다. 일부에 선택적 확산으로 베이스 영역(2)을 형성한 도면의 실시예에서는 그 일부에 다시 고농도 P형 베이스전극 취출 영역(7)을 선택 확산으로 형성한 경우이다. 이 베이스 영역(2)상에 소요의 간격을 갖고 다결정 또는 비정질 실리콘층(3)과 (4)를 섬형태로 형성한 경우로, 이 베이스전극 취출영역(4) 위에는 베이스 전극(9b)를 마디형으로 저항성 피착하고, 다시 제각기 다결정 실리콘층(4)위에는 공동 에미터전극(9e)을 똑같이 마디형태로 저항성 피착한 경우이다. 또(10)은 SiO₂등의 표면 보호용 절연층이다.

본 발명에 의한 트랜지스터의 이해를 쉽게하기 위해서, 상술한 트랜지스터를 만드는 제조방법의 일예를 제3도를 참조하여 설명한다.

우선, 제3a도에 도시한 바와 같이, 고농도 N형의 다결정 실리콘 기판(5)을 설치하고 그위에 같은 도전형 이지만 불순물 농도가 낮은 N형 실리콘층(6)을 에피택셜 성장하며 반도체 기체(1)를 형성하고, 이것을 열산화하므로 SiO₂로 된 그리고 불순물 확산마스크가 되는 표면 보호용절연층(10)을 형성한다. 이후에, 이 절연층(10)에 대해 포토에칭을 하여 확산창(10a)을 형성한다.

제3b도에 도시된 바와같이, 이 확산창(10a)을 거쳐 실리콘층(6)에 비교적 높은 농도인 즉, 10¹⁹내지 10²⁰-cm^-3정도 불순물 농도로 기판과 다른 도전형인 P형 불순물을 확산한다. 다시 필요에 따라 베이스영역(2)의 확산시에 생긴 산화물 절연층(10)에 창을 뚫어 이곳에서 동일 도전형이며 충분히 높은 불순물 농도로 베이스 전극 취출영역(7)을 선택 확산한다.

이후에 제3c도와 같이 베이스 영역(2)상에 그 확산시에 생긴산화물층으로 된 절연층(10)에 창(10b)을 설치한다. 이 창(10b)을 포함하여 전면적으로 산소가 도우프되고 또 불순물로 도우너 불순물인 인 P이 10²⁰-cm^-3정도로 도우프된 다 결정 혹은 비정질 실리콘층(3)을 성장한다. 계속해서 그위에 산소를 포함하지 않는 같은 도우너(donor) 불순물만을 도우프시킨 다결정 또는 비정질실리콘(4)을 연속 성장한다.

그 뒤 제3d도에서와 같이 층들(4)와 (3)에 대해 포토에칭을 하고 창(10b)를 거쳐 노출된 베이스영역(2)상에 피착된 부분 및, 또 필요에 따라, 그 주변부분만을 남기고 다른부분을 제거한다. 그뒤에 열산화처리를 하여 이 다결정 또는 비정질 실리콘층(4)와 (3)의 외부에 노출한 표면을 산화시키고 절연층(10b)을 형성한다. 그 다음에 절연층(10)에 대해, 포토에칭을 하고, 다결정 또는 비정질실리콘층(4)상과 베이스영역(2)상에 제각기 전극창을 열고, 전극들(9b와 9e)를 저항성으로 피착한다. 이렇게하면 제1도와 제2도에서 도시된 와이드 갭(wide gap) 에미터형 트랜지스터가 얻어진다. 여기에 산소를 도우프한 다결정 또는 비정질 실리콘층(3)의 두께는 1,000Å 내지 10,000Å, 즉 5,000Å 정도의 두께로 선정하고 또 그위에 형성한 산소가 도우프되지 않은 다결정 또는 비정질 실리콘층(4)도 5,000Å정도로 선택한다.

또 이 산소를 도우프한 다결정 또는 비정질 실리콘층(3)의 산소도우프량은, 이 다결정 또는 비정질실리콘층(3)의 밴드갭폭이 베이스 영역인 실리콘 밴드갭폭에 비해 0.2eV 이상되도록 그 산소도우핑량을 15원자% 이상으로 선정하는 것이 바람직하다. 즉, 산소 도우프량에 대한 밴드갭폭의 관계는 제4도에서 도시된 바와같이 측정되었다. 이 곡선에서 명백히 알 수 있는 바와같이, 그 산소의 도우프량이 증가하는데 따라 점차 그 금지대역폭인 밴드갭폭이 증대하고 밴드갭폭이 SiO₂에 가까운 것이된다.

또 이 산소를 도우프한 다결정 또는 비정질 실리콘층의 평균입자직경은 50Å 내지 1,000Å으로 선정한다 이와같이 그 입자 직경을 50Å 내지 1,000Å으로 하는 것은 50Å미만에서는 그 특성이 SiO₂층 특성에 가깝고 SiO₂와 같은 메모리 효과가 생긴다. 실제 제조에 있어서도 후술하는 화학적 기상 성장법(CVD법)에 있어서, 반응온도를 낮출필요가 있고, 그 다결정, 또는 비정실 실리콘의 성장속도가 극히 늦어져 제조적으로 불리하다. 1,000Å를 초과 하면 입자직경이 너무 크게되어 누설전류가 증대하게 된다.

또한 산소와 불순물이 도우프된 실리콘층을 얻는 방법에 대해 설명하겠다. 제5도에서와 같이 가열반응로(11)를 설치하고 여기에 캐리어 가스 공급원(12), Si 공급원(13), 산소공급원(14), 불순물원(15)을 연결한다. 여기서 캐리어 가스는 N₂가스를 사용하고, Si 공급원(13)으로서 모노시탄 SiH₄공급원을 사용한다. 산소공급원(14)으로서 이산화질소(N₂O) 또는 일산화질소(NO) 또는 산화질소(N₂O)를 사용한다. 또 불순물원(15)으로서는 도우너 불순물인 경우는 인(P)의 화합물 포스핀(PH₃) 혹은 As 화합물인 AsH₃을 사용하고 억셉터 불순물원으로서는 B를 포함한 화합물 B₂H₆를 CO₂와 같이 사용하며 또는 Al을 포함하는 AlCl₃를 사용할 수 있다. 밸브들(16),(17),(18) 및 (19)는 제각기의 공급원들(12),(13),(14),(15)에서의 제각기 가스들의 공급량을 제각기 조절 또는 차단할 수 있다.

또한 제각기 공급원들(16),(17),(18),(19)에서의 제각기 가스를 밸브들(16) 내지 (19)로서 조정혼합하여 반응로(11) 내에 송입한다.

한편, 반응로(11) 내에는, 다결정 또는 비정질 실리콘층이 생성될 기체(1)를 배치하고, 이 기체(1)의 온도를 600℃ 내지 750℃, 즉 650℃로 가열한다. 이렇게하면 제각기 화합물이 반응하면 기체(1)의 표면에 산소와 불순물을 포함한 다결정과 비정질 실리콘층이 석출 생성된다.

여기에 Si 공급원으로서 SiH₄를 사용하는데 이것이 비교적 낮은 온도인 650℃에서 소망하는 비교적 치밀한 결정입자 직경을 갖는 Si의 다결정 또는 비정질층을 생성할 수 있으나 다른 Si의 공급원인 SiCl₄를 사용할 때는 그 반응온도가 900℃라는 높은 온도이기 때문에, 결정입자가 크게된다. 또 산소공급원(14)으로서 N₂O, NO,NO₂를 사용할 때는 석출된 다결정 또는 비정질실리콘 층내에의 산소 도우핑량의 제어를 쉽게 확실히 할 수 있으므로 이 산소의 도우핑량은 반응로(11)에 공급되는 N₂O,NO,N₂O과 SiH₄에 대한 혼합비를 선정하므로서 제어할 수가 있다.

표 1에서 N₂O와 SiH₄의 혼합비(N₂O/SiH₄)와 산소 O의 양은 도우핑량과 밴드갭폭 Eg의 관계측정치를 표시한다.

[표 1]

상술한 바와같이 기판(1)의 온도를 600° 내지 750℃로 선택한 이유는 600℃미만에서는 다결정 또는 비정질 실리콘층의 성장 속도가 너무 빨라지고 이 두께의 제어가 어렵게 된다. 또한 이때에는 생성된 다결정 또는 비정질실리콘층의 결정입자 직경이 크게된다. 그리고, 이와같이 하여 얻은 산소 O가 도우프되지 않은 다결정 또는 비정질실리콘(4)의 생성은 밸브(78)을 개방하므로서 연속된 작업으로 생성할 수 있다.

상술한 구성에 의한 에미터 접합으로서 헤테로 접합에 의해 구성된 트랜지스터에 의하면, 그 베이스영역의 농도를 충분히 높게하는 것이 가능하므로, 그 베이스 분포저항 rbb´를 충분히 작게하는 것이 가능하고, 주파수 특성이 좋은 트랜지스터를 얻는 것이 가능하다.

또 상술한 본 발명 장치에 의하면, 실리콘과 다결정실리콘의 조합에 의해 헤테로 접합을 형성하므로, 양자간에는 열왜곡등의 발생도 작고 양질의 헤테로 접합을 형성할 수가 있다.

그러므로 이와같은 구성에 의한 트랜지스터의 특성은 본 발명인이 측정한 결과 rbb´가 3.7Ω로 종래의 약 1/10로 할 수 있고 고주파트랜지스터, 스위칭 트랜지스터로서 호적한 것이다. 고로 그 차단주파수 f_T는 15MHz도 되었다.

또 상술한 예에서는 와이드 캡 에미터형 트랜지스터에 본 발명을 적용한 경우이지만, 본 발명을 베이스에서 드리프트 효과를 갖는 트랜지스터에 적용하는 것도 가능하다.

통상 이러한 종류의 드리프트 트랜지스터는 베이스의 불순물 농도에 구배를 형성하므로서 베이스에 드리프트 전위를 형성하는 것이지만 본 발명에 있어서는 제6도에서 그 에너지대형태도면을 도시하듯이 베이스영역의 배드갭폭을 에미터에서 콜렉터쪽으로 향해 점차 작게하므로서 드리프트 전위를 형성한다.

이 경우에 있어서의 일실시예를 제7도를 참조하여 그 이해를 쉽게하기 위해 제법의 일예와 동시에 설명한다.

이 실시예에 있어서는 NPN 트랜지스터에 적용하는 경우로 우선 제7a도에 도시한 바와같이 N형인 고농도를 갖는 실리콘기판(21)을 설치하고, 그위에 이것과 같은 도전형을 갖는 것으로서 이에 비해 낮은 불순물 농도를 갖는 실리콘반도체층(22)을 설치하고, 실리콘 기체(23)를 구성한다. 이위에 억셉터의 불순물인 보론과 특히 산소 O를 도우프한 베이스 영역을 구성하는 다결정 혹은 비정질 실리콘층(24)을 형성한다. 이 경우 그 산소 도우프량을 0 내지 50원자%의 적당한 범위내에서 표면을 향하여 서서히 크게 변화시켜 전술한 CVD 법에 의해 형성한다. 이때 보론의 농도도 변화시켜 산호 도우프량의 증가에 따라 증가시켜 간다. 이것은 산소의 도우프량이 증가하므로써 보론의 활성화율이 저하하므로 이것을 보상하기 위해서이다. 계속해서 이 산소가 도우프된 P형 다결정 또는 비정질 실리콘층상에 똑같이 산소가 도우프되는데, 그 도우프량을 일정하게 유지한다. 또 불순물로서 억셉터로된 불순물로 바꾸어 도우너로된 불순물인 인을 도우프시켜 상술한 것과같이 CVD법에 의해 에미터 영역을 구성하는 다결정 또는 비정질실리콘층(25)을 구성한다.

그 다음에 제7b도와 같이, 다결정 또는 비정질실리콘층(25)상의 일부에 에칭마스크인 왁스(25)를 피착하고, 메사에칭을 하여 다결정 또는 비정질실리콘층(25)의 일부, 즉 양층(24)와 (25)사이의 접합인 에미터 접합 J_c를 일부 남겨 주위를 제거한다.

그다음에 다시 제7c도와 같이 똑같은 에칭마스크(26)를 실리콘층(25)의 메사부와 그 주변 베이스 영역으로된 다결정 또는 비정질실리콘층(24)의 주변부분상의 일부에 걸쳐 피착하고, 실리콘 기체(22)와 그 위의 다결정 또는 비정질 실리콘층(24)의 사이에 형성된 접합인 콜렉터접합 J_c의 일부를 에칭한다.

그 다음에 제7d도와 같이, 마스크(26)를 제거하여 기체(1)의 표면과 제각기의 다결정 또는 비정질실리콘층들상에 표면 보호막(27)을 피착한다. 이 보호막(27)은 도우너 또는 억셉터로 된 불순물은 도우프하지 않고 산소 O가 도우프된 다결정 또는 비정질 실리콘층(28)과, 이 위에 질소가 도우프된 다결정 혹은 비정질 실리콘층 또는 SiO₂와 같은 절연층(29)을 피착하여 만든다.

이 불순물이 도우프되지 않고 산소 O가 도우프된 다결정 또는 비정질실리콘층(28)은 고저항을 나타낸다. 그러므로 SiO₂와 같은 절연층에서의 바람직하지 않은 단점들을 회피할 수 있는 이익이 있는 것이다. 이 SiO₂에 있어서 바람직하지 않은 단점들이란 것은, 이 SiO₂상 또는 SiO₂내에 전하인 나트륨이온 Na⁺이 부착하든가 인입되어 유지되므로서 메모리작용이 생겨 반도체표면의 상태를 변화시키는등, 특성에 대해 불안정한 영향을 미칠우려가 있는 것이다. 그렇지만 산소가 도우프된 다결정 실리콘층에 의하면 고저항을 표시한 것에서는 있지만, 극히 약한 도전성에 의해 이와같은 메모리 효과를 회피할 수 있고, 표시하지 않았지만 반도체 장치의 표면을 수지 모울드로 덮는 경우에 있어서도, 수지의 분극에 의한 반도체 표면의 전기적 특성에 영향을 주지않는다. 이 다결정 또는 비정실 실리콘에 있어서 산소 도우핑량과 저항율(Ωcm)의 관계는 제8도에 도시된 바와같이 측정되었다. 이 측정곡선에서 명백하듯이 산소의 도우핑량이 증가하는데 따라 그 전기 저항이 현저하게 커진다.

제8도의 측정결과는 평균입자직경이 200 내지 300Å 정도인 다결정실리콘에 대해 실시한 측정이다.

여기서도 명백하듯이 산소의 도우핑량이 증가함에 따라 저항이 증대하므로, 패시베이숀(passivation)용의 보호층으로 이용할 수 있지만, 반면 이 산소 도우핑량이 너무 커지면, 그 성질이 SiO₂에 가깝게되어 상술된 SiO₂에서의 결점을 일으키는 것으로 판명되었다. 여기서, 층(28)에 있어서 산소 도우핑량은 2 내지 24원자%로, 바람직하게는 14 내지 35원자%로 선정하는 것이 좋다는 것을 확인하였다.

이 산소를 도우프한 다결정 또는 비정질 실리콘층(28)에 있어서도 그 평균 입자직경을 50Å내지 1,000Å로 선정한다.

또 산소가 도우프된 다결정 또는 비정질실리콘층(28)상에 피착한 질소가 도우프된 다결정 실리콘층(29)은 그 질소의 도우프량을 10원자% 이상으로 선정하는 것이고, 이 질소가 도우프된 다결정 또는 비정질실리콘(29)은 Si₃N₄에 가까운 성질을 표시하기 쉽다. 또한 실제상 이 실리콘층(29)은 이것이 Si₃N₄의 성질을 표시할 정도의 질소량이 도우프되기 쉬운 것이고, 또 이와같은 성질을 갖는 층에서도 하등의 지장이 없을 뿐 아니라 이 Si₃N₄의 성질을 갖는 것으로 만족할 수가 있는 것이다.

이 질소가 도우프된 다결정 또는 비정질 실리콘층(28)의 형성은 제5도에 따라서 설명한 장치에서 밸브들(16)(17)(18)만을 열어 SiH₄와 N₂O의 혼합비를 선택하므로서 생성할 수 있다.

또 질소 N가 도우프된 다결정 또는 비정질 실리콘층(29)을 얻는데는 개폐, 조절밸브(30)를 거쳐 질소공급원(31)인 NH₃공급원을 로(11)에 연결하고 밸브(18)(19)를 닫고 밸브(30)를 열어 NH₃가스를 송입하므로서 얻을 수 있다.

층들(28)과 (29)에 제각기 전극창을 열어 에미터 영역(25)상과 베이스 영역(24)상에 제각기 에미터전극(32)과 베이스 전극(33)을 저항성으로 피착한다. 이렇게 하면 메사형 트랜지스터(34)가 얻어진다.

이와같은 구성에 의한 트랜지스터는 베이스영역(24)에 있어서 밴드갭을 제6도에 설명한 경사를 갖도록 하는 것이 가능하므로 이에 의해 드리프트 전위가 형성된다. 이 때문에 베이스 영역중의 소수 캐리어를 콜렉터 영역에 효율 좋게 대향시키는 효과를 나타낼 수 있어, 종래의 드리프트 베이스 트랜지스터와 똑같은 효과를 가질 수 있는 것이다.

상술한 예에 있어서는 트랜지스터에 본 발명을 적용한 경우이지만, 또 다른 예로서는 전계효과 트랜지스터에 적용하는 것이 가능하고, 이 경우 게이트 접합으로서 상술한 헤테로 접합을 구성한다. 이 경우 일예를 집적 회로에 적용하는 경우에 대해서 제9도를 참조하여 설명하겠다.

도시한 예에서는 P형 단결정 실리콘 기체(41)의 일부에 3개의 N형 섬영역들(42A)(42B)(42C)를 형성하고, 그 하나의 섬영역(42B) 내에 P형 채널영역으로 된 확산영역(43)을 설치한다. 이에 상술한 것과 같이 산소 O가 도우프됨과 동시에 도우너인 N형 불순물인 인이 고농도로 도우프된 다결정 또는 비정질 실리콘층(41)을 선택적으로 피착하여 헤테로 접합으로 만든 게이트 접합(46)을 형성하고 층(44)상에 게이트 전극(45)을 저항성으로 피착한다. 그리고 영역(43)의 게이트부를 끼워 그 양쪽에 소오스전극(47)과 드레인 전극(28)을 저항성 피착하고 섬영역(42)의 N형 부분상에 하부 게이트 전극(49)을 저항성으로 피착한다. 이렇게하면, 섬영역(42B)과 P형 확산영역(43)의 사이에 있는 접합(40)에 의해, 하부 게이트 접합이 형성되고 이 P형 영역(43)에 헤테로 접합(46)을 상부 게이트로 하는 접합형 전계효과 트랜지스터(50)가 얻어진다.

또 다른 섬형태 영역(42A)에서는 이 영역을 콜렉터영역으로하여 상술한 와이드 갭 에미터형 트랜지스터(51)를 구성한 경우이다. 이 트랜지스터(51)에 있어서, 제1도와 대응하는 부분에는 동일부호를 써서 중복설명을 생략하지만(9C)는 콜렉터 전극이다. 다른쪽 N형의 섬영역(42C)에는 P형 에미터 영역(52)와 콜렉터영역(53)이 상호 적정간격을 유지하면서 형성되고 N형 섬영역(42C)를 베이스영역으로하는 종형 PNP트랜지스터(53)가 구성되고 있는 경우로 (55)(56)(57)은 제각기 에미터, 베이스, 콜렉터 각 전극을 표시한다. 또 (58)은 기체(41)의 표면에 형성된 SiO₂와 같은 표면 보호층이다.

상술한 바와같이, 본 발명 구성에 의하면, 질소가 도우프된 다결정 또는 비정질실리콘의 밴드갭이 실리콘의 밴드갭과 다름을 이용하여 각종 헤테로 접합을 갖는 반도체장치를 얻을 수가 있는 것이다.

또 제1도 내지 제3도에서 도시된 그리고 설명된 와이드갭 에미터형 트랜지스터에 있어서, 에미터영역에 있어서도 제6도에 설명한 베이스영역에 있어서 밴드갭폭을 점차 다르게하는 동일한 방법에 의해 에미터에 있어서 베이스와 멀어지는 방향으로 점차 산소의 도우프량을 증대시켜 그 에너지대형태를 제10도와 같이 할 때는 에미터 베이스 사이의 호울, 즉 에미터에 있어서 소수 캐리어가 넘어오는 캐리어를 누르는 효과를 가진다. 이 에미터에 있어서 소수 캐리어 전류를 작게할 수 있으므로 에미터 주입효율 γ의 향상, 또한 h_FE(에미터 접지전류증폭율)의 향상을 꾀할 수가 있다.

본 발명 장치의 다른 예로서는 상술한 본 발명에 의한 산소가 도우프된 밴드갭폭이 큰 다결정 또는 비정질 실리콘을 사용한 헤테로 접합에 의한 콜렉터 접합을 갖는 트랜지스터를 구성할 수가 있다.

또한 상술한 실시예들에 있어서는, NPN트랜지스터 혹은 P채널형 전계효과 트랜지스터에 본 발명을 적용한 경우이지만, PNP 트랜지스터 혹은 N 채널형 전계효과 트랜지스터를 위시하여 각종 반도체 장치에 적용할 수 있는 것은 물론이다.

Claims (1)

1. 본문에 상술하고 도면에 도시한 바와같이, 실리콘 기체상에 산소가 도우프된 다결정 혹은 비정질의 실리콘층이 형성되어 헤테로 접합이 형성된 반도체장치.

Images