JP3037710B2 - 半導体装置およびその半導体装置を使用する電子装置 - Google Patents
半導体装置およびその半導体装置を使用する電子装置Info
- Publication number
- JP3037710B2 JP3037710B2 JP2048321A JP4832190A JP3037710B2 JP 3037710 B2 JP3037710 B2 JP 3037710B2 JP 2048321 A JP2048321 A JP 2048321A JP 4832190 A JP4832190 A JP 4832190A JP 3037710 B2 JP3037710 B2 JP 3037710B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- current
- emitter
- base
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置、特にバイポーラトランジスタ
の構造、およびその応用例としての電子装置に関するも
のである。
の構造、およびその応用例としての電子装置に関するも
のである。
[従来の技術] 従来より、トンネル電流が流れる薄膜をエミッタに有
するもの、例えばトンネル電流を流し得る薄膜としての
絶縁膜が形成されたMIS(メタル/絶縁膜/半導体)構
造のバイポーラトランジスタ(BPT)や、マイクロ・ク
リスタル(μc)をエミッタに用いたヘテロバイポーラ
トランジスタ(HBT)等が知られている。
するもの、例えばトンネル電流を流し得る薄膜としての
絶縁膜が形成されたMIS(メタル/絶縁膜/半導体)構
造のバイポーラトランジスタ(BPT)や、マイクロ・ク
リスタル(μc)をエミッタに用いたヘテロバイポーラ
トランジスタ(HBT)等が知られている。
この場合、前記BPTでは、トンネル電流が流れる薄膜
での電子と正孔のトンネル確率の差を利用して、ベース
からの正孔を前記薄膜で阻止することによりベース電流
の低減を図るようにしている。
での電子と正孔のトンネル確率の差を利用して、ベース
からの正孔を前記薄膜で阻止することによりベース電流
の低減を図るようにしている。
[発明が解決しようとする課題] しかしながら、上記従来構造のMIS構造のBPTは、特に
微少電流領域において酸化膜中における再結合電流が支
配的でベース電流が増大するので、低電流側での電流増
幅率hFE(≒IC/IB)が低下し、極端な場合、1以下の大
きさとなる。また、かかる構造の場合、メタルと絶縁膜
とが反応し易く信頼性に欠ける。さらには、絶縁膜が相
当の厚みを有しているので、直列抵抗が大きいものとな
っている。また、酸化膜の厚みにより、正孔と電子のト
ンネル確率を決めているため、厚みが敏感に前記hFEに
反映されてしまい、個々のBPTの特性バラツキを生じ
る。なお、直列抵抗も同様に変化する。すなわち、すべ
ての酸化膜を安定にÅオーダーで作成することは困難を
伴う。
微少電流領域において酸化膜中における再結合電流が支
配的でベース電流が増大するので、低電流側での電流増
幅率hFE(≒IC/IB)が低下し、極端な場合、1以下の大
きさとなる。また、かかる構造の場合、メタルと絶縁膜
とが反応し易く信頼性に欠ける。さらには、絶縁膜が相
当の厚みを有しているので、直列抵抗が大きいものとな
っている。また、酸化膜の厚みにより、正孔と電子のト
ンネル確率を決めているため、厚みが敏感に前記hFEに
反映されてしまい、個々のBPTの特性バラツキを生じ
る。なお、直列抵抗も同様に変化する。すなわち、すべ
ての酸化膜を安定にÅオーダーで作成することは困難を
伴う。
他方、従来のμcを用いたHBTでは、エミッタ・ベー
ス接合、すなわちμc−Siを用いたエミッタとベースと
の界面が熱処理に対し不安定で変動し易く、安定した製
造を行い難い。これは、μc自体の不安定性や単結晶シ
リコンとの界面における不安定性に基づくこと、さらに
は、通常のμcでは多量の水素を含んでいるので、結晶
の不安定性を助長していること等に起因する。加えて、
μcを用いたものは、製造工程のみならず動作中に特性
劣化が生じ易い。
ス接合、すなわちμc−Siを用いたエミッタとベースと
の界面が熱処理に対し不安定で変動し易く、安定した製
造を行い難い。これは、μc自体の不安定性や単結晶シ
リコンとの界面における不安定性に基づくこと、さらに
は、通常のμcでは多量の水素を含んでいるので、結晶
の不安定性を助長していること等に起因する。加えて、
μcを用いたものは、製造工程のみならず動作中に特性
劣化が生じ易い。
本発明は、上記事情に鑑み、コレクタ電流の広い範囲
に渡って高い電流増幅率を確保することができ、特性の
バラツキが少く、熱処理に耐え、npnおよびpnpのいずれ
のタイプの接合トランジスタにも適用できる等とした半
導体装置、および、その応用例としての電子装置を提供
することを目的としている。
に渡って高い電流増幅率を確保することができ、特性の
バラツキが少く、熱処理に耐え、npnおよびpnpのいずれ
のタイプの接合トランジスタにも適用できる等とした半
導体装置、および、その応用例としての電子装置を提供
することを目的としている。
[課題を解決するための手段] 上記目的を達成すべく、請求項1に記載した本発明の
半導体装置は、第1伝導形のコレクタ領域と、該コレク
タ領域に接して設けられた第2伝導形のベース領域と、
該ベース領域に接して設けられた第1伝導形のエミッタ
領域と、該エミッタ領域上に設けられた電子及び正孔の
いずれのキャリアに対してもトンネル電流を流し得る厚
さとされた薄膜と、該薄膜上に設けられた第1伝導形の
多結晶層とを有し、該エミッタ領域と該多結晶層との間
に電位障壁が形成されるように、該エミッタ領域の不純
物濃度NE1と該多結晶層の不純物濃度NE2との関係を、N
E2>eNE1、但しeは自然対数の底、とするとともに、前
記エミッタ領域は、前記ベース領域から注入される少数
キャリアの拡散長よりも薄い厚みに設定されていること
を特徴とする。
半導体装置は、第1伝導形のコレクタ領域と、該コレク
タ領域に接して設けられた第2伝導形のベース領域と、
該ベース領域に接して設けられた第1伝導形のエミッタ
領域と、該エミッタ領域上に設けられた電子及び正孔の
いずれのキャリアに対してもトンネル電流を流し得る厚
さとされた薄膜と、該薄膜上に設けられた第1伝導形の
多結晶層とを有し、該エミッタ領域と該多結晶層との間
に電位障壁が形成されるように、該エミッタ領域の不純
物濃度NE1と該多結晶層の不純物濃度NE2との関係を、N
E2>eNE1、但しeは自然対数の底、とするとともに、前
記エミッタ領域は、前記ベース領域から注入される少数
キャリアの拡散長よりも薄い厚みに設定されていること
を特徴とする。
請求項2に記載した本発明の電子装置は、請求項1の
半導体装置を光電変換素子として用いていることを特徴
とする。
半導体装置を光電変換素子として用いていることを特徴
とする。
[作用] 超薄膜がエミッタ領域上に形成されることにより正孔
および電子の両方のトンネル確率が同程度になり、電流
増幅率の増大化を実現できる。
および電子の両方のトンネル確率が同程度になり、電流
増幅率の増大化を実現できる。
また、エミッタ領域上の薄膜上に高濃度の多結晶層を
形成しているので、ベース領域から注入された少数キャ
リアの障壁が形成され、これがベース電流の低減に寄与
し、電流増幅率の増大化を実現する。
形成しているので、ベース領域から注入された少数キャ
リアの障壁が形成され、これがベース電流の低減に寄与
し、電流増幅率の増大化を実現する。
さらに、多結晶は薄膜を介して単結晶上に形成される
ので、単結晶上に直接形成する場合に比べて熱に強く、
粒径が一定化し界面も安定したものとなる。
ので、単結晶上に直接形成する場合に比べて熱に強く、
粒径が一定化し界面も安定したものとなる。
また、薄膜にしたため、正孔、電子は充分トンネル
し、酸化膜によりBPTの電流、電圧特性に影響しない。
し、酸化膜によりBPTの電流、電圧特性に影響しない。
すなわち、コレクタ電流は、ベースのみにより決ま
り、ベース電流の値はトンネル膜下のエミッタ濃度、深
さによって決めることができるので、トンネル膜の厚み
により、BPTのhFEの変化は生じない。
り、ベース電流の値はトンネル膜下のエミッタ濃度、深
さによって決めることができるので、トンネル膜の厚み
により、BPTのhFEの変化は生じない。
換言すれば、バラツキの小さい安定なhFEを有したBPT
となる。
となる。
また、エミッタ・ベース接合が、単結晶中に作成され
ると、微少電流領域におけるベース電流の増加を抑える
ことができる。
ると、微少電流領域におけるベース電流の増加を抑える
ことができる。
[実施例] 第1図は本発明の半導体装置の第1実施例を示すもの
である。
である。
同図において、1はシリコン基板であり、該基板1
は、リン(P)、ヒ素(As)、アンチモン(Sb)等の不
純物をドープしてn形としたもの、あるいはボロン
(B)、アルミニウム(Al)、ガリウム(Ga)等の不純
物をドープしてp形としたものから成る。
は、リン(P)、ヒ素(As)、アンチモン(Sb)等の不
純物をドープしてn形としたもの、あるいはボロン
(B)、アルミニウム(Al)、ガリウム(Ga)等の不純
物をドープしてp形としたものから成る。
2はn+埋め込み領域であり、該n+埋め込み領域2は、
例えば不純物濃度1016〜1020[cm-3]から成るものであ
る。
例えば不純物濃度1016〜1020[cm-3]から成るものであ
る。
3はコレクタ領域の一部としてのn形領域であり、該
n形領域3は、エピタキシャル技術等で形成された、不
純物濃度の低いもの(例えば1013〜5×1017[cm-3]程
度のもの)から成る。
n形領域3は、エピタキシャル技術等で形成された、不
純物濃度の低いもの(例えば1013〜5×1017[cm-3]程
度のもの)から成る。
4はベース領域としてのp形領域であり、該p形領域
4は、例えば不純物濃度1015〜1020[cm-3]のものから
成る。
4は、例えば不純物濃度1015〜1020[cm-3]のものから
成る。
5はP+領域であり、該P+領域5はベース抵抗を下げる
ために、例えば不純物濃度1017〜1020[cm-3]のものか
ら成る。
ために、例えば不純物濃度1017〜1020[cm-3]のものか
ら成る。
6はn+エミッタ領域である。
7はn+領域であり、該n+領域は、コレクタ抵抗を下げ
るべく、後記コレクタ電極202と前記埋め込み領域2と
を接続するものである。
るべく、後記コレクタ電極202と前記埋め込み領域2と
を接続するものである。
8は半導体材料層である高濃度の不純物を添加した多
結晶層であり、該多結晶層8は、ベース領域から注入さ
れたキャリアを阻止する。
結晶層であり、該多結晶層8は、ベース領域から注入さ
れたキャリアを阻止する。
30は薄膜であり、該薄膜30はトンネル電流を流すため
の薄い絶縁材料から成る。
の薄い絶縁材料から成る。
101,102,103は、電極、素子間、配線間を分離するた
めの絶縁膜である。
めの絶縁膜である。
200、201、および202は夫々エミッタ電極、ベース電
極、およびコレクタ電極であり、各電極200、201、202
は、金属、シリサイド等により形成される。
極、およびコレクタ電極であり、各電極200、201、202
は、金属、シリサイド等により形成される。
なお、前記薄膜30は極めて薄く(従来のMIS構造BPTよ
りも薄く)形成し、正孔及び電子のキャリアの両トンネ
ル確率の差がほとんどないようにする。少くとも正孔も
電流のキャリアとして十分に寄与する。そして、該薄膜
30を通過した正孔は多結晶層8で阻止される。
りも薄く)形成し、正孔及び電子のキャリアの両トンネ
ル確率の差がほとんどないようにする。少くとも正孔も
電流のキャリアとして十分に寄与する。そして、該薄膜
30を通過した正孔は多結晶層8で阻止される。
次に、前記多結晶層8について述べる。
多結晶は、ある大きさの分布をもった単結晶が集合し
たもので、それらの結晶粒が一定の結晶方位を有しない
ものである。そして、結晶粒界を持ち、著しい格子の乱
れをその部分において有している。従って、結晶粒界の
存在が、単結晶と異なる電気特性を有する原因である。
たもので、それらの結晶粒が一定の結晶方位を有しない
ものである。そして、結晶粒界を持ち、著しい格子の乱
れをその部分において有している。従って、結晶粒界の
存在が、単結晶と異なる電気特性を有する原因である。
前記電気特性は、結晶粒径および結晶粒界の格子欠陥
密度によって大きく影響される。また、該結晶粒界に存
在する格子欠陥は、深いアクセプタまたはドナー準位と
して、自由キャリアの捕獲中心となり、禁制帯中に電荷
を捕獲する。それにより結晶粒界の周囲に空乏層領域を
生じポテンシャルが変化し、該ポテンシャルの変化はキ
ャリアに対して障壁のように作用する。
密度によって大きく影響される。また、該結晶粒界に存
在する格子欠陥は、深いアクセプタまたはドナー準位と
して、自由キャリアの捕獲中心となり、禁制帯中に電荷
を捕獲する。それにより結晶粒界の周囲に空乏層領域を
生じポテンシャルが変化し、該ポテンシャルの変化はキ
ャリアに対して障壁のように作用する。
多結晶は、その粒径L[cm],不純物濃度Ni[c
m-3],結晶粒界におけるトラップ準位密度Qt[cm-2]
により、その特性が変化するが、多結晶シリコンを例と
して該特性変化につき以下に説明する。
m-3],結晶粒界におけるトラップ準位密度Qt[cm-2]
により、その特性が変化するが、多結晶シリコンを例と
して該特性変化につき以下に説明する。
第2図は、Qt>L・Niの場合のエネルギーバンド図
(第2図(a))と、薄膜N形多結晶シリコン中の結晶
粒界BC、空乏層EPの広がり(第2図(b))を示すもの
である。
(第2図(a))と、薄膜N形多結晶シリコン中の結晶
粒界BC、空乏層EPの広がり(第2図(b))を示すもの
である。
第3図は、Qt<L・Niの場合のエネルギーバンド図
(第3図(a))と、薄膜N形多結晶シリコン中の結晶
粒界BC、空乏層EPの広がり(第3図(b))を示すもの
である。
(第3図(a))と、薄膜N形多結晶シリコン中の結晶
粒界BC、空乏層EPの広がり(第3図(b))を示すもの
である。
すなわち、Qt>L・Niでは多結晶シリコン中が全て空
乏化する一方、Qt<L・Niでは、結晶粒界の近傍のみに
空乏層領域が広がり、多結晶シリコン中に中性領域を残
している.換言すれば、様子をあらわしている。Qt>L
・Niになると抵抗が極めて高くなる。
乏化する一方、Qt<L・Niでは、結晶粒界の近傍のみに
空乏層領域が広がり、多結晶シリコン中に中性領域を残
している.換言すれば、様子をあらわしている。Qt>L
・Niになると抵抗が極めて高くなる。
第4図には、トラップ準位密度Qtを一定として、粒径
Lを200,420,1220[Å]と変えた場合における不純物濃
度Niに対する比抵抗ρの一例が示されている。
Lを200,420,1220[Å]と変えた場合における不純物濃
度Niに対する比抵抗ρの一例が示されている。
ここで、領域はQt>L・Niの場合、領域はQt<L
・Niの場合を表わしている。
・Niの場合を表わしている。
また、領域は、不純物濃度が高く、第3図に示す障
壁φBが極めて薄くなる場合であり、キャリアが障壁を
トンネル現象により通過するために、実質的に障壁がな
くなり、単結晶に近い比抵抗を有するようになる。
壁φBが極めて薄くなる場合であり、キャリアが障壁を
トンネル現象により通過するために、実質的に障壁がな
くなり、単結晶に近い比抵抗を有するようになる。
本発明の多結晶シリコンは領域の不純物濃度領域を
用いており、粒界における空乏層幅Wは近似的に次式で
示される。
用いており、粒界における空乏層幅Wは近似的に次式で
示される。
通常、電子、正孔のトンネル現象は薄膜の膜厚が50
[Å]以下で生じ易くなるので、例えばトラップ準位密
度Qtを5×1012[cm-2]とすると、不純物濃度Niは4×
1019[cm-3]以上である必要がある。トンネル薄膜の膜
厚を50[Å]以下とすると不純物濃度NiはQtに依存する
が、下記のように、 が成立するときは、領域に対応する。
[Å]以下で生じ易くなるので、例えばトラップ準位密
度Qtを5×1012[cm-2]とすると、不純物濃度Niは4×
1019[cm-3]以上である必要がある。トンネル薄膜の膜
厚を50[Å]以下とすると不純物濃度NiはQtに依存する
が、下記のように、 が成立するときは、領域に対応する。
第5図は第1図のA−A′線に沿う断面における電位
図を示すものであり、ベース幅はWB、単結晶エミッタ深
さはWEO、超薄膜の膜厚はδで示されている。本発明で
最も重要であるのは、単結晶エミッタと多結晶エミッタ
との間の障壁の高さ△φBである。
図を示すものであり、ベース幅はWB、単結晶エミッタ深
さはWEO、超薄膜の膜厚はδで示されている。本発明で
最も重要であるのは、単結晶エミッタと多結晶エミッタ
との間の障壁の高さ△φBである。
この障壁の高さ△φBは、ベース領域から注入された
正孔の障壁として、ベース電流を低減させる。ベース領
域から注入された正孔は、トンネル薄膜を通過した後、
さらに、exp(−△φB/kT)に減少するが、前記障壁の
高さ△φBがkTであるとe-1の値になる。従って該障壁
の高さ△φBが当該温度Tの熱エネルギーであるkT以上
あればベース電流減少の効果は生じてくる。
正孔の障壁として、ベース電流を低減させる。ベース領
域から注入された正孔は、トンネル薄膜を通過した後、
さらに、exp(−△φB/kT)に減少するが、前記障壁の
高さ△φBがkTであるとe-1の値になる。従って該障壁
の高さ△φBが当該温度Tの熱エネルギーであるkT以上
あればベース電流減少の効果は生じてくる。
この障壁の高さ△φBは、本発明においては、単結晶
のエミッタ領域と多結晶領域とのフェルミ準位の差によ
って生じさせる。
のエミッタ領域と多結晶領域とのフェルミ準位の差によ
って生じさせる。
この効果により、エミッタ領域にヘテロ接合的な効果
が生じ、電流増幅率hFEの増大を図ることができる。
が生じ、電流増幅率hFEの増大を図ることができる。
設計上の問題としては、上記構成はn+エミッタ領域6
の濃度を多結晶層8のそれに比べて小とすることにより
実現できる。
の濃度を多結晶層8のそれに比べて小とすることにより
実現できる。
半導体の電子のエネルギーEiとフェルミレベルEFとの
関係は近似的に次式で表わされる。
関係は近似的に次式で表わされる。
ここで、ND,NAは夫々n形,p形不純物密度、niは真性
半導体キャリア密度である。
半導体キャリア密度である。
ところで、上式はボルツマン統計が適用できる範囲で
あるが、キャリア密度niが高濃度になったときは、フェ
ルミディラック統計が適用されるので上式を用いること
はできない。
あるが、キャリア密度niが高濃度になったときは、フェ
ルミディラック統計が適用されるので上式を用いること
はできない。
第6図は、半導体シリコンにおけるフェルミレベルEF
とキャリア密度niの関係を示す。同図の横軸は、kTで規
格化されたエネルギー、すなわちn形半導体の場合(EF
−EC)/kTを、p形半導体の場合(EV−EF)/kTを夫々示
すものであり、また、その縦軸は、キャリア密度ni[cm
-3]を示す。なお、niは常温では不純物密度とほぼ等し
い値である。
とキャリア密度niの関係を示す。同図の横軸は、kTで規
格化されたエネルギー、すなわちn形半導体の場合(EF
−EC)/kTを、p形半導体の場合(EV−EF)/kTを夫々示
すものであり、また、その縦軸は、キャリア密度ni[cm
-3]を示す。なお、niは常温では不純物密度とほぼ等し
い値である。
上記横軸を示す式において、EC,EVは夫々伝導帯端、
価電子帯端のエネルギーであり、規格化エネルギーが零
であることは、フェルミレベルEFがEC,EVと一致すると
いうことである。かかる一致したときに比べキャリア密
度niが高密度であると、EFは禁止帯の中にはなく、n形
では伝導帯、p形では価電子帯の中に入り込むことを意
味している。このときの不純物濃度は、n形の場合2.1
×1019[cm-3]、p形の場合8×1018[cm-3]となる。
価電子帯端のエネルギーであり、規格化エネルギーが零
であることは、フェルミレベルEFがEC,EVと一致すると
いうことである。かかる一致したときに比べキャリア密
度niが高密度であると、EFは禁止帯の中にはなく、n形
では伝導帯、p形では価電子帯の中に入り込むことを意
味している。このときの不純物濃度は、n形の場合2.1
×1019[cm-3]、p形の場合8×1018[cm-3]となる。
第6図中、1点鎖線で示した線(直線BD1、直接BD2)
はボルツマン統計を適用した例であり、破線で示した線
(直線FD1、直線FD2)はフェルミ・ディラック統計を適
用した例であるが、規格化エネルギーが−1より大きい
範囲では両統計の間で違いが生じる。すなわち、規格化
エネルギーが−1より大きくなったときは、フェルミ・
ディラック統計を使わないと、フェルミエネルギーは正
確に評価できない。なお、同図において○印のプロット
はn形半導体の場合を、×印のプロットはp形半導体の
場合を示している。
はボルツマン統計を適用した例であり、破線で示した線
(直線FD1、直線FD2)はフェルミ・ディラック統計を適
用した例であるが、規格化エネルギーが−1より大きい
範囲では両統計の間で違いが生じる。すなわち、規格化
エネルギーが−1より大きくなったときは、フェルミ・
ディラック統計を使わないと、フェルミエネルギーは正
確に評価できない。なお、同図において○印のプロット
はn形半導体の場合を、×印のプロットはp形半導体の
場合を示している。
n形半導体とp形半導体との間で違いが生じるのは、
バンド構造や、有効質量の差から生ずる。勿論、他の材
料であれば、この値は異るものとなる。
バンド構造や、有効質量の差から生ずる。勿論、他の材
料であれば、この値は異るものとなる。
エミッタ−ベース領域の近傍の濃度をNE1、高濃度多
結晶領域のそれをNE2とすると上記(3)式より近似的
に NE2≧eNE1 ……(5) ここで、eは自然対数の底(≒2.718)である。の条
件で△φB≧kTとなる。正確には第6図のデータを使い
NE1,NE2を決定することになる。
結晶領域のそれをNE2とすると上記(3)式より近似的
に NE2≧eNE1 ……(5) ここで、eは自然対数の底(≒2.718)である。の条
件で△φB≧kTとなる。正確には第6図のデータを使い
NE1,NE2を決定することになる。
なお、△φB≧2kTが成立する場合は、NE2≧e2NE1と
いう関係となる。
いう関係となる。
第5図は、第1図のA−A′断面における電位図を示
すものである。本発明においては、同図で示すように、
エミッタ領域ERの厚みWEOや濃度NDもベース電流を低減
させるには重要な要素となる。なお、同図において、ER
はエミッタ領域を、BRはベース領域を、そして、CRはコ
レクタ領域を表す。
すものである。本発明においては、同図で示すように、
エミッタ領域ERの厚みWEOや濃度NDもベース電流を低減
させるには重要な要素となる。なお、同図において、ER
はエミッタ領域を、BRはベース領域を、そして、CRはコ
レクタ領域を表す。
通常、前記薄膜30は20[Å]以下であり、n+エミッタ
領域6の厚みに比較して小さいので、エミッタ・ベース
接合部から多結晶層8までの距離WEは、 WE≒WEO+δ ……(6′) にて表され、ほとんどWEOに等しくなる。
領域6の厚みに比較して小さいので、エミッタ・ベース
接合部から多結晶層8までの距離WEは、 WE≒WEO+δ ……(6′) にて表され、ほとんどWEOに等しくなる。
一方、本発明において他の重要な要素、すなわちベー
スから注入される少数キャリアの阻止は、多結晶層8と
薄膜30と界面で行われる。勿論、トンネル膜での電子及
び正孔のトンネル確率は電子の方が大であるので、該ト
ンネル効果と共に前記阻止効果も生じている。
スから注入される少数キャリアの阻止は、多結晶層8と
薄膜30と界面で行われる。勿論、トンネル膜での電子及
び正孔のトンネル確率は電子の方が大であるので、該ト
ンネル効果と共に前記阻止効果も生じている。
次に、前記BPTの電流成分について述べる。
コレクタ電流Jcは、近似的に下記の(6)式で表され
る。
る。
ただし、電子の拡散距離はベース幅よりも長いものと
する。なお、NBはベース濃度、WBはベース幅、Dnは電子
の拡散距離、niはSiの真性キャリア密度、VBEはベース
・エミッタ印加電圧である。
する。なお、NBはベース濃度、WBはベース幅、Dnは電子
の拡散距離、niはSiの真性キャリア密度、VBEはベース
・エミッタ印加電圧である。
また、ベース電流は、エミッタから注入された電子の
ベース中での再結合電流JBrecと、ベースからエミッタ
に注入される正孔の拡散電流JBdiffとから成る。
ベース中での再結合電流JBrecと、ベースからエミッタ
に注入される正孔の拡散電流JBdiffとから成る。
ここで、再結合電流JBrecは、 で表される。ただし、Lnは電子の拡散距離である。
従来のホモ接合形BPTではJBdiffが主成分であり、高
電流利得を得ることができない。
電流利得を得ることができない。
従来のホモBPTにおける拡散電流JBdiff1は、正孔の拡
散長LPがエミッタ厚みWEより小の場合(ケース1)(LP
≪WE) で表される。
散長LPがエミッタ厚みWEより小の場合(ケース1)(LP
≪WE) で表される。
一方、高集積化に伴なうエミッタ接合の浅化がおこな
われると、LP≫WEとなり(ケース2)拡散電流JBdiff2
は、 で表される。従って、この(9)式から明らかなよう
に、さらに拡散電流が大となり、BPTの電流増幅率hFEが
減少する。
われると、LP≫WEとなり(ケース2)拡散電流JBdiff2
は、 で表される。従って、この(9)式から明らかなよう
に、さらに拡散電流が大となり、BPTの電流増幅率hFEが
減少する。
本発明の場合、前記薄膜30と単結晶との界面での再結
合速度を無視し得る値に設定すると、拡散電流JBdiff3
は下記の(10)式で表される。
合速度を無視し得る値に設定すると、拡散電流JBdiff3
は下記の(10)式で表される。
(LP≫WE) 本発明のBPTでは、前記ケース1において、従来のホ
モ接合形BPTに対して、拡散電流JBdiffはWE/LP倍とな
る。
モ接合形BPTに対して、拡散電流JBdiffはWE/LP倍とな
る。
さらに、前記ケース2に対し、拡散電流JBdiffは(WE
/LP)2倍となる。
/LP)2倍となる。
このように、本実施例では拡散電流JBdiffを飛躍的に
減少させることができる。換言すれば、電流増幅率hFE
を飛躍的に増加させることができる。
減少させることができる。換言すれば、電流増幅率hFE
を飛躍的に増加させることができる。
なお、従来のMIS構造BPTは、WE=0であるので拡散電
流JBdiffは存在しないが、他の電流成分が存在する。
流JBdiffは存在しないが、他の電流成分が存在する。
第7図は、トランジスタの電流、電圧特性を模式的に
示したグラフであり、横軸はベース、エミッタ間電圧V
BE、縦軸はベース電流IBコレクタ電流ICを対数表示した
ものである。本発明のBPTでは、コレクタ電流ICとベー
ス電流IBとがほぼ平行になり、微小電流領域(HP)にお
いても、電流増幅率hFE(≒IC/IB)は一定値となるが、
従来のMIS構造BPTでは、微小電流領域(HO)で過剰電流
が流れる。
示したグラフであり、横軸はベース、エミッタ間電圧V
BE、縦軸はベース電流IBコレクタ電流ICを対数表示した
ものである。本発明のBPTでは、コレクタ電流ICとベー
ス電流IBとがほぼ平行になり、微小電流領域(HP)にお
いても、電流増幅率hFE(≒IC/IB)は一定値となるが、
従来のMIS構造BPTでは、微小電流領域(HO)で過剰電流
が流れる。
本発明に係るBPTのベース電流は、前記(7)式で示
される再結合電流が主となり、この場合の電流増幅率の
最大値hFEmaxは、 hFEmax=2(Ln/WB)2 ……(11) となり、ベース条件のみによってhFEの上限が決まる。
なお、本発明によるhFEは10000以上となる。
される再結合電流が主となり、この場合の電流増幅率の
最大値hFEmaxは、 hFEmax=2(Ln/WB)2 ……(11) となり、ベース条件のみによってhFEの上限が決まる。
なお、本発明によるhFEは10000以上となる。
第8図は、前記n+エミッタ領域6における不純物濃度
NDと少数キャリア(正孔)の拡散距離LPおよび該少数キ
ャリア(正孔)の寿命τPとの関係を示すものである。
この関係から、エミッタ深さは、少なくとも正孔の拡散
距離の1/5程度にした方がよい。
NDと少数キャリア(正孔)の拡散距離LPおよび該少数キ
ャリア(正孔)の寿命τPとの関係を示すものである。
この関係から、エミッタ深さは、少なくとも正孔の拡散
距離の1/5程度にした方がよい。
次に、第1図に示した半導体装置の製造プロセスにつ
いて説明する。
いて説明する。
所定の伝導形(p型あるいはn型)の基板1に、As,S
b,P等をイオン注入(不純物拡散等でもよい)すること
により、不純物濃度が1015〜1019[cm-3]のn+埋め込み
領域2を形成する。
b,P等をイオン注入(不純物拡散等でもよい)すること
により、不純物濃度が1015〜1019[cm-3]のn+埋め込み
領域2を形成する。
エピタキシャル技術等により、不純物濃度が1014〜10
17[cm-3]のn形領域3を形成する。
17[cm-3]のn形領域3を形成する。
コレクタの抵抗を減少させるためのn+領域7(不純物
濃度が1017〜1020[cm-3])を形成する。
濃度が1017〜1020[cm-3])を形成する。
素子分離用の絶縁膜102を、選択酸化法、あるいはCVD
法等により作成する。
法等により作成する。
活性領域中に、p+領域5及びベース領域であるp領域
4をイオン注入法等により形成する。
4をイオン注入法等により形成する。
絶縁膜101にエミッタコンタクトを開口した後、As,S
b,P等をドープしたn+エミッタ領域6(不純物濃度5×1
017〜5×1019[cm-3])をイオン注入法あるいは熱拡
散法により形成する。
b,P等をドープしたn+エミッタ領域6(不純物濃度5×1
017〜5×1019[cm-3])をイオン注入法あるいは熱拡
散法により形成する。
薄膜30を、500℃〜650[℃]の低温による酸化若しく
は急速熱加速(RTA)による熱酸化によって作成する。
は急速熱加速(RTA)による熱酸化によって作成する。
LPCVD法により多結晶シリコンを堆積した後、イオン
注入法によりAsあるいはPのn形不純物を高濃度(5×
1019[cm-3]以上)で添加し、熱処理をして活性化す
る。但し、熱処理は多結晶シリコン層の下部のn+エミッ
タ層6に拡散させないように、低温度(850[℃]以
下)で行うか、急速熱加熱により短時間で行う。その
後、多結晶層8をパターニングし、エミッタ電極とす
る。
注入法によりAsあるいはPのn形不純物を高濃度(5×
1019[cm-3]以上)で添加し、熱処理をして活性化す
る。但し、熱処理は多結晶シリコン層の下部のn+エミッ
タ層6に拡散させないように、低温度(850[℃]以
下)で行うか、急速熱加熱により短時間で行う。その
後、多結晶層8をパターニングし、エミッタ電極とす
る。
絶縁膜103を堆積し、これをアニールした後、コンタ
クトの開口を行なう。
クトの開口を行なう。
電極200となるAl−Si(1%)をスパッタし、その
後、Al−Siのパターン化を行なう。
後、Al−Siのパターン化を行なう。
Al−Si電極のアロイ後、パッシベーション膜を形成す
る。
る。
上記手順により、本発明のBPTが完成する。
上記製造プロセスにおいて重要なことは、の薄膜30
の作成、、のエミッタ濃度の設定に関してである。
における単結晶エミッタは上記(10)式により決定さ
れるベース電流を極小にすべく、接合の深さおよび濃度
を設定する必要がある。
の作成、、のエミッタ濃度の設定に関してである。
における単結晶エミッタは上記(10)式により決定さ
れるベース電流を極小にすべく、接合の深さおよび濃度
を設定する必要がある。
エミッタ濃度を高くし、浅化をすることが1つの手段
であるが、該濃度が1019[cm-3]以上になると、不純物
によるバンド・テーリング効果が生じ、少数キャリアが
exp(ΔE/kT)に比例して増加するので、上記(10)式
により示すベース電流が増加し始める。また、濃度が高
くなると、製造プロセス上においても浅い接合が困難と
なる。これは、不純物濃度が高くなると不純物拡散係数
も大きくなるためである。
であるが、該濃度が1019[cm-3]以上になると、不純物
によるバンド・テーリング効果が生じ、少数キャリアが
exp(ΔE/kT)に比例して増加するので、上記(10)式
により示すベース電流が増加し始める。また、濃度が高
くなると、製造プロセス上においても浅い接合が困難と
なる。これは、不純物濃度が高くなると不純物拡散係数
も大きくなるためである。
従って、単結晶であるエミッタ領域はその濃度を1019
[cm-3]近傍での接合深さとする。
[cm-3]近傍での接合深さとする。
一方、多結晶層の濃度は、少くとも単結晶エミッタ領
域より1桁程度高く設定する。従来のトンネル薄膜を有
しないBPTでは、熱処理中に拡散するため、製造を困難
なものにしていたが、本発明では超薄膜30が介在してい
るので、該薄膜中の不純物の拡散速度は単結晶に比べて
1〜2桁遅くなりかかる問題を解決している。
域より1桁程度高く設定する。従来のトンネル薄膜を有
しないBPTでは、熱処理中に拡散するため、製造を困難
なものにしていたが、本発明では超薄膜30が介在してい
るので、該薄膜中の不純物の拡散速度は単結晶に比べて
1〜2桁遅くなりかかる問題を解決している。
他方、多結晶の粒界を介在させた不純物の拡散は、単
結晶中に比べて1〜2桁速いことから安定したBPTの製
造を行える。
結晶中に比べて1〜2桁速いことから安定したBPTの製
造を行える。
前記薄膜30の他の特徴的な機能は、多結晶層8とエミ
ッタ領域6の単結晶たるn+領域6を分離すると共に、そ
の界面を平坦化し、かつ、多結晶層8の安定化を図るこ
とである。
ッタ領域6の単結晶たるn+領域6を分離すると共に、そ
の界面を平坦化し、かつ、多結晶層8の安定化を図るこ
とである。
すなわち、単に単結晶たるn+領域6上に多結晶層8を
堆積すると、単結晶の上に多結晶の粒径程度の結晶がエ
ピタキシャル的に成長して本来の単結晶との界面が変化
して波状になり、常に一定の形状を保持することができ
ない。この場合、自然酸化膜上に多結晶を堆積して熱処
理すると、その酸化膜が部分的に破れて、局所的にエピ
タキシャル成長する。著しい場合は、自然酸化膜はボー
ル状になり、多結晶が単結晶的に再結晶化する。
堆積すると、単結晶の上に多結晶の粒径程度の結晶がエ
ピタキシャル的に成長して本来の単結晶との界面が変化
して波状になり、常に一定の形状を保持することができ
ない。この場合、自然酸化膜上に多結晶を堆積して熱処
理すると、その酸化膜が部分的に破れて、局所的にエピ
タキシャル成長する。著しい場合は、自然酸化膜はボー
ル状になり、多結晶が単結晶的に再結晶化する。
このように従来構造の場合は、いずれも、単結晶と多
結晶の界面が平坦でなくなり、BPTの特性のバラツキの
原因となる。
結晶の界面が平坦でなくなり、BPTの特性のバラツキの
原因となる。
すなわち、ベースからエミッタに注入されたキャリア
がエミッタ内で再結合する場合に、エミッタ内が不均一
になるので、作成された個々のBPTにおいて、ベース電
流値が一定でなく、各BPT間でバラツキが大となる。
がエミッタ内で再結合する場合に、エミッタ内が不均一
になるので、作成された個々のBPTにおいて、ベース電
流値が一定でなく、各BPT間でバラツキが大となる。
本発明では、単結晶たるn+領域6上に薄膜30を作成
し、該薄膜上(本実施例では酸化シリコン膜)に、多結
晶層8を形成させているので、その界面は、原子オーダ
ーで平坦である。また、多結晶層8は安定な薄膜30を介
して堆積されるので、熱処理による多結晶の再配列が容
易にはおこらず、後の熱処理においても安定である。従
来のマイクロ・クリスタルSi、アモルファスSi等では
(堆積温度100〜300[℃])400〜600[℃]の熱処理に
よりその特性が容易に変化し、電流増幅率hFEの劣化が
起こり易い。
し、該薄膜上(本実施例では酸化シリコン膜)に、多結
晶層8を形成させているので、その界面は、原子オーダ
ーで平坦である。また、多結晶層8は安定な薄膜30を介
して堆積されるので、熱処理による多結晶の再配列が容
易にはおこらず、後の熱処理においても安定である。従
来のマイクロ・クリスタルSi、アモルファスSi等では
(堆積温度100〜300[℃])400〜600[℃]の熱処理に
よりその特性が容易に変化し、電流増幅率hFEの劣化が
起こり易い。
本発明では、多結晶であるために堆積温度は高くな
り、例えば、多結晶Siでは、550〜650[℃]程度である
ので結晶粒径が大である他、水素はほとんど含有されて
なく、その後の工程における結晶粒径の変化が少ない
上、水素の脱離による変化が生じない。多結晶Siの場
合、900[℃]程度までは、十分に耐えられるものとな
り、極めて安定なBPTが得られる。
り、例えば、多結晶Siでは、550〜650[℃]程度である
ので結晶粒径が大である他、水素はほとんど含有されて
なく、その後の工程における結晶粒径の変化が少ない
上、水素の脱離による変化が生じない。多結晶Siの場
合、900[℃]程度までは、十分に耐えられるものとな
り、極めて安定なBPTが得られる。
また、多結晶層8の界面は薄膜30との界面に存在する
ので、単結晶たるエミッタ領域に対する界面は極めて平
坦なものとなる。これはBPT特性の安定化を図るのに極
めて重要な要素となる。
ので、単結晶たるエミッタ領域に対する界面は極めて平
坦なものとなる。これはBPT特性の安定化を図るのに極
めて重要な要素となる。
上記の記述から明らかなように、前記薄膜30の材料
は、安定なものである必要があるので、例えば、SiO2,S
i3N4,SiC,Al2O3等化学的に安定な材料が望ましい。
は、安定なものである必要があるので、例えば、SiO2,S
i3N4,SiC,Al2O3等化学的に安定な材料が望ましい。
さらに付言すると、薄膜30と単結晶との界面も極めて
重要であり、界面の再結合準位は低くする必要がある。
重要であり、界面の再結合準位は低くする必要がある。
また、SiC等を用いて、トンネル形障壁となる構造と
してもよい。例えば、SiCは、Siと比べると、伝導帯エ
ネルギー差△EV≒0.53[eV]、価電子帯差△EC≒0.55
[eV]、バンドギャップEg≒2.2[eV]程度であり、SiC
とSiとが共にn形で段階的に接合する場合には、半導体
/絶縁体接合とは異なる構造となる。
してもよい。例えば、SiCは、Siと比べると、伝導帯エ
ネルギー差△EV≒0.53[eV]、価電子帯差△EC≒0.55
[eV]、バンドギャップEg≒2.2[eV]程度であり、SiC
とSiとが共にn形で段階的に接合する場合には、半導体
/絶縁体接合とは異なる構造となる。
第9図(a)、(b)、(c)は、同一の伝導形(こ
の場合n形)同志、すなわちアイソタイプのヘテロ接合
のバンド構造を示している。
の場合n形)同志、すなわちアイソタイプのヘテロ接合
のバンド構造を示している。
第9図(a)は、n形Siおよびn形SiCの接合を示す
ものであり、△EC,△EVが夫々上下に表われ、伝導帯側
にはノッチと呼ばれる障壁φWができる一方、価電子帯
側には、 △EC+△EV−△Ef のエネルギー差が生ずる。
ものであり、△EC,△EVが夫々上下に表われ、伝導帯側
にはノッチと呼ばれる障壁φWができる一方、価電子帯
側には、 △EC+△EV−△Ef のエネルギー差が生ずる。
また、n型Si、n型SiC、およびn型Siを接合する
と、第11図(b)に示すようなエネルギー準位となる。
と、第11図(b)に示すようなエネルギー準位となる。
そして、SiCを薄膜化するとSiC層は空乏化し絶縁物と
同様になり、第9図(c)のようなエネルギー準位とな
る。
同様になり、第9図(c)のようなエネルギー準位とな
る。
第9図(b)に示すような構造でも本発明の効果を得
ることはできるが、第9図(c)に示したような構造の
方が、より、電子電流を大きくすることができる。な
お、第9図では、SiCを用いた場合の例を示したが、他
の広い禁制帯幅の材料を用いてもよいことは明らかであ
る。
ることはできるが、第9図(c)に示したような構造の
方が、より、電子電流を大きくすることができる。な
お、第9図では、SiCを用いた場合の例を示したが、他
の広い禁制帯幅の材料を用いてもよいことは明らかであ
る。
トンネル用薄膜30の障壁の高さφBは、低くなる程直
接のトンネル確率が高くなり、電流が多く流れる。すな
わち、エミッタ抵抗が低くなるので、好適なものとな
る。なお、該薄膜30の材料としては安定でかつ禁制帯幅
が狭いものが望ましい。
接のトンネル確率が高くなり、電流が多く流れる。すな
わち、エミッタ抵抗が低くなるので、好適なものとな
る。なお、該薄膜30の材料としては安定でかつ禁制帯幅
が狭いものが望ましい。
次に、第10図は、本発明の第2実施例に係る半導体装
置を示すものである。本実施例は上記第1実施例におけ
るエミッタ領域6をエピタキシャル成長により形成し、
さらにその上部にトンネル用薄膜30と高濃度多結晶層8
を積層させるようにしたものである。かかる構成による
と、エミッタ領域6がベース領域と平面で接触し、ベー
ス領域へのエミッタ領域からのキャリアの拡散がほとん
ど抑制されるので、エミッタ領域での横方向電流が少く
エミッタの寸法精度による電流増幅率への影響を低減さ
せることができる。従って、半導体装置の微細化、高集
積化した光電変換装置に適用して有用である。
置を示すものである。本実施例は上記第1実施例におけ
るエミッタ領域6をエピタキシャル成長により形成し、
さらにその上部にトンネル用薄膜30と高濃度多結晶層8
を積層させるようにしたものである。かかる構成による
と、エミッタ領域6がベース領域と平面で接触し、ベー
ス領域へのエミッタ領域からのキャリアの拡散がほとん
ど抑制されるので、エミッタ領域での横方向電流が少く
エミッタの寸法精度による電流増幅率への影響を低減さ
せることができる。従って、半導体装置の微細化、高集
積化した光電変換装置に適用して有用である。
他の構成、作用は上記第1実施例と同様であるので重
複した説明を省略する。
複した説明を省略する。
第11図は本発明の第3実施例を示すものである。
本実施例では、第1実施における高濃度多結晶層8と
電極200との間に、拡散障壁として作用するTiN、TiW、M
o、W等のいわゆるバリアメタル層10を形成し、多結晶
と電極(Al)との反応を抑制し、安定でバラツキの少い
半導体装置を製造し得るようにしたものである。なお、
電極(Al)は多結晶内を拡散し易いので、場合によって
はBPTの特性に影響する。
電極200との間に、拡散障壁として作用するTiN、TiW、M
o、W等のいわゆるバリアメタル層10を形成し、多結晶
と電極(Al)との反応を抑制し、安定でバラツキの少い
半導体装置を製造し得るようにしたものである。なお、
電極(Al)は多結晶内を拡散し易いので、場合によって
はBPTの特性に影響する。
他の構成、作用は上記第1実施例と同様であるので、
重複した説明を省略する。
重複した説明を省略する。
第12図は上記実施例に係る半導体装置の応用例として
の電子装置の一実施例を示す回路図である。すなわち、
本出願人が特願昭62ー321423号において開示した固体撮
像装置に、上記実施例1に示したBPTを用いた場合を示
すものである。
の電子装置の一実施例を示す回路図である。すなわち、
本出願人が特願昭62ー321423号において開示した固体撮
像装置に、上記実施例1に示したBPTを用いた場合を示
すものである。
すなわち、第12図において、エリアセンサーASのセン
サーセルC11、C12、…Cmnを構成するトランジスタTrは
上記第1実施例に示すMIS型BPTを用いる。
サーセルC11、C12、…Cmnを構成するトランジスタTrは
上記第1実施例に示すMIS型BPTを用いる。
なお、第12図に示すエリアセンサーASをカラーカメラ
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行なう。この場合、同一素子か
ら複数回読み出すために、1回目読み出し時と2回目以
降の読み出し時の電気出力の比が問題となるが、この比
の値が小さくなったときには補正が必要となる。
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行なう。この場合、同一素子か
ら複数回読み出すために、1回目読み出し時と2回目以
降の読み出し時の電気出力の比が問題となるが、この比
の値が小さくなったときには補正が必要となる。
上記1回目と2回目との読み出し出力の比を非破壊度
と定義すると、非破壊度は次式で表わされる。
と定義すると、非破壊度は次式で表わされる。
非破壊度=(Ctot×hFE)/(Ctot×hFE+CV) ここで、Ctotは第12図に示すトランジスタTrのベース
に接続されている全容量を示し、ベース・コレクタ間容
量CbcとCoxにより決まる。また、CVはVL1…VLnで示され
る読み出し線路の浮遊容量である。ただし、Coxは回路
方式によっては存在しない場合もある。
に接続されている全容量を示し、ベース・コレクタ間容
量CbcとCoxにより決まる。また、CVはVL1…VLnで示され
る読み出し線路の浮遊容量である。ただし、Coxは回路
方式によっては存在しない場合もある。
従って、前記非破壊度は電流増幅率hFEを大きくする
ことにより容易に改善できる。すなわち、hFEを大きく
することにより非破壊度を大きくすることができる。
ことにより容易に改善できる。すなわち、hFEを大きく
することにより非破壊度を大きくすることができる。
ここで、HD(High Division)対応、すなわちハイビ
ジョン対応のエリアセンサーでは、Ctot=10[pF],CV
=2.5[pF]であるので、例えば、非破壊度を0.90以上
とするためにはhFEは2250以上必要となる。十分な非破
壊度を得るためには、hFEは2000以上必要であると推測
される。
ジョン対応のエリアセンサーでは、Ctot=10[pF],CV
=2.5[pF]であるので、例えば、非破壊度を0.90以上
とするためにはhFEは2250以上必要となる。十分な非破
壊度を得るためには、hFEは2000以上必要であると推測
される。
これに対し、従来、例えば、ホモ接合BPTでは、hFEは
1000程度であるから、十分な非破壊度を得ることができ
ないが、本発明の半導体装置では、hFEを十分大きくす
ることができるので、優れた非破壊度を得ることができ
る。
1000程度であるから、十分な非破壊度を得ることができ
ないが、本発明の半導体装置では、hFEを十分大きくす
ることができるので、優れた非破壊度を得ることができ
る。
さらに、望ましくは、非破壊度は0.98以上であるとよ
い。この場合、hFEは10000程度必要となるが、従来のホ
モ接合BPTでは、かかる値を得ることはできない。
い。この場合、hFEは10000程度必要となるが、従来のホ
モ接合BPTでは、かかる値を得ることはできない。
なお、第12図に示す実施例においてはエリアセンサー
を例示したが、ラインセンサーにも応用できることは勿
論である。
を例示したが、ラインセンサーにも応用できることは勿
論である。
[発明の効果] 以上のように、請求項1の構成によれば、本発明の半
導体装置は、第1伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第2伝導形のベース領域と、該
ベース領域に接して設けられた第1伝導形のエミッタ領
域と、該エミッタ領域上に設けられた電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る厚さ
とされた薄膜と、該薄膜上に設けられた第1伝導形の多
結晶層とを有し、該エミッタ領域と該多結晶層との間に
電位障壁が形成されるように、該エミッタ領域の不純物
濃度NE1と該多結晶層の不純物濃度NE2との関係を、NE2
>eNE1、但しeは自然対数、としたことを特徴とするの
で、コレクタ電流の微小電流領域でベース電流の増加を
抑えることができ、コレクタ電流の広い領域に渡って著
しく高い電流増幅率を確保し得る。また水素含有量の少
い安定な多結晶を用い、かつ、その多結晶の下部に耐熱
性の超薄膜を形成させているので、900[℃]程度まで
の熱処理には十分耐えるものとなる。
導体装置は、第1伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第2伝導形のベース領域と、該
ベース領域に接して設けられた第1伝導形のエミッタ領
域と、該エミッタ領域上に設けられた電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る厚さ
とされた薄膜と、該薄膜上に設けられた第1伝導形の多
結晶層とを有し、該エミッタ領域と該多結晶層との間に
電位障壁が形成されるように、該エミッタ領域の不純物
濃度NE1と該多結晶層の不純物濃度NE2との関係を、NE2
>eNE1、但しeは自然対数、としたことを特徴とするの
で、コレクタ電流の微小電流領域でベース電流の増加を
抑えることができ、コレクタ電流の広い領域に渡って著
しく高い電流増幅率を確保し得る。また水素含有量の少
い安定な多結晶を用い、かつ、その多結晶の下部に耐熱
性の超薄膜を形成させているので、900[℃]程度まで
の熱処理には十分耐えるものとなる。
さらに、多結晶層と単結晶層との間に超薄膜を介在さ
せることにより、エミッタ領域の界面の安定化を図るこ
とができ、高い電流増幅率(10000以上)BPTの特性のバ
ラツキを少くすることができ、少くとも固定化したパタ
ーンの雑音の低減を図ることができる。
せることにより、エミッタ領域の界面の安定化を図るこ
とができ、高い電流増幅率(10000以上)BPTの特性のバ
ラツキを少くすることができ、少くとも固定化したパタ
ーンの雑音の低減を図ることができる。
加えて、正孔及び電子のいずれのキャリアに対しても
一定な薄膜を設けているので、npnタイプ、pnpタイプの
いずれのトランジスタにも適用することができ、また、
従来の量産技術を流用することができ安価に提供でき
る。
一定な薄膜を設けているので、npnタイプ、pnpタイプの
いずれのトランジスタにも適用することができ、また、
従来の量産技術を流用することができ安価に提供でき
る。
請求項1の構成によれば、前記エミッタ領域の不純物
濃度をNE1とし、前記多結晶層の不純物濃度をNE2とし自
然対数の底をeとしたとき、NE2>eNE1の関係が成立す
ることを特徴とするので、多結晶層と前記エミッタ領域
との間に形成される電位障壁の高さを当該温度の熱エネ
ルギー相当に比べて大きく設定することを容易に実現で
きる。
濃度をNE1とし、前記多結晶層の不純物濃度をNE2とし自
然対数の底をeとしたとき、NE2>eNE1の関係が成立す
ることを特徴とするので、多結晶層と前記エミッタ領域
との間に形成される電位障壁の高さを当該温度の熱エネ
ルギー相当に比べて大きく設定することを容易に実現で
きる。
請求項1の構成によれば、前記薄膜は電子及び正孔の
いずれのキャリアに対してもトンネル電流を流し得る厚
みに設定されていることを特徴とするので、該多結晶層
がベース領域から注入される正孔に対して障壁として作
用し、ベース電極の低減ひいては電流増幅率の増大に貢
献する。
いずれのキャリアに対してもトンネル電流を流し得る厚
みに設定されていることを特徴とするので、該多結晶層
がベース領域から注入される正孔に対して障壁として作
用し、ベース電極の低減ひいては電流増幅率の増大に貢
献する。
また、請求項1に記載の半導体装置において、前記エ
ミッタ領域は、前記ベース領域から注入される少数キャ
リアの拡散長よりも薄い厚みに設定されていることを特
徴とするので、ベースからエミッタへの拡散電流の極小
化が図れ、電流増幅率をさらに飛躍的に増大することが
できる。
ミッタ領域は、前記ベース領域から注入される少数キャ
リアの拡散長よりも薄い厚みに設定されていることを特
徴とするので、ベースからエミッタへの拡散電流の極小
化が図れ、電流増幅率をさらに飛躍的に増大することが
できる。
また、請求項2の構成によれば、請求項1の半導体装
置を、少なくとも光電変換素子として用いる構成とした
ので、該光電変換素子としてのトランジスタの電流増幅
率を向上させ、且つ、電流増幅率のコレクタ電流に対す
る依存性をなくすことができ、もって、光入力に対する
出力の線形性を保つことができ、暗電流が少なく、且
つ、高い信号/雑音比(S/N比)を有する電子装置を提
供することができる。
置を、少なくとも光電変換素子として用いる構成とした
ので、該光電変換素子としてのトランジスタの電流増幅
率を向上させ、且つ、電流増幅率のコレクタ電流に対す
る依存性をなくすことができ、もって、光入力に対する
出力の線形性を保つことができ、暗電流が少なく、且
つ、高い信号/雑音比(S/N比)を有する電子装置を提
供することができる。
第1図は本発明の半導体装置に係る第1実施例を示す半
導体装置の断面図、 第2図はQt>L・Niの場合における多結晶層のエネルギ
ー準位図、 第3図はQt<L・Niの場合における多結晶層のエネルギ
ー準位図、 第4図は多結晶の不純物濃度に対する比抵抗の関係を示
すグラフ、 第5図はエミッタ領域である第1図のA−A′線に沿う
電位を示す図、 第6図は半導体シリコンにおける規格化エネルギーに対
するキャリア密度の関係を示すグラフ、 第7図はベース、エミッタ間電圧に対するベース電流、
コレクタ電流を従来構造の場合と比較して説明するグラ
フ、 第8図はN形不純物濃度に対する少数キャリアの拡散距
離および寿命の関係を示すグラフ、 第9図(a)(b)(c)は接合のエネルギー準位を示
す模式図、 第10図は本発明の第2実施例を示す断面図、 第11図は本発明の第3実施例を示す断面図、 第12図は本発明に係る前記半導体装置を用いた電子装置
の一実施例を示す回路図である。 (符号の説明) 1……基板、 2……埋込領域、 3……n型領域、 4……p型領域、 5……p+領域、、 6……n+エミッタ領域、 7……n+領域、 8……高濃度多結晶層、 30……超薄膜、 101,102,103……絶縁膜、 200……電極、 Tr……BPT(光電変換素子)。
導体装置の断面図、 第2図はQt>L・Niの場合における多結晶層のエネルギ
ー準位図、 第3図はQt<L・Niの場合における多結晶層のエネルギ
ー準位図、 第4図は多結晶の不純物濃度に対する比抵抗の関係を示
すグラフ、 第5図はエミッタ領域である第1図のA−A′線に沿う
電位を示す図、 第6図は半導体シリコンにおける規格化エネルギーに対
するキャリア密度の関係を示すグラフ、 第7図はベース、エミッタ間電圧に対するベース電流、
コレクタ電流を従来構造の場合と比較して説明するグラ
フ、 第8図はN形不純物濃度に対する少数キャリアの拡散距
離および寿命の関係を示すグラフ、 第9図(a)(b)(c)は接合のエネルギー準位を示
す模式図、 第10図は本発明の第2実施例を示す断面図、 第11図は本発明の第3実施例を示す断面図、 第12図は本発明に係る前記半導体装置を用いた電子装置
の一実施例を示す回路図である。 (符号の説明) 1……基板、 2……埋込領域、 3……n型領域、 4……p型領域、 5……p+領域、、 6……n+エミッタ領域、 7……n+領域、 8……高濃度多結晶層、 30……超薄膜、 101,102,103……絶縁膜、 200……電極、 Tr……BPT(光電変換素子)。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (2)
- 【請求項1】第1伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第2伝導形のベース領域と、該
ベース領域に接して設けられた第1伝導形のエミッタ領
域と、該エミッタ領域上に設けられた電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る厚さ
とされた薄膜と、該薄膜上に設けられた第1伝導形の多
結晶層とを有し、該エミッタ領域と該多結晶層との間に
電位障壁が形成されるように、該エミッタ領域の不純物
濃度NE1と該多結晶層の不純物濃度NE2との関係を、NE2
>eNE1、但しeは自然対数の底、とするとともに、前記
エミッタ領域は、前記ベース領域から注入される少数キ
ャリアの拡散長よりも薄い厚みに設定されていることを
特徴とする半導体装置。 - 【請求項2】請求項1の半導体装置を光電変換素子とし
て用いていることを特徴とする電子装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2048321A JP3037710B2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置およびその半導体装置を使用する電子装置 |
DE1990627282 DE69027282T2 (de) | 1989-11-30 | 1990-11-29 | Halbleiterbauelement und elektronische Vorrichtung unter Verwendung des Halbleiters |
EP19900312980 EP0431836B1 (en) | 1989-11-30 | 1990-11-29 | Semiconductor device and electronic device by use of the semiconductor |
EP19900312979 EP0431835B1 (en) | 1989-11-30 | 1990-11-29 | Bipolar semiconductor device |
DE1990622692 DE69022692T2 (de) | 1989-11-30 | 1990-11-29 | Bipolares Halbleiterbauelement. |
US07/780,397 US5272357A (en) | 1989-11-30 | 1991-10-23 | Semiconductor device and electronic device by use of the semiconductor |
US08/118,751 US5486704A (en) | 1989-11-30 | 1993-09-10 | Semiconductor device and electronic device by use of the semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2048321A JP3037710B2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置およびその半導体装置を使用する電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03250737A JPH03250737A (ja) | 1991-11-08 |
JP3037710B2 true JP3037710B2 (ja) | 2000-05-08 |
Family
ID=12800147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2048321A Expired - Fee Related JP3037710B2 (ja) | 1989-11-30 | 1990-02-28 | 半導体装置およびその半導体装置を使用する電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3037710B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703283B1 (en) | 1999-02-04 | 2004-03-09 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
JP5750723B2 (ja) * | 2011-03-28 | 2015-07-22 | 国立研究開発法人産業技術総合研究所 | 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法 |
-
1990
- 1990-02-28 JP JP2048321A patent/JP3037710B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03250737A (ja) | 1991-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0390522A2 (en) | Bipolar transistor and photoelectric conversion apparatus using the same | |
EP0642170B1 (en) | Lateral bipolar transistor | |
JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US5486704A (en) | Semiconductor device and electronic device by use of the semiconductor | |
EP0390521B1 (en) | Bipolar transistor and photoelectric converting apparatus using the bipolar transistor | |
JP3037710B2 (ja) | 半導体装置およびその半導体装置を使用する電子装置 | |
JP2953666B2 (ja) | 半導体装置及び電子装置 | |
US3614560A (en) | Improved surface barrier transistor | |
US5245204A (en) | Semiconductor device for use in an improved image pickup apparatus | |
JP2618503B2 (ja) | 半導体装置及び電子装置 | |
JP3037709B2 (ja) | 半導体装置およびその半導体装置を使用する電子装置 | |
EP0431836B1 (en) | Semiconductor device and electronic device by use of the semiconductor | |
JP2915058B2 (ja) | 半導体装置および該装置を用いた光電変換装置 | |
JP2618502B2 (ja) | 半導体装置及び電子装置 | |
JPH01171269A (ja) | 半導体装置 | |
JP3001601B2 (ja) | 半導体装置 | |
JP3001600B2 (ja) | 半導体装置 | |
JP2670118B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
JP2603346B2 (ja) | 半導体装置および光電変換装置 | |
JP2664747B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
JP3001599B2 (ja) | 半導体装置 | |
JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
JPH03102834A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
KR800000888B1 (ko) | 반도체 장치 | |
WO1984001055A1 (en) | Phototransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |