KR20240102554A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR20240102554A
KR20240102554A KR1020220184704A KR20220184704A KR20240102554A KR 20240102554 A KR20240102554 A KR 20240102554A KR 1020220184704 A KR1020220184704 A KR 1020220184704A KR 20220184704 A KR20220184704 A KR 20220184704A KR 20240102554 A KR20240102554 A KR 20240102554A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
planarization layer
protrusion
drain electrode
Prior art date
Application number
KR1020220184704A
Other languages
Korean (ko)
Inventor
김재형
박상필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220184704A priority Critical patent/KR20240102554A/en
Publication of KR20240102554A publication Critical patent/KR20240102554A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제1 및 제2 발광 영역을 포함하는 기판; 기판 상에서, 제1 발광 영역에 형성된 박막 트랜지스터; 기판 상에서, 제2 발광 영역에 형성된 복수의 더미 패턴; 박막 트랜지스터 및 복수의 더미 패턴 상에 형성된 평탄화층; 평탄화층 상에 형성된 발광 소자를 포함하고, 박막 트랜지스터의 드레인 전극은 제2 발광 영역으로 연장되며, 제2 발광 영역에서, 평탄화층은 드레인 전극을 노출시키는 개구부를 포함하고, 개구부에서, 드레인 전극 상에 돌출부가 형성된, 표시 장치를 제공한다.The present invention relates to a substrate including first and second light emitting regions; On the substrate, a thin film transistor formed in the first light-emitting region; On the substrate, a plurality of dummy patterns formed in the second light emitting area; A planarization layer formed on the thin film transistor and a plurality of dummy patterns; a light emitting element formed on a planarization layer, wherein the drain electrode of the thin film transistor extends to a second light emitting region, wherein the planarization layer includes an opening exposing the drain electrode, and in the opening, a drain electrode on the drain electrode. A display device having a protrusion formed thereon is provided.

Description

표시 장치{DISPLAY APPARATUS}DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것이다. The present invention relates to a display device.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 및 전계 발광 표시 장치 (ELD: Electroluminescence Display)와 같은 여러 표시 장치가 활용되고 있다. 그리고, 전계 발광 표시 장치는 유기 발광 표시 장치(OLED, Organic Light Emitting Display) 및 퀀텀닷 발광 표시 장치(QLED, Quantum-dot Light Emitting Display)와 같은 표시장치를 포함할 수 있다. As the information society develops, the demand for display devices for displaying images is increasing in various forms. Accordingly, recently, various display devices such as liquid crystal display (LCD), plasma display panel (PDP), and electroluminescence display (ELD) have been used. Additionally, the electroluminescent display device may include a display device such as an organic light emitting display (OLED) and a quantum dot light emitting display (QLED).

표시장치들 중에서 전계 발광 표시 장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 전계 발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다. 특히, 발광 영역의 개구율을 증가시키기 위해, 박막 트랜지스터의 드레인 전극과 발광 소자의 애노드 전극이 발광 영역 내부에서 컨택되는 구조에 대한 연구가 진행되고 있다.Among display devices, electroluminescent displays are self-luminous and have superior viewing angles and contrast ratios compared to liquid crystal displays (LCDs). They do not require a separate backlight, so they can be lightweight and thin, and have the advantage of low power consumption. . In addition, electroluminescent displays have the advantage of being capable of driving at low direct current voltages, having a fast response speed, and especially low manufacturing costs. In particular, in order to increase the aperture ratio of the light emitting area, research is being conducted on a structure in which the drain electrode of a thin film transistor and the anode electrode of a light emitting device are in contact within the light emitting area.

본 발명은 발광 영역 내부에 형성된 개구부의 단차가 감소된 표시장치를 제공하는 것을 목적으로 한다.The purpose of the present invention is to provide a display device in which the step of an opening formed inside a light emitting area is reduced.

목적을 달성하기 위해서, 본 발명은 제1 및 제2 발광 영역을 포함하는 기판; 기판 상에서, 제1 발광 영역에 형성된 박막 트랜지스터; 기판 상에서, 제2 발광 영역에 형성된 복수의 더미 패턴; 박막 트랜지스터 및 복수의 더미 패턴 상에 형성된 평탄화층; 평탄화층 상에 형성된 발광 소자를 포함하고, 박막 트랜지스터의 드레인 전극은 제2 발광 영역으로 연장되며, 제2 발광 영역에서, 평탄화층은 드레인 전극을 노출시키는 개구부를 포함하고, 개구부에서, 드레인 전극 상에 돌출부가 형성된, 표시 장치를 제공한다.In order to achieve the object, the present invention includes a substrate including first and second light emitting regions; On the substrate, a thin film transistor formed in the first light-emitting region; On the substrate, a plurality of dummy patterns formed in the second light emitting area; A planarization layer formed on the thin film transistor and a plurality of dummy patterns; a light emitting element formed on a planarization layer, wherein the drain electrode of the thin film transistor extends to a second light emitting region, wherein the planarization layer includes an opening exposing the drain electrode, and in the opening, a drain electrode on the drain electrode. A display device having a protrusion formed thereon is provided.

본 발명에 따르면, 발광 영역 내부에서, 발광 소자와 드레인 전극이 연결되는 개구부에 복수의 더미 패턴 및 돌출부를 형성함으로써, 발광 영역의 개구율을 증가시켜 저전력 구동을 구현하면서도, 발광 소자를 안정적으로 형성할 수 있는 효과가 있다.According to the present invention, by forming a plurality of dummy patterns and protrusions in the opening where the light-emitting device and the drain electrode are connected inside the light-emitting region, the aperture ratio of the light-emitting region can be increased to achieve low-power driving while stably forming the light-emitting device. There is a possible effect.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 단면도이다.
도 2는 본 발명의 제2 실시 예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 제3 실시 예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 제4 실시 예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 제5 실시 예에 따른 표시 장치의 단면도이다.1 is a cross-sectional view of a display device according to a first embodiment of the present invention.
Figure 2 is a cross-sectional view of a display device according to a second embodiment of the present invention.
Figure 3 is a cross-sectional view of a display device according to a third embodiment of the present invention.
Figure 4 is a cross-sectional view of a display device according to a fourth embodiment of the present invention.
Figure 5 is a cross-sectional view of a display device according to a fifth embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. These embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. Each feature of the various embodiments of the present invention can be combined or combined with each other partially or entirely, and various technical interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 단면도이다.1 is a cross-sectional view of a display device according to a first embodiment of the present invention.

도 1을 참고하면, 본 발명의 제1 실시 예에 따른 표시 장치는 발광 영역(EA) 및 비발광 영역(NEA)을 포함할 수 있다. 또한, 발광 영역(EA)은 구동 박막 트랜지스터(400)가 배치된 제1 영역(EA1) 및 복수의 더미 패턴(500)이 배치된 제2 영역(EA2)을 포함할 수 있다.Referring to FIG. 1 , the display device according to the first embodiment of the present invention may include an emitting area (EA) and a non-emitting area (NEA). Additionally, the light emitting area EA may include a first area EA1 where the driving thin film transistor 400 is disposed and a second area EA2 where a plurality of dummy patterns 500 are disposed.

발광 영역(EA)의 제1 영역(EA1)에는 기판(100), 차단층(200), 버퍼층(300), 구동 박막 트랜지스터(400), 층간 절연층(600), 패시베이션층(650), 평탄화층(700), 돌출부(800), 발광 소자(900) 및 뱅크(950)가 형성될 수 있다.The first area EA1 of the light emitting area EA includes a substrate 100, a blocking layer 200, a buffer layer 300, a driving thin film transistor 400, an interlayer insulating layer 600, a passivation layer 650, and a planarization layer. A layer 700, a protrusion 800, a light emitting device 900, and a bank 950 may be formed.

기판(100)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. The substrate 100 may be made of glass or plastic, but is not necessarily limited thereto, and may be made of a semiconductor material such as a silicon wafer.

본 발명의 제1 실시예에 따른 전계 발광 표시 장치는 발광된 광이 상부 쪽으로 방출되는 소위 상부 발광(Top emission) 방식으로 이루어지고, 따라서, 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다. The electroluminescent display device according to the first embodiment of the present invention is made of a so-called top emission method in which the emitted light is emitted toward the top, and therefore, the material of the substrate 100 is not only a transparent material but also an opaque material. materials may be used.

차단층(200)은 기판(100) 상에 형성되며, 광을 차단할 수 있는 도전성 물질을 포함하여 이루어질 수 있다. 차단층(200)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 차단층(200)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수 있다. 예를 들어, 차단층(200)은 이중층으로 형성될 수 있으며, 이중층은 서로 다른 물질을 포함하는 하부층 및 상부층으로 구성될 수 있다. 이 때, 하부층은 몰리브덴-티타늄 합금(MoTi)으로 이루어지고, 상부층은 구리(Cu)로 이루어질 수 있으나, 이에 한정되지 않는다.The blocking layer 200 is formed on the substrate 100 and may include a conductive material capable of blocking light. The blocking layer 200 is made of a metal material such as aluminum (Al), silver (Ag), copper (Cu), molybdenum (Mo), titanium (Ti), tungsten (W), or chromium (Cr) or an alloy thereof. It can be done including. Additionally, the blocking layer 200 is shown as a single layer, but may be formed as a multiple layer. For example, the blocking layer 200 may be formed of a double layer, and the double layer may be composed of a lower layer and an upper layer containing different materials. At this time, the lower layer may be made of molybdenum-titanium alloy (MoTi), and the upper layer may be made of copper (Cu), but are not limited to this.

버퍼층(300)은 기판(100) 상에서, 차단층(200)을 덮도록 형성될 수 있다. 버퍼층(300)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하여 이루어질 수 있다. 또한, 버퍼층(300)은 단일층으로 도시되어 있으나. 다중층으로 형성될 수 있다. 버퍼층(300)은 차단층(200)을 절연시키며, 버퍼층(300) 상에 형성되는 층들과 기판(100) 간의 접착력을 향상시킬 수 있다.The buffer layer 300 may be formed on the substrate 100 to cover the blocking layer 200 . The buffer layer 300 may include silicon nitride (SiNx) or silicon oxide (SiOx). Additionally, the buffer layer 300 is shown as a single layer. It can be formed in multiple layers. The buffer layer 300 insulates the blocking layer 200 and can improve adhesion between the layers formed on the buffer layer 300 and the substrate 100.

구동 박막 트랜지스터(400)는 버퍼층(300) 상에 형성될 수 있다. 또한, 구동 박막 트랜지스터(400)는 차단층(200)과 중첩되는 위치에 배치될 수 있다. 이에 따라, 구동 박막 트랜지스터(400) 하부에 차단층(200)이 배치됨으로써, 외부 광이 구동 박막 트랜지스터(400)에 영향을 미치는 것을 방지하여, 구동 박막 트랜지스터(400)의 신뢰성을 향상시킬 수 있다.The driving thin film transistor 400 may be formed on the buffer layer 300. Additionally, the driving thin film transistor 400 may be disposed at a position that overlaps the blocking layer 200. Accordingly, the blocking layer 200 is disposed below the driving thin film transistor 400, thereby preventing external light from affecting the driving thin film transistor 400, thereby improving the reliability of the driving thin film transistor 400. .

구동 박막 트랜지스터(400)는 반도체층(410), 게이트 절연층(420), 게이트 전극(430), 소스 전극(441) 및 드레인 전극(442)을 포함할 수 있다. The driving thin film transistor 400 may include a semiconductor layer 410, a gate insulating layer 420, a gate electrode 430, a source electrode 441, and a drain electrode 442.

구동 박막 트랜지스터(400)의 반도체층(410)은 버퍼층(300) 상에 형성될 수 있다. 반도체층(410)은 폴리 실리콘(Poly-Silicon) 반도체 또는 산화물 반도체를 포함할 수 있다. 그리고, 반도체층(410)이 산화물 반도체를 포함하는 경우, IGZO(indium- gallium-zinc-oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 및 IGO(indium-gallium-oxide)중 적어도 하나의 산화물을 포함하여 이루어질 수 있다. The semiconductor layer 410 of the driving thin film transistor 400 may be formed on the buffer layer 300. The semiconductor layer 410 may include a poly-silicon semiconductor or an oxide semiconductor. And, when the semiconductor layer 410 includes an oxide semiconductor, indium-galium-zinc-oxide (IGZO), indium-zinc-oxide (IZO), indium-gallium-tin-oxide (IGTO), and indium-gallium-tin-oxide (IGO) -gallium-oxide) and may contain at least one oxide.

구동 박막 트랜지스터(400)의 게이트 절연층(420)은 반도체층(410) 상에 형성되어, 게이트 전극(430)을 반도체층(410)으로부터 절연시킬 수 있다. 구동 박막 트랜지스터(400)의 게이트 절연층(420)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하여 이루어질 수 있다. 또한, 게이트 절연층(420)은 단일층으로 도시되어 있으나. 다중층으로 형성될 수 있다.The gate insulating layer 420 of the driving thin film transistor 400 may be formed on the semiconductor layer 410 to insulate the gate electrode 430 from the semiconductor layer 410. The gate insulating layer 420 of the driving thin film transistor 400 may include silicon nitride (SiNx) or silicon oxide (SiOx). Additionally, the gate insulating layer 420 is shown as a single layer. It can be formed in multiple layers.

구동 박막 트랜지스터(400)의 게이트 전극(430)은 게이트 절연층(420) 상에 형성될 수 있다. 게이트 전극(430)은 반도체층(410)의 채널 영역과 중첩되도록 게이트 절연층(420) 상에 형성될 수 있다. The gate electrode 430 of the driving thin film transistor 400 may be formed on the gate insulating layer 420. The gate electrode 430 may be formed on the gate insulating layer 420 to overlap the channel region of the semiconductor layer 410.

도시되지는 않았으나, 구동 박막 트랜지스터(400)의 게이트 전극(430)은 차단층(200)과 전기적으로 연결될 수 있다. 이에 따라, 도전성 물질로 이루어진 차단층(200)을 전기적으로 안정화시킬 수 있고, 차단층(200)이 반도체층(410)의 정상적인 동작을 방해하는 것을 방지할 수 있다.Although not shown, the gate electrode 430 of the driving thin film transistor 400 may be electrically connected to the blocking layer 200. Accordingly, the blocking layer 200 made of a conductive material can be electrically stabilized, and the blocking layer 200 can be prevented from interfering with the normal operation of the semiconductor layer 410.

또한, 차단층(200)이 구동 박막 트랜지스터(400)의 게이트 전극(430)과 전기적으로 연결되므로, 본원발명의 구동 박막 트랜지스터(400)는 이중 게이트 전극 구조를 개시할 수 있다. 이에 따라, 구동 박막 트랜지스터(400)의 전류 특성을 개선하고, 신뢰성을 향상시킬 수 있다.Additionally, since the blocking layer 200 is electrically connected to the gate electrode 430 of the driving thin film transistor 400, the driving thin film transistor 400 of the present invention can have a double gate electrode structure. Accordingly, the current characteristics of the driving thin film transistor 400 can be improved and reliability can be improved.

층간 절연층(600)은 구동 박막 트랜지스터(400)의 게이트 절연층(420) 및 게이트 전극(430) 상에 형성될 수 있다. 층간 절연층(600)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질을 포함하여 이루어질 수 있다.The interlayer insulating layer 600 may be formed on the gate insulating layer 420 and the gate electrode 430 of the driving thin film transistor 400. The interlayer insulating layer 600 is made of an organic insulating material such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. It can be done including.

층간 절연층(600)은 구동 박막 트랜지스터(400)의 게이트 절연층(420) 및 게이트 전극(430) 상에 형성될 수 있다. 층간 절연층(600)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질을 포함하여 이루어질 수 있다. The interlayer insulating layer 600 may be formed on the gate insulating layer 420 and the gate electrode 430 of the driving thin film transistor 400. The interlayer insulating layer 600 is made of an organic insulating material such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. It can be done including.

구동 박막 트랜지스터(400)의 게이트 절연층(420) 및 층간 절연층(600)에는 구동 박막 트랜지스터(400)의 반도체층(410)을 노출시키기 위한 컨택홀이 형성될 수 있다. A contact hole may be formed in the gate insulating layer 420 and the interlayer insulating layer 600 of the driving thin film transistor 400 to expose the semiconductor layer 410 of the driving thin film transistor 400.

구동 박막 트랜지스터(400)의 소스 전극(441) 및 드레인 전극(442)은 서로 마주하면서 층간 절연층(600) 상에 형성될 수 있다. 또한, 구동 박막 트랜지스터(400)의 소스 전극(441) 및 드레인 전극(442) 각각은 게이트 절연층(420) 및 층간 절연층(600)에 형성된 컨택홀을 통해 반도체층(410)과 연결될 수 있다. The source electrode 441 and the drain electrode 442 of the driving thin film transistor 400 may be formed on the interlayer insulating layer 600 while facing each other. In addition, each of the source electrode 441 and the drain electrode 442 of the driving thin film transistor 400 may be connected to the semiconductor layer 410 through contact holes formed in the gate insulating layer 420 and the interlayer insulating layer 600. .

패시베이션층(650)은 구동 박막 트랜지스터(400) 상에 형성되어, 구동 박막 트랜지스터(400)를 보호하는 기능을 할 수 있다. 또한, 패시베이션층(650)은 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX) 등의 무기 절연 물질을 포함하여 이루어질 수 있으나, 이에 한정되지 않는다. The passivation layer 650 may be formed on the driving thin film transistor 400 to protect the driving thin film transistor 400. Additionally, the passivation layer 650 may include an inorganic insulating material such as a silicon oxide film (SiOX) or a silicon nitride film (SiNX), but is not limited thereto.

발광 영역(EA)의 제2 영역(EA2)에는 복수의 더미 패턴(500)이 형성될 수 있다. 복수의 더미 패턴(500)은 제1 내지 제3 더미 패턴(510, 520, 530)을 포함할 수 있다.A plurality of dummy patterns 500 may be formed in the second area EA2 of the light emitting area EA. The plurality of dummy patterns 500 may include first to third dummy patterns 510, 520, and 530.

제1 더미 패턴(510)는 기판(100) 상에 형성될 수 있다. 제1 더미 패턴(510)은 차단층(200)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다. The first dummy pattern 510 may be formed on the substrate 100 . The first dummy pattern 510 may be formed simultaneously through the same process as the blocking layer 200 and may include the same material.

버퍼층(300)은 제1 영역(EA1)에서 연장되어, 제2 영역(EA2)까지 형성될 수 있다. 버퍼층(300)은 기판(100) 상에서 제1 더미 패턴(510)을 덮도록 형성될 수 있다.The buffer layer 300 may extend from the first area EA1 to the second area EA2. The buffer layer 300 may be formed on the substrate 100 to cover the first dummy pattern 510 .

제2 더미 패턴(520)은 버퍼층(300) 상에 형성될 수 있다. 제2 더미 패턴(520)은 구동 박막 트랜지스터(400)의 반도체층(410)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다. The second dummy pattern 520 may be formed on the buffer layer 300 . The second dummy pattern 520 may be formed simultaneously through the same process as the semiconductor layer 410 of the driving thin film transistor 400 and may include the same material.

게이트 절연층(420)은 제1 영역(EA1)에서 연장되어, 제2 영역(EA2)까지 형성될 수 있다. 게이트 절연층(420)은 버퍼층(300) 상에서 제2 더미 패턴(520)을 덮도록 형성될 수 있다.The gate insulating layer 420 may extend from the first area EA1 to the second area EA2. The gate insulating layer 420 may be formed on the buffer layer 300 to cover the second dummy pattern 520 .

제3 더미 패턴(530)은 게이트 절연층(420) 상에 형성될 수 있다. 제3 더미 패턴(530)은 구동 박막 트랜지스터(400)의 게이트 전극(430)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다.The third dummy pattern 530 may be formed on the gate insulating layer 420 . The third dummy pattern 530 may be formed simultaneously through the same process as the gate electrode 430 of the driving thin film transistor 400 and may include the same material.

제1 내지 제3 더미 패턴(510, 520, 530) 각각은 전기적으로 차단되어, 신호 라인 또는 전극과 연결되지 않을 수 있다. 이에 따라, 제1 내지 제3 더미 패턴(510, 520, 530) 각각은 전기적인 신호 또는 전압을 다른 구성 요소에 전달하지 않을 수 있다. 또한, 제1 내지 제3 더미 패턴(510, 520, 530)은 모두 중첩되도록 형성될 수 있다. Each of the first to third dummy patterns 510, 520, and 530 may be electrically blocked and may not be connected to a signal line or electrode. Accordingly, each of the first to third dummy patterns 510, 520, and 530 may not transmit electrical signals or voltages to other components. Additionally, the first to third dummy patterns 510, 520, and 530 may all overlap.

층간 절연층(600)은 제1 영역(EA1)에서 연장되어, 제2 영역(EA2)까지 형성될 수 있다. 층간 절연층(600)은 게이트 절연층(420) 상에서 제3 더미 패턴(530)을 덮도록 형성될 수 있다.The interlayer insulating layer 600 may extend from the first area EA1 to the second area EA2. The interlayer insulating layer 600 may be formed on the gate insulating layer 420 to cover the third dummy pattern 530 .

구동 박막 트랜지스터(400)의 드레인 전극(442)은 제1 영역(EA1)에서 연장되어, 제2 영역(EA2)까지 형성될 수 있다. 드레인 전극(442)은 층간 절연층(600) 상에서 제1 내지 제3 더미 패턴(510, 520, 530)과 중첩되도록 형성될 수 있다. The drain electrode 442 of the driving thin film transistor 400 may extend from the first area EA1 to the second area EA2. The drain electrode 442 may be formed to overlap the first to third dummy patterns 510, 520, and 530 on the interlayer insulating layer 600.

패시베이션층(650)은 제1 영역(EA1)에서 연장되어, 제2 영역(EA2)까지 형성될 수 있다. 패시베이션층(650)은 구동 박막 트랜지스터(400)의 드레인 전극(442)을 덮도록 형성될 수 있다. The passivation layer 650 may extend from the first area EA1 to the second area EA2. The passivation layer 650 may be formed to cover the drain electrode 442 of the driving thin film transistor 400.

평탄화층(700)은 패시베이션층(650) 상에 형성되어, 구동 박막 트랜지스터(400) 및 컨택홀들에 의한 단차를 보상할 수 있다. 또한, 평탄화층(700)은 제1 및 제2 발광 영역(EA1, EA2) 모두에 형성될 수 있다. 평탄화층(700)은 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX) 등의 무기 절연 물질을 포함하여 이루어질 수 있다. 또는, 평탄화층(700)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질을 포함하여 이루어질 수 있다. The planarization layer 700 is formed on the passivation layer 650 and can compensate for steps caused by the driving thin film transistor 400 and contact holes. Additionally, the planarization layer 700 may be formed in both the first and second light emitting areas EA1 and EA2. The planarization layer 700 may include an inorganic insulating material such as a silicon oxide film (SiOX) or a silicon nitride film (SiNX). Alternatively, the planarization layer 700 is an organic insulating material such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. It can be done including.

이 때, 패시베이션층(650) 및 평탄화층(700)은 개구부(OP)를 가질 수 있다. 개구부(OP)는 제2 발광 영역(EA2)에 형성되며, 드레인 전극(442)의 상면 일부를 노출시킬 수 있다. 또한, 개구부(OP)는 복수의 더미 패턴(500)과 중첩될 수 있다. At this time, the passivation layer 650 and the planarization layer 700 may have an opening OP. The opening OP is formed in the second light emitting area EA2 and may expose a portion of the upper surface of the drain electrode 442. Additionally, the opening OP may overlap a plurality of dummy patterns 500 .

돌출부(800)는 개구부(OP) 내에서 드레인 전극(442) 상에 형성될 수 있다. 돌출부(800)는 패시베이션층(650) 및 평탄화층(700)과 이격되도록 형성될 수 있다. 또한, 돌출부(800)는 평탄화층(700)과 동일한 공정을 통해 동일한 물질로 이루어질 수 있다. 즉, 패시베이션층(650) 상에 평탄화층(700)을 이루는 물질을 증착한 뒤, 일부 영역을 식각하여 평탄화층(700) 및 돌출부(800)를 동시에 형성할 수 있다. 또한, 돌출부(800)의 상면과 평탄화층(700)의 상면 사이의 거리는 패시베이션층(650)의 두께일 수 있으나, 이에 한정되지 않는다.The protrusion 800 may be formed on the drain electrode 442 within the opening OP. The protrusion 800 may be formed to be spaced apart from the passivation layer 650 and the planarization layer 700. Additionally, the protrusion 800 may be made of the same material as the planarization layer 700 through the same process. That is, after depositing the material forming the planarization layer 700 on the passivation layer 650, the planarization layer 700 and the protrusion 800 can be formed simultaneously by etching a partial area. Additionally, the distance between the top surface of the protrusion 800 and the top surface of the planarization layer 700 may be the thickness of the passivation layer 650, but is not limited thereto.

발광 소자(900)은 평탄화층(700) 및 돌출부(800) 상에 형성될 수 있다. 또한, 발광 소자(900)는 제1 및 제2 발광 영역(EA1, EA2) 전체에 형성될 수 있다. 또한, 발광 소자(900)는 돌출부(800)의 상면 및 측면을 모두 덮을 수 있다. 발광 소자(900)는 제1 전극(910), 발광층(920) 및 제2 전극(930)을 포함할 수 있다.The light emitting device 900 may be formed on the planarization layer 700 and the protrusion 800. Additionally, the light emitting device 900 may be formed throughout the first and second light emitting areas EA1 and EA2. Additionally, the light emitting device 900 may cover both the top and side surfaces of the protrusion 800. The light emitting device 900 may include a first electrode 910, a light emitting layer 920, and a second electrode 930.

제1 전극(910)은 평탄화층(700) 및 돌출부(800) 상에 형성되며, 표시 장치의 양극(Anode)으로 기능할 수 있다. 평탄화층(700)의 개구부(OP)에서, 제1 전극(910)은 구동 박막 트랜지스터(400)의 드레인 전극(442)과 전기적으로 연결될 수 있다. 즉, 제1 전극(910)은 평탄화층(700) 및 돌출부(800)에 의해 노출된 구동 박막 트랜지스터(400)의 드레인 전극(442)과 접할 수 있다. 또한, 제1 전극(910)은 돌출부(800)의 상면 및 측면을 모두 덮을 수 있다.The first electrode 910 is formed on the planarization layer 700 and the protrusion 800 and may function as an anode of the display device. At the opening OP of the planarization layer 700, the first electrode 910 may be electrically connected to the drain electrode 442 of the driving thin film transistor 400. That is, the first electrode 910 may contact the drain electrode 442 of the driving thin film transistor 400 exposed by the planarization layer 700 and the protrusion 800. Additionally, the first electrode 910 may cover both the top and side surfaces of the protrusion 800.

제1 전극(910)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 전도성 물질을 포함하여 이루어질 수 있다. 또는, 제1 전극(910)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 제1 전극(910)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수 있다. The first electrode 910 may be made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). Alternatively, the first electrode 910 is made of a metal material such as aluminum (Al), silver (Ag), copper (Cu), molybdenum (Mo), titanium (Ti), tungsten (W), or chromium (Cr). It may be comprised of an alloy. Additionally, the first electrode 910 is shown as a single layer, but may be formed as a multiple layer.

뱅크(950)는 평탄화층(700) 및 제1 전극(910) 상에 형성될 수 있다. 뱅크(950)는 발광 영역(EA) 및 비발광 영역(NEA)을 정의할 수 있다. 즉, 뱅크(950)가 형성되지 않은 영역이 발광 영역(EA)이 되며, 뱅크(950)가 형성된 영역이 비발광 영역(NEA)이 될 수 있다.The bank 950 may be formed on the planarization layer 700 and the first electrode 910. The bank 950 may define an emission area (EA) and a non-emission area (NEA). That is, the area where the bank 950 is not formed becomes the light-emitting area (EA), and the area where the bank 950 is formed can become the non-emission area (NEA).

뱅크(950)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질을 포함하여 이루어질 수 있다. 또는, 뱅크(950)는 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기 절연 물질을 포함하여 이루어질 수 있다. 또한, 뱅크(950)는 외부에서 입사되는 광을 흡수하기 위해, 블랙 염료를 포함하여 형성될 수 있다.The bank 950 may include an organic insulating material such as acrylic resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. You can. Alternatively, the bank 950 may be made of an inorganic insulating material such as silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide. Additionally, the bank 950 may be formed including black dye to absorb light incident from the outside.

발광층(920)는 제1 전극(910) 상에 형성될 수 있다. 발광층(920)은 뱅크(950) 상에도 형성될 수 있다. 즉, 발광층(920)는 발광 영역(EA) 및 비발광 영역(NEA)에도 형성될 수 있다.The light emitting layer 920 may be formed on the first electrode 910. The light emitting layer 920 may also be formed on the bank 950. That is, the light-emitting layer 920 may be formed in the light-emitting area (EA) and the non-light-emitting area (NEA).

발광층(920)는 정공 수송층(hole transporting layer), 유기 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(910)과 제2 전극(930)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동하게 되며, 유기 발광층에서 서로 결합하여 발광할 수 있다. The light emitting layer 920 may include a hole transporting layer, an organic light emitting layer, and an electron transporting layer. In this case, when voltage is applied to the first electrode 910 and the second electrode 930, holes and electrons move to the organic light-emitting layer through the hole transport layer and electron transport layer, respectively, and can combine with each other in the organic light-emitting layer to emit light. .

발광층(920)는 백색 광을 발광할 수 있다. 이를 위해서, 발광층(920)는 서로 상이한 색상의 광을 발광하는 복수의 스택(stack)을 포함하여 이루어질 수 있다. The light emitting layer 920 may emit white light. To this end, the light emitting layer 920 may include a plurality of stacks that emit light of different colors.

제2 전극(930)은 발광층(920) 상에 형성될 수 있다. 제2 전극(930)은 표시 장치의 음극(Cathode)으로 기능할 수 있다. 제2 전극(930)은 발광소자(820)와 마찬가지로 발광 영역(EA) 및 비발광 영역(NEA)에도 형성될 수 있다.The second electrode 930 may be formed on the light emitting layer 920. The second electrode 930 may function as a cathode of the display device. Like the light emitting device 820, the second electrode 930 may be formed in the light emitting area (EA) and the non-light emitting area (NEA).

본 발명의 제1 실시 예에 따른 표시 장치는 상부 발광 방식으로 이루어지기 때문에, 제2 전극(930)은 발광층(920)에서 발광된 광을 상부 쪽으로 투과시키기 위해서, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 물질를 포함하여 이루어질 수 있다.Since the display device according to the first embodiment of the present invention is made of a top emission type, the second electrode 930 is made of ITO (Indium Tin Oxide) or IZO to transmit the light emitted from the light emitting layer 920 toward the top. It may include a transparent conductive material such as (Indium Zinc Oxide).

한편, 드레인 전극(442)과 발광 소자(900)가 발광 영역에서 전기적으로 연결되는 경우, 평탄화층(700)에 드레인 전극(442)을 노출시키는 컨택홀을 형성할 수 있다. 하지만, 평탄화층(700)의 두께에 의해 컨택홀의 깊이 및 컨택홀의 측면과 하면이 이루는 각도가 증가하므로, 발광 소자(900)가 안정적으로 증착되지 않는 문제가 발생할 수 있다. 즉, 컨택홀의 내부에서 발광층(920)의 두께가 감소함에 따라, 발광 효율이 저하되거나, 전류가 집중되는 현상이 발생할 수 있다. 또는, 컨택홀의 내부에서 제2 전극(930)이 단선될 수도 있다.Meanwhile, when the drain electrode 442 and the light-emitting device 900 are electrically connected in the light-emitting area, a contact hole exposing the drain electrode 442 may be formed in the planarization layer 700. However, since the depth of the contact hole and the angle between the side and bottom of the contact hole increase due to the thickness of the planarization layer 700, a problem may occur in which the light emitting device 900 is not deposited stably. That is, as the thickness of the light emitting layer 920 decreases inside the contact hole, the light emitting efficiency may decrease or current may become concentrated. Alternatively, the second electrode 930 may be disconnected inside the contact hole.

하지만, 본원발명의 제1 실시 예는 개구부(OP) 하부에 복수의 더미 패턴(500)이 적층된 구조를 형성함으로써, 복수의 더미 패턴(500)이 형성되지 않은 구조와 비교하여, 드레인 전극(442)이 형성되는 층의 높이를 증가시킬 수 있다. 이에 따라, 개구부(OP)와 중첩된 영역의 평탄화층(700)의 두께를 감소시켜, 개구부(OP)에 의해 노출된 드레인 전극(442)과 발광 소자(900)의 단차를 감소시킬 수 있다. However, the first embodiment of the present invention forms a structure in which a plurality of dummy patterns 500 are stacked below the opening OP, thereby providing a drain electrode ( 442) can increase the height of the formed layer. Accordingly, the thickness of the planarization layer 700 in the area overlapping the opening OP can be reduced, thereby reducing the level difference between the drain electrode 442 and the light emitting device 900 exposed by the opening OP.

또한, 본원발명의 제1 실시 예는 돌출부(800)를 형성함으로써, 개구부(OP) 내부에서 드레인 전극(442)과 발광 소자(900)의 단차가 발생하는 면적을 감소시킬 수 있다. 또한, 평탄화층(700)과 돌출부(800)로 둘러싸인 영역에서, 발광층(920)에서 생성된 광이 평탄화층(700) 및 돌출부(800)의 측면에 형성된 제1 전극(910)에 의해 반사될 수 있다. 이에 따라, 표시 장치의 상부 방향으로 진행하는 광의 양이 증가하므로, 광 효율을 개선할 수 있다. 또한, 복수의 더미 패턴(500) 및 돌출부(800)는 구동 박막 트랜지스터(400) 및 평탄화층(700)을 형성하는 공정 과정에서 동시에 형성되므로, 추가적인 공정 과정을 생략할 수도 있다.Additionally, the first embodiment of the present invention can reduce the area where a step occurs between the drain electrode 442 and the light emitting device 900 inside the opening OP by forming the protrusion 800. Additionally, in the area surrounded by the planarization layer 700 and the protrusion 800, the light generated in the light emitting layer 920 will be reflected by the first electrode 910 formed on the side of the planarization layer 700 and the protrusion 800. You can. Accordingly, the amount of light traveling toward the top of the display device increases, thereby improving light efficiency. Additionally, since the plurality of dummy patterns 500 and the protrusions 800 are formed simultaneously during the process of forming the driving thin film transistor 400 and the planarization layer 700, additional processing steps may be omitted.

도 2는 본 발명의 제2 실시 예에 따른 표시 장치의 단면도이다.Figure 2 is a cross-sectional view of a display device according to a second embodiment of the present invention.

도 2에 따른 표시 장치는 도 1에 따른 표시 장치와 평탄화층(700) 및 돌출부(800)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 1에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.The display device shown in FIG. 2 has a substantially identical structure to the display device shown in FIG. 1 except for the structure of the planarization layer 700 and the protrusion 800. Accordingly, the same reference numerals are used for the same components as those of the display device shown in FIG. 1, and repeated descriptions are omitted.

도 2를 참고하면, 평탄화층(700)은 제1 및 제2 평탄화층(710, 720)을 포함할 수 있다. 제1 평탄화층(710)은 패시베이션층(650) 상에 형성되며, 제2 평탄화층(720)은 제1 평탄화층(720) 상에 형성될 수 있다. 또한, 제2 평탄화층(720)의 하면의 면적은 제1 평탄화층(710)의 상면의 면적보다 작거나 동일할 수 있다. 또한, 제1 및 제2 평탄화층(710, 720)의 측면은 발광 소자(900)의 제1 전극(910)과 접할 수 있다. Referring to FIG. 2, the planarization layer 700 may include first and second planarization layers 710 and 720. The first planarization layer 710 may be formed on the passivation layer 650, and the second planarization layer 720 may be formed on the first planarization layer 720. Additionally, the area of the lower surface of the second planarization layer 720 may be smaller than or equal to the area of the upper surface of the first planarization layer 710. Additionally, the side surfaces of the first and second planarization layers 710 and 720 may contact the first electrode 910 of the light emitting device 900.

도 1에서 전술한 바와 같이, 패시베이션층(650), 제1 평탄화층(710) 및 제2 평탄화층(720)은 개구부(OP)를 가질 수 있다.As described above in FIG. 1, the passivation layer 650, the first planarization layer 710, and the second planarization layer 720 may have an opening OP.

돌출부(800)는 개구부(OP) 내에서 드레인 전극(442) 상에 형성될 수 있다. 돌출부(800)는 패시베이션층(650), 제1 평탄화층(710) 및 제2 평탄화층(720)과 이격되도록 형성될 수 있다. 또한, 돌출부(800)는 제2 평탄화층(720)과 동일한 공정을 통해 동일한 물질로 이루어질 수 있다. 즉, 제1 평탄화층(710) 상에 제2 평탄화층(720)을 이루는 물질을 증착한 뒤, 일부 영역을 식각하여 제2 평탄화층(720) 및 돌출부(800)를 동시에 형성할 수 있다. The protrusion 800 may be formed on the drain electrode 442 within the opening OP. The protrusion 800 may be formed to be spaced apart from the passivation layer 650, the first planarization layer 710, and the second planarization layer 720. Additionally, the protrusion 800 may be made of the same material as the second planarization layer 720 through the same process. That is, after depositing the material forming the second planarization layer 720 on the first planarization layer 710, a partial area can be etched to form the second planarization layer 720 and the protrusion 800 at the same time.

즉, 제1 실시 예와 비교하여, 제2 실시 예는 평탄화층(700)을 제1 및 제2 평탄화층(710, 720)으로 이루어진 이중층으로 형성하는 것을 개시하고 있다. 이 때, 제2 평탄화층(720)의 두께를 조절함으로써, 돌출부(800)의 두께를 함께 조절할 수 있다. 이에 따라, 제1 실시 예와 비교하여, 제2 실시 예는 돌출부(800)의 두께를 감소시킬 수 있으므로, 개구부(OP) 내에서 발광 소자(900)와 드레인 전극(442) 사이의 단차를 더욱 감소시킬 수 있다. That is, compared to the first embodiment, the second embodiment discloses forming the planarization layer 700 as a double layer consisting of the first and second planarization layers 710 and 720. At this time, by adjusting the thickness of the second planarization layer 720, the thickness of the protrusion 800 can also be adjusted. Accordingly, compared to the first embodiment, the second embodiment can reduce the thickness of the protrusion 800, thereby further reducing the step between the light emitting element 900 and the drain electrode 442 within the opening OP. can be reduced.

도 3은 본 발명의 제3 실시 예에 따른 표시 장치의 단면도이다.Figure 3 is a cross-sectional view of a display device according to a third embodiment of the present invention.

도 3에 따른 표시 장치는 도 2에 따른 표시 장치와 돌출부(800)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 2에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.The display device shown in FIG. 3 has substantially the same structure as the display device shown in FIG. 2 except for the structure of the protrusion 800. Therefore, the same reference numerals are used for the same components as those of the display device shown in FIG. 2, and repeated descriptions are omitted.

도 2에서 전술한 바와 같이, 평탄화층(700)은 제1 및 제2 평탄화층(710, 720)을 포함할 수 있다. 또한, 패시베이션층(650), 제1 평탄화층(710) 및 제2 평탄화층(720)은 개구부(OP)를 가질 수 있다.As described above in FIG. 2 , the planarization layer 700 may include first and second planarization layers 710 and 720 . Additionally, the passivation layer 650, the first planarization layer 710, and the second planarization layer 720 may have an opening OP.

돌출부(800)는 개구부(OP) 내에서 드레인 전극(442) 상에 형성될 수 있다. 돌출부(800)는 패시베이션층(650), 제1 평탄화층(710) 및 제2 평탄화층(720)과 이격되도록 형성될 수 있다. 이 때, 돌출부(800)는 제1 및 제2 돌출부(810, 820)를 포함할 수 있다. 제1 돌출부(810)는 드레인 전극(442) 상에 형성되고, 제2 돌출부(820)는 제1 돌출부(810) 상에 형성될 수 있다. 제1 및 제2 돌출부(810, 820) 각각은 제1 및 제2 평탄화층(710, 720)과 동일한 공정을 통해 동일한 물질로 이루어질 수 있다. 또한, 제2 돌출부(820)의 하면의 면적은 제1 돌출부(810)의 상면의 면적보다 작거나 동일할 수 있다. The protrusion 800 may be formed on the drain electrode 442 within the opening OP. The protrusion 800 may be formed to be spaced apart from the passivation layer 650, the first planarization layer 710, and the second planarization layer 720. At this time, the protrusion 800 may include first and second protrusions 810 and 820. The first protrusion 810 may be formed on the drain electrode 442, and the second protrusion 820 may be formed on the first protrusion 810. Each of the first and second protrusions 810 and 820 may be made of the same material through the same process as the first and second planarization layers 710 and 720. Additionally, the area of the lower surface of the second protrusion 820 may be smaller than or equal to the area of the upper surface of the first protrusion 810.

즉, 제2 실시 예와 비교하여, 제3 실시 예는 돌출부(800)를 제1 및 제2 돌출부(810, 820)으로 이루어진 이중층으로 형성하는 것을 개시하고 있다. 이 때, 제1 및 제2 평탄화층(710, 720)의 각각 두께를 조절함으로써, 제1 및 제2 돌출부(810, 820) 각각의 두께를 조절할 수 있다. 또한, 제1 및 제2 평탄화층(710, 720)의 각각의 식각 정도를 조절함으로써, 제1 및 제2 돌출부(810, 820) 각각의 측면의 각도를 함께 조절할 수 있다. 이에 따라, 제2 실시 예와 비교하여, 제3 실시 예는 제1 및 제2 돌출부(810, 820) 각각의 두께 및 측면의 각도를 조절할 수 있으므로, 개구부(OP) 내에서, 발광층(920)에서 생성된 광이 제1 전극(910)에 의해 반사되어 표시 장치의 상부 방향으로 진행할 가능성이 높아질 수 있다. 따라서, 광 효율을 더욱 개선할 수 있다. That is, compared to the second embodiment, the third embodiment discloses forming the protrusion 800 as a double layer consisting of first and second protrusions 810 and 820. At this time, the thickness of each of the first and second protrusions 810 and 820 can be adjusted by adjusting the thickness of the first and second planarization layers 710 and 720, respectively. Additionally, by adjusting the degree of etching of the first and second planarization layers 710 and 720, the angles of the side surfaces of the first and second protrusions 810 and 820 can be adjusted together. Accordingly, compared to the second embodiment, the third embodiment can adjust the thickness and side angle of each of the first and second protrusions 810 and 820, so that within the opening OP, the light emitting layer 920 The possibility that the light generated is reflected by the first electrode 910 and travels toward the top of the display device may increase. Therefore, light efficiency can be further improved.

도 4는 본 발명의 제4 실시 예에 따른 표시 장치의 단면도이다.Figure 4 is a cross-sectional view of a display device according to a fourth embodiment of the present invention.

도 4에 따른 표시 장치는 도 3에 따른 표시 장치와 평탄화층(700) 및 돌출부(800)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 3에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.The display device shown in FIG. 4 has substantially the same structure as the display device shown in FIG. 3 except for the structure of the planarization layer 700 and the protrusion 800. Therefore, the same reference numerals are used for the same components as those of the display device shown in FIG. 3, and repeated descriptions are omitted.

도 3에서 전술한 바와 같이, 평탄화층(700)은 제1 및 제2 평탄화층(710, 720)을 포함할 수 있다. 이 때, 제2 평탄화층(720)은 제1 평탄화층(710)의 상면 및 측면을 모두 덮도록 형성될 수 있다. 즉, 제1 평탄화층(710)의 측면은 노출되지 않으며, 발광 소자(900)의 제1 전극(910)은 제2 평탄화층(720)과 접할 수 있다. 또한, 패시베이션층(650), 제1 평탄화층(710) 및 제2 평탄화층(720)은 개구부(OP)를 가질 수 있다. As described above with reference to FIG. 3 , the planarization layer 700 may include first and second planarization layers 710 and 720 . At this time, the second planarization layer 720 may be formed to cover both the top and side surfaces of the first planarization layer 710. That is, the side surface of the first planarization layer 710 is not exposed, and the first electrode 910 of the light emitting device 900 may be in contact with the second planarization layer 720. Additionally, the passivation layer 650, the first planarization layer 710, and the second planarization layer 720 may have an opening OP.

도 3에서 전술한 바와 같이, 돌출부(800)는 제1 및 제2 돌출부(810, 820)를 포함할 수 있다. 이 때, 제2 돌출부(820)는 제1 돌출부(810)의 상면 및 측면을 모두 덮도록 형성될 수 있다. 즉, 제1 돌출부(810)의 측면은 노출되지 않으며, 발광 소자(900)의 제1 전극(910)은 제2 돌출부(820)와 접할 수 있다.As described above in FIG. 3, the protrusion 800 may include first and second protrusions 810 and 820. At this time, the second protrusion 820 may be formed to cover both the top and side surfaces of the first protrusion 810. That is, the side surface of the first protrusion 810 is not exposed, and the first electrode 910 of the light emitting device 900 may contact the second protrusion 820.

즉, 제3 실시 예와 비교하여, 제4 실시 예는 제2 평탄화층(720) 및 제2 돌출부(820) 각각이 제1 평탄화층(710) 및 제1 돌출부(710)를 덮도록 형성하는 것을 개시하고 있다. 이 때, 제2 평탄화층(720) 및 제2 돌출부(820) 각각은 드레인 전극(442)의 일부 영역을 덮도록 형성될 수 있다. 이에 따라, 제3 실시 예에 비하여, 제4 실시 예는 드레인 전극(442)의 노출된 영역을 감소시키므로, 개구부(OP) 내부에서 드레인 전극(442)과 발광 소자(900)의 단차가 발생하는 면적을 더욱 감소시킬 수 있다. That is, compared to the third embodiment, the fourth embodiment is formed so that the second planarization layer 720 and the second protrusion 820 cover the first planarization layer 710 and the first protrusion 710, respectively. is starting. At this time, each of the second planarization layer 720 and the second protrusion 820 may be formed to cover a partial area of the drain electrode 442. Accordingly, compared to the third embodiment, the fourth embodiment reduces the exposed area of the drain electrode 442, so that a step between the drain electrode 442 and the light emitting device 900 occurs inside the opening OP. The area can be further reduced.

도 5는 본 발명의 제5 실시 예에 따른 표시 장치의 단면도이다.Figure 5 is a cross-sectional view of a display device according to a fifth embodiment of the present invention.

도 5에 따른 표시 장치는 도 4에 따른 표시 장치와 평탄화층(700) 및 돌출부(800)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 5에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.The display device shown in FIG. 5 has substantially the same structure as the display device shown in FIG. 4 except for the structure of the planarization layer 700 and the protrusion 800. Accordingly, the same reference numerals are used for the same components as those of the display device shown in FIG. 5, and repeated descriptions are omitted.

도 4에서 전술한 바와 같이, 평탄화층(700)은 제1 및 제2 평탄화층(710, 720)을 포함할 수 있다. 이 때, 패시베이션층(650) 및 제1 평탄화층(710)은 개구부(OP)를 가질 수 있다.As described above with reference to FIG. 4 , the planarization layer 700 may include first and second planarization layers 710 and 720 . At this time, the passivation layer 650 and the first planarization layer 710 may have an opening OP.

돌출부(800)는 개구부(OP) 내에서 드레인 전극(442) 상에 형성될 수 있다. 돌출부(800)는 제1 평탄화층(710)과 동일한 공정을 통해 동일한 물질로 형성될 수 있다. The protrusion 800 may be formed on the drain electrode 442 within the opening OP. The protrusion 800 may be formed of the same material through the same process as the first planarization layer 710.

도 5를 참고하면, 개구부(OP) 내에서, 클래드층(850)이 추가적으로 형성될 수 있다. 클래드층(850)은 개구부(OP) 내에서 패시베이션층(650), 제1 평탄화층(710) 및 돌출부(800)에 의해 노출된 드레인 전극(442)의 상면 및 돌출부(800)의 상면과 측면 전체를 덮도록 형성될 수 있다. 또한, 클래드층(850)은 제1 평탄화층(710) 및 패시베이션층(650) 상에도 형성될 수 있다.Referring to FIG. 5, a clad layer 850 may be additionally formed within the opening OP. The clad layer 850 is the top surface of the drain electrode 442 exposed by the passivation layer 650, the first planarization layer 710, and the protrusion 800 within the opening OP, and the top surface and side surface of the protrusion 800. It can be formed to cover the entire thing. Additionally, the clad layer 850 may also be formed on the first planarization layer 710 and the passivation layer 650.

클래드층(850)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 클래드층(850)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수도 있다.The clad layer 850 may include a metal material such as aluminum (Al), silver (Ag), molybdenum (Mo), titanium (Ti), tungsten (W), or chromium (Cr), or an alloy thereof. . Additionally, the clad layer 850 is shown as a single layer, but may also be formed as a multiple layer.

제2 평탄화층(720)은 제1 평탄화층(710), 돌출부(800) 및 클래드층(850) 상에 형성될 수 있다. 또한, 제2 평탄화층(720)은 개구부(OP)를 채우도록 형성될 수 있다. 이 때, 제2 평탄화층(720)은 돌출부(800) 상에 형성된 클래드층(850)의 일부 영역을 노출시킬 수 있다. 도 5에서는, 클래드층(850)에서, 돌출부(800)의 상면과 중첩된 영역이 노출되었으나, 이에 한정되지 않는다.The second planarization layer 720 may be formed on the first planarization layer 710, the protrusion 800, and the clad layer 850. Additionally, the second planarization layer 720 may be formed to fill the opening OP. At this time, the second planarization layer 720 may expose a partial area of the clad layer 850 formed on the protrusion 800. In FIG. 5 , an area of the clad layer 850 that overlaps the top surface of the protrusion 800 is exposed, but the present invention is not limited thereto.

발광 소자(900)의 제1 전극(910)은 제2 평탄화층(720) 상에 형성될 수 있다. 또한, 제1 전극(910)은 제2 평탄화층(720)에 의해 노출된 클래드층(850)과 접하도록 형성될 수 있다. 전도성 물질로 이루어진 클래드층(850)은 개구부(OP)에 의해 드레인 전극(442)과 전기적으로 연결된 상태이므로, 제1 전극(910)은 드레인 전극(442)과도 전기적으로 연결될 수 있다. The first electrode 910 of the light emitting device 900 may be formed on the second planarization layer 720. Additionally, the first electrode 910 may be formed to contact the clad layer 850 exposed by the second planarization layer 720. Since the clad layer 850 made of a conductive material is electrically connected to the drain electrode 442 through the opening OP, the first electrode 910 may also be electrically connected to the drain electrode 442.

즉, 제4 실시 예와 비교하여, 제5 실시 예는 돌출부(800) 상에 클래드층(850)을 형성하는 것을 개시하고 있다. 이에 따라, 개구부(OP)의 내부를 제2 평탄화층(720)을 통해 채울 수 있으므로, 개구부(OP)에 의한 단차를 최소화할 수 있다. 또한, 클래드층(850)을 통해, 제1 전극(910)과 드레인 전극(442)을 안정적으로 연결시킬 수 있다. That is, compared to the fourth embodiment, the fifth embodiment discloses forming the clad layer 850 on the protrusion 800. Accordingly, since the inside of the opening OP can be filled with the second planarization layer 720, the level difference caused by the opening OP can be minimized. Additionally, the first electrode 910 and the drain electrode 442 can be stably connected through the clad layer 850.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

100: 기판 200: 차단층
300: 버퍼층 400: 구동 박막 트랜지스터
500: 더미 패턴 600: 층간 절연층
650: 패시베이션층 700: 평탄화층
800: 돌출부 900: 발광 소자100: substrate 200: blocking layer
300: Buffer layer 400: Driving thin film transistor
500: Dummy pattern 600: Interlayer insulating layer
650: Passivation layer 700: Planarization layer
800: protrusion 900: light emitting element

Claims (13)

제1 및 제2 발광 영역을 포함하는 기판;
상기 기판 상에서, 상기 제1 발광 영역에 형성된 박막 트랜지스터;
상기 기판 상에서, 상기 제2 발광 영역에 형성된 복수의 더미 패턴;
상기 박막 트랜지스터 및 복수의 더미 패턴 상에 형성된 평탄화층;
상기 평탄화층 상에 형성된 발광 소자를 포함하고,
상기 박막 트랜지스터의 드레인 전극은 상기 제2 발광 영역으로 연장되며,
상기 제2 발광 영역에서, 상기 평탄화층은 상기 드레인 전극을 노출시키는 개구부를 포함하고,
상기 개구부에서, 상기 드레인 전극 상에 돌출부가 형성된, 표시 장치.A substrate including first and second light emitting regions;
On the substrate, a thin film transistor formed in the first light emitting region;
On the substrate, a plurality of dummy patterns formed in the second light emitting area;
A planarization layer formed on the thin film transistor and a plurality of dummy patterns;
Comprising a light emitting device formed on the planarization layer,
A drain electrode of the thin film transistor extends to the second light emitting area,
In the second light-emitting area, the planarization layer includes an opening exposing the drain electrode,
A display device wherein a protrusion is formed on the drain electrode in the opening. 제1 항에 있어서,
상기 드레인 전극은 상기 복수의 더미 패턴 상으로 연장되어 형성되며,
상기 개구부는 상기 복수의 더미 패턴과 중첩되도록 형성된, 표시 장치.According to claim 1,
The drain electrode is formed to extend over the plurality of dummy patterns,
The display device is formed so that the opening overlaps the plurality of dummy patterns. 제1 항에 있어서,
상기 개구부를 통해, 상기 발광 소자는 상기 드레인 전극과 전기적으로 연결된, 표시 장치.According to claim 1,
The display device is electrically connected to the drain electrode through the opening. 제1 항에 있어서,
상기 평탄화층은 상기 박막 트랜지스터 및 복수의 더미 패턴 상에 형성된 제1 평탄화층 및 상기 제1 평탄화층 상에 형성된 제2 평탄화층을 포함하는, 표시 장치.According to claim 1,
The planarization layer includes a first planarization layer formed on the thin film transistor and a plurality of dummy patterns, and a second planarization layer formed on the first planarization layer. 제4 항에 있어서,
상기 돌출부는 상기 제2 평탄화층과 동일한 물질로 형성된, 표시 장치.According to clause 4,
The display device wherein the protrusion is formed of the same material as the second planarization layer. 제4 항에 있어서,
상기 돌출부는 상기 박막 트랜지스터의 드레인 전극 상에 형성된 제1 돌출부 및 상기 제1 돌출부 상에 형성된 제2 돌출부를 포함하고,
상기 제1 및 제2 돌출부 각각은 상기 제1 및 제2 평탄화층과 동일한 물질로 형성된, 표시 장치.According to clause 4,
The protrusion includes a first protrusion formed on the drain electrode of the thin film transistor and a second protrusion formed on the first protrusion,
Each of the first and second protrusions is formed of the same material as the first and second planarization layers. 제6 항에 있어서,
상기 제2 평탄화층은 상기 제1 평탄화층의 상면 및 측면을 모두 덮도록 형성되고,
상기 제2 돌출부는 상기 제1 돌출부의 상면 및 측면을 모두 덮도록 형성된, 표시 장치.According to clause 6,
The second planarization layer is formed to cover both the top and side surfaces of the first planarization layer,
The second protrusion is formed to cover both the top and side surfaces of the first protrusion. 제1 및 제2 발광 영역을 포함하는 기판;
상기 기판 상에서, 상기 제1 발광 영역에 형성된 박막 트랜지스터;
상기 기판 상에서, 상기 제2 발광 영역에 형성된 복수의 더미 패턴;
상기 박막 트랜지스터 및 복수의 더미 패턴 상에 형성된 제1 및 제2 평탄화층;
상기 제1 및 제2 평탄화층 상에 형성된 발광 소자를 포함하고,
상기 박막 트랜지스터의 드레인 전극은 상기 제2 발광 영역으로 연장되며,
상기 제2 발광 영역에서, 상기 제1 평탄화층은 상기 드레인 전극을 노출시키는 개구부를 포함하고,
상기 개구부에서, 상기 드레인 전극 상에 돌출부가 형성되고,
상기 제2 평탄화층은 상기 개구부의 내부를 채우도록 형성된, 표시 장치.A substrate including first and second light emitting regions;
On the substrate, a thin film transistor formed in the first light emitting region;
On the substrate, a plurality of dummy patterns formed in the second light emitting area;
First and second planarization layers formed on the thin film transistor and a plurality of dummy patterns;
Comprising a light emitting device formed on the first and second planarization layers,
A drain electrode of the thin film transistor extends to the second light emitting area,
In the second light emitting area, the first planarization layer includes an opening exposing the drain electrode,
In the opening, a protrusion is formed on the drain electrode,
The second planarization layer is formed to fill the interior of the opening. 제8 항에 있어서,
상기 드레인 전극은 상기 복수의 더미 패턴 상으로 연장되어 형성되며,
상기 개구부는 상기 복수의 더미 패턴과 중첩되도록 형성된, 표시 장치.According to clause 8,
The drain electrode is formed to extend over the plurality of dummy patterns,
The display device is formed so that the opening overlaps the plurality of dummy patterns. 제8 항에 있어서,
상기 드레인 전극 및 상기 돌출부 상에 형성된 클래드층을 더 포함하는, 표시 장치.According to clause 8,
A display device further comprising a clad layer formed on the drain electrode and the protrusion. 제10 항에 있어서,
상기 제2 평탄화층은 상기 클래드층을 덮도록 형성되고,
상기 클래드층에서, 상기 돌출부와 중첩된 일부 영역은 상기 제2 평탄화층에 의해 노출된, 표시 장치.According to claim 10,
The second planarization layer is formed to cover the clad layer,
In the clad layer, a portion of the area overlapping the protrusion is exposed by the second planarization layer. 제11 항에 있어서,
상기 클래드층은 상기 드레인 전극 및 상기 발광 소자와 전기적으로 연결된, 표시 장치.According to claim 11,
The clad layer is electrically connected to the drain electrode and the light emitting element. 제1 항에 있어서,
상기 돌출부는 상기 평탄화층과 동일한 물질을 포함하여 형성된, 표시 장치.According to claim 1,
The display device wherein the protrusion is formed of the same material as the planarization layer.
KR1020220184704A 2022-12-26 2022-12-26 Display apparatus KR20240102554A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220184704A KR20240102554A (en) 2022-12-26 2022-12-26 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220184704A KR20240102554A (en) 2022-12-26 2022-12-26 Display apparatus

Publications (1)

Publication Number Publication Date
KR20240102554A true KR20240102554A (en) 2024-07-03

Family

ID=91900233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220184704A KR20240102554A (en) 2022-12-26 2022-12-26 Display apparatus

Country Status (1)

Country Link
KR (1) KR20240102554A (en)

Similar Documents

Publication Publication Date Title
KR102611500B1 (en) Organic light emitting display device and method for manufacturing the same
KR20150024575A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
US20230329056A1 (en) Organic light emitting display device
KR20170015699A (en) Organic light emitting diode display device
KR102609229B1 (en) Organic light emitting display device and method of manufacturing the same
KR20150033345A (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR20210074549A (en) Organic light emitting display device
KR20170063288A (en) Organic Light Emitting Diode Display Device
US20220102449A1 (en) Organic light emitting display device
US11785808B2 (en) Flexible display device and method of manufacturing the same
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20160039092A (en) Thin film Transistor Substrate For Flat Panel Display And Method For Manufacturing The Same
KR20190077673A (en) Organic light emitting display device
KR20220149163A (en) Display apparatus
US10903443B2 (en) Organic EL display device
KR102269099B1 (en) Thin film Transistor Substrate For Flat Panel Display And Method For Manufacturing The Same
US10923536B2 (en) Organic el display device and method of manufacturing organic el display device
KR20240102554A (en) Display apparatus
KR20230170435A (en) Display apparatus
US20240215357A1 (en) Display device
US20220320254A1 (en) Display device
US20240179986A1 (en) Display device
KR20240100058A (en) Display apparatus
US20240186307A1 (en) Light Emitting Display Device
KR20240104800A (en) Display device