KR20240100058A - Display apparatus - Google Patents

Abstract

본 발명은 발광 영역 및 투과 영역을 포함하는 기판; 발광 영역에서, 기판 상에 형성된 박막 트랜지스터 및 발광 소자; 및 투과 영역에서, 기판 상에 형성된 보조 전극을 포함하고, 발광 소자는 제1 전극, 발광층 및 제2 전극을 포함하고, 제2 전극은 투과 영역까지 연장되며, 보조 전극과 전기적으로 연결된, 표시 장치를 제공한다.
또한, 본 발명은 발광 영역 및 투과 영역을 포함하는 기판; 발광 영역에서, 기판 상에 형성된 박막 트랜지스터, 발광 소자 및 보조 전극; 및 투과 영역에서, 기판 상에 형성된 제1 연결 전극을 포함하고, 발광 소자는 제1 전극, 발광층 및 제2 전극을 포함하고, 제2 전극은 투과 영역까지 연장되며, 제1 연결 전극과 전기적으로 연결된, 표시 장치를 제공한다.The present invention relates to a substrate including a light emitting area and a transmissive area; In the light emitting area, a thin film transistor and a light emitting element formed on a substrate; and an auxiliary electrode formed on a substrate in the transmission area, wherein the light-emitting element includes a first electrode, a light-emitting layer, and a second electrode, and the second electrode extends to the transmission area and is electrically connected to the auxiliary electrode. provides.
In addition, the present invention provides a substrate including a light emitting area and a transmissive area; In the light emitting area, thin film transistors, light emitting elements and auxiliary electrodes formed on the substrate; and in the transmission area, a first connection electrode formed on the substrate, wherein the light emitting element includes a first electrode, a light emitting layer, and a second electrode, the second electrode extending to the transmission area, and being electrically connected to the first connection electrode. A connected display device is provided.

Description

표시 장치{DISPLAY APPARATUS}DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것이다.The present invention relates to a display device.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 및 전계 발광 표시 장치 (ELD: Electroluminescence Display)와 같은 여러 표시 장치가 활용되고 있다. 그리고, 전계 발광 표시 장치는 유기 발광 표시 장치(OLED, Organic Light Emitting Display) 및 퀀텀닷 발광 표시 장치(QLED, Quantum-dot Light Emitting Display)와 같은 표시장치를 포함할 수 있다. As the information society develops, the demand for display devices for displaying images is increasing in various forms. Accordingly, recently, various display devices such as liquid crystal display (LCD), plasma display panel (PDP), and electroluminescence display (ELD) have been used. Additionally, the electroluminescent display device may include a display device such as an organic light emitting display (OLED) and a quantum dot light emitting display (QLED).

표시장치들 중에서 전계 발광 표시 장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 전계 발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 제조비용이 저렴한 장점이 있다. 최근에는 캐소드 전극의 저항을 감소시키기 위한 구조를 연구하고 있다. Among display devices, electroluminescent displays are self-luminous and have superior viewing angles and contrast ratios compared to liquid crystal displays (LCDs). They do not require a separate backlight, so they can be lightweight and thin, and have the advantage of low power consumption. . In addition, electroluminescent displays have the advantage of being capable of driving at low direct current voltages, fast response speeds, and low manufacturing costs. Recently, structures to reduce the resistance of the cathode electrode are being studied.

본 발명은 공정에 의한 손상을 최소화하며, 캐소드 전극의 저항을 감소시키는 표시장치를 제공하는 것을 목적으로 한다.The purpose of the present invention is to provide a display device that minimizes damage caused by processes and reduces the resistance of a cathode electrode.

목적을 달성하기 위해서, 본 발명은 발광 영역 및 투과 영역을 포함하는 기판; 발광 영역에서, 기판 상에 형성된 박막 트랜지스터 및 발광 소자; 및 투과 영역에서, 기판 상에 형성된 보조 전극을 포함하고, 발광 소자는 제1 전극, 발광층 및 제2 전극을 포함하고, 제2 전극은 투과 영역까지 연장되며, 보조 전극과 전기적으로 연결된, 표시 장치를 제공한다.In order to achieve the object, the present invention provides a substrate including a light emitting area and a transmissive area; In the light emitting area, a thin film transistor and a light emitting element formed on a substrate; and an auxiliary electrode formed on a substrate in the transmission area, wherein the light-emitting element includes a first electrode, a light-emitting layer, and a second electrode, and the second electrode extends to the transmission area and is electrically connected to the auxiliary electrode. provides.

또한, 본 발명은 발광 영역 및 투과 영역을 포함하는 기판; 발광 영역에서, 기판 상에 형성된 박막 트랜지스터, 발광 소자 및 보조 전극; 및 투과 영역에서, 기판 상에 형성된 제1 연결 전극을 포함하고, 발광 소자는 제1 전극, 발광층 및 제2 전극을 포함하고, 제2 전극은 투과 영역까지 연장되며, 제1 연결 전극과 전기적으로 연결된, 표시 장치를 제공한다.In addition, the present invention provides a substrate including a light emitting area and a transmissive area; In the light emitting area, thin film transistors, light emitting elements and auxiliary electrodes formed on the substrate; and in the transmission area, a first connection electrode formed on the substrate, wherein the light emitting element includes a first electrode, a light emitting layer, and a second electrode, the second electrode extending to the transmission area, and being electrically connected to the first connection electrode. A connected display device is provided.

본 발명에 따르면, 투명 영역에 보조 전극 또는 연결 전극을 형성함으로써, 표시 장치의 손상을 최소화하면서 캐소드 전극의 저항을 감소시키는 효과가 있다.According to the present invention, by forming an auxiliary electrode or connection electrode in the transparent area, there is an effect of reducing the resistance of the cathode electrode while minimizing damage to the display device.

도 1은 본 발명의 제1-1 및 제1-2 실시 예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 제1-1 실시 예에 따른 표시 장치의 I-I' 라인의 단면도이다.
도 3은 본 발명의 제1-2 실시 예에 따른 표시 장치의 I-I' 라인의 단면도이다.
도 4는 본 발명의 제2-1 및 제2-2 실시 예에 따른 표시 장치의 평면도이다.
도 5는 본 발명의 제2-1 실시 예에 따른 표시 장치의 II-II' 라인의 단면도이다.
도 6은 본 발명의 제2-2 실시 예에 따른 표시 장치의 II-II' 라인의 단면도이다.1 is a plan view of a display device according to a 1-1 and 1-2 embodiment of the present invention.
Figure 2 is a cross-sectional view taken along line II' of the display device according to the 1-1 embodiment of the present invention.
Figure 3 is a cross-sectional view taken along line II' of the display device according to the first and second embodiments of the present invention.
Figure 4 is a plan view of a display device according to embodiments 2-1 and 2-2 of the present invention.
Figure 5 is a cross-sectional view taken along line II-II' of the display device according to the 2-1 embodiment of the present invention.
Figure 6 is a cross-sectional view taken along line II-II' of the display device according to the 2-2 embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. These embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. Each feature of the various embodiments of the present invention can be combined or combined with each other partially or entirely, and various technical interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 제1-1 및 제1-2 실시 예에 따른 표시 장치의 평면도이다.1 is a plan view of a display device according to a 1-1 and 1-2 embodiment of the present invention.

도 1을 참고하면, 본 발명의 제1-1 및 제1-2 실시 예에 따른 표시 장치는 기판(110) 상에 형성된 복수의 화소(P)를 포함할 수 있다. 복수의 화소(P)는 제1 방향(D1) 및 제1 방향(D1)과 수직하는 제2 방향(D2)을 따라 배치되어, 매트릭스 형태로 형성될 수 있다. 또한, 복수의 화소(P) 각각은 발광 영역(EA) 및 투과 영역(TA)을 포함할 수 있다.Referring to FIG. 1 , display devices according to 1-1 and 1-2 embodiments of the present invention may include a plurality of pixels P formed on a substrate 110. The plurality of pixels P may be arranged along the first direction D1 and the second direction D2 perpendicular to the first direction D1 to form a matrix. Additionally, each of the plurality of pixels P may include an emission area EA and a transmission area TA.

발광 영역(EA)은 제1 내지 제4 서브 화소(SP1-SP4)를 포함할 수 있다. 제1 내지 제4 서브 화소(SP1-SP4) 각각은 적색, 녹색, 청색 및 백색 광을 방출할 수 있다. 또한, 제1 내지 제4 서브 화소(SP1-SP4) 각각은 발광 소자 및 구동 회로를 포함할 수 있다.The emission area EA may include first to fourth sub-pixels SP1-SP4. Each of the first to fourth sub-pixels (SP1-SP4) may emit red, green, blue, and white light. Additionally, each of the first to fourth sub-pixels (SP1-SP4) may include a light-emitting element and a driving circuit.

투과 영역(TA)은 제1 방향(D1)으로 이웃한 발광 영역(EA) 사이에 형성되어, 외부의 광을 투과시킬 수 있다. 또한, 투과 영역(TA)은 컨택 영역(CA)를 포함할 수 있다. 컨택 영역(CA)은 보조 전극(710)을 포함하며, 제2 방향(D2)을 따라 선형적으로 형성될 수 있다. The transmission area TA is formed between adjacent light emitting areas EA in the first direction D1 and can transmit external light. Additionally, the transmission area (TA) may include a contact area (CA). The contact area CA includes the auxiliary electrode 710 and may be formed linearly along the second direction D2.

제1-1 실시 예Example 1-1

도 2는 본 발명의 제1-1 실시 예에 따른 표시 장치의 I-I' 라인의 단면도이다. 도 2를 참조하면, 본 발명의 제1-1 실시 예에 따른 표시 장치는 발광 영역(EA) 및 투과 영역(TA)을 포함할 수 있다. 발광 영역(EA)은 하나의 서브 화소를 도시하고 있다. Figure 2 is a cross-sectional view taken along line II' of a display device according to a 1-1 embodiment of the present invention. Referring to FIG. 2 , the display device according to the 1-1 embodiment of the present invention may include an emission area (EA) and a transmission area (TA). The emission area EA shows one sub-pixel.

발광 영역(EA)은 구동 박막 트랜지스터(300)가 형성된 구동 영역(DA) 및 복수의 스토리지 전극(400)이 형성된 스토리지 영역(SA)을 포함할 수 있다. The light emitting area EA may include a driving area DA in which the driving thin film transistor 300 is formed and a storage area SA in which a plurality of storage electrodes 400 are formed.

도 2를 참고하면, 본 발명의 제1-1 실시 예에 따른 표시 장치는 기판(110), 차단층(200), 구동 박막 트랜지스터(300), 복수의 스토리지 전극(400), 발광 소자(500), 뱅크(600) 및 보조 전극(710)을 포함할 수 있다.Referring to FIG. 2, the display device according to the 1-1 embodiment of the present invention includes a substrate 110, a blocking layer 200, a driving thin film transistor 300, a plurality of storage electrodes 400, and a light emitting element 500. ), a bank 600, and an auxiliary electrode 710.

기판(110)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. The substrate 110 may be made of glass or plastic, but is not necessarily limited thereto, and may be made of a semiconductor material such as a silicon wafer.

차단층(200)은 기판(110) 상에 형성될 수 있으며, 구동 영역(DA)에 형성될 수 있다. 차단층(200)은 광을 차단할 수 있는 도전성 물질을 포함하여 이루어질 수 있다. 예를 들어, 차단층(200)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W) 또는 크롬(Cr) 등의 불투명 금속 물질 또는 이들의 합금으로 이루어질 수 있다. 또한, 차단층(200)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수도 있다. 예를 들어, 차단층(200)은 이중층으로 형성될 수 있으며, 이중층은 서로 다른 물질을 포함하는 하부층 및 상부층으로 구성될 수 있다. 이 때, 하부층은 몰리브덴-티타늄 합금(MoTi)으로 이루어지고, 상부층은 구리(Cu)로 이루어질 수 있으나, 이에 한정되지 않는다.The blocking layer 200 may be formed on the substrate 110 and in the driving area DA. The blocking layer 200 may include a conductive material capable of blocking light. For example, the blocking layer 200 is made of an opaque metal material such as aluminum (Al), silver (Ag), copper (Cu), molybdenum (Mo), titanium (Ti), tungsten (W), or chromium (Cr). It may be made of an alloy thereof. Additionally, the blocking layer 200 is shown as a single layer, but may also be formed as a multiple layer. For example, the blocking layer 200 may be formed of a double layer, and the double layer may be composed of a lower layer and an upper layer containing different materials. At this time, the lower layer may be made of molybdenum-titanium alloy (MoTi), and the upper layer may be made of copper (Cu), but are not limited to this.

버퍼층(120)은 기판(110) 상에서, 차단층(200)을 덮도록 형성될 수 있다. 버퍼층(120)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하여 이루어질 수 있다. 또한, 버퍼층(120)은 단일층으로 도시되어 있으나. 다중층으로 형성될 수 있다. 버퍼층(120)은 차단층(200)을 절연시키며, 버퍼층(120) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시킬 수 있다.The buffer layer 120 may be formed on the substrate 110 to cover the blocking layer 200 . The buffer layer 120 may include silicon nitride (SiNx) or silicon oxide (SiOx). Additionally, the buffer layer 120 is shown as a single layer. It can be formed in multiple layers. The buffer layer 120 insulates the blocking layer 200 and can improve adhesion between the layers formed on the buffer layer 120 and the substrate 110.

구동 박막 트랜지스터(300)는 버퍼층(120) 상에 형성될 수 있다. 또한, 구동 박막 트랜지스터(300)는 차단층(200)과 중첩되는 위치에 배치될 수 있다. 이에 따라, 구동 박막 트랜지스터(300) 하부에 차단층(200)이 배치됨으로써, 외부 광이 구동 박막 트랜지스터(300)에 영향을 미치는 것을 방지하여, 구동 박막 트랜지스터(300)의 신뢰성을 향상시킬 수 있다.The driving thin film transistor 300 may be formed on the buffer layer 120. Additionally, the driving thin film transistor 300 may be disposed at a position that overlaps the blocking layer 200. Accordingly, the blocking layer 200 is disposed below the driving thin film transistor 300, thereby preventing external light from affecting the driving thin film transistor 300, thereby improving the reliability of the driving thin film transistor 300. .

구동 박막 트랜지스터(300)는 반도체층(310), 게이트 절연층(320), 게이트 전극(330), 소스 전극(341) 및 드레인 전극(342)을 포함할 수 있다. The driving thin film transistor 300 may include a semiconductor layer 310, a gate insulating layer 320, a gate electrode 330, a source electrode 341, and a drain electrode 342.

구동 박막 트랜지스터(300)의 반도체층(310)은 버퍼층(120) 상에 형성될 수 있다. 반도체층(310)은 폴리 실리콘(Poly-Silicon) 반도체 또는 산화물 반도체를 포함할 수 있다. 그리고, 반도체층(310)이 산화물 반도체를 포함하는 경우, IGZO(indium- gallium-zinc-oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 및 IGO(indium-gallium-oxide)중 적어도 하나의 산화물을 포함하여 이루어질 수 있다. The semiconductor layer 310 of the driving thin film transistor 300 may be formed on the buffer layer 120. The semiconductor layer 310 may include a poly-silicon semiconductor or an oxide semiconductor. And, when the semiconductor layer 310 includes an oxide semiconductor, indium-galium-zinc-oxide (IGZO), indium-zinc-oxide (IZO), indium-gallium-tin-oxide (IGTO), and indium-gallium-tin-oxide (IGO) -gallium-oxide) and may contain at least one oxide.

구동 박막 트랜지스터(300)의 게이트 절연층(320)은 반도체층(310) 상에 형성되어, 게이트 전극(330)을 반도체층(310)으로부터 절연시킬 수 있다. 구동 박막 트랜지스터(300)의 게이트 절연층(320)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하여 이루어질 수 있다. 또한, 게이트 절연층(320)은 단일층으로 도시되어 있으나. 다중층으로 형성될 수 있다.The gate insulating layer 320 of the driving thin film transistor 300 may be formed on the semiconductor layer 310 to insulate the gate electrode 330 from the semiconductor layer 310. The gate insulating layer 320 of the driving thin film transistor 300 may include silicon nitride (SiNx) or silicon oxide (SiOx). Additionally, the gate insulating layer 320 is shown as a single layer. It can be formed in multiple layers.

구동 박막 트랜지스터(300)의 게이트 전극(330)은 게이트 절연층(320) 상에 형성될 수 있다. 게이트 전극(330)은 반도체층(310)의 채널 영역과 중첩되도록 게이트 절연층(320) 상에 형성될 수 있다. The gate electrode 330 of the driving thin film transistor 300 may be formed on the gate insulating layer 320. The gate electrode 330 may be formed on the gate insulating layer 320 to overlap the channel region of the semiconductor layer 310.

도면에 도시되지는 않았으나, 구동 박막 트랜지스터(300)의 게이트 전극(330)은 차단층(200)과 전기적으로 연결될 수 있다. 이에 따라, 도전성 물질로 이루어진 차단층(200)을 전기적으로 안정화시킬 수 있고, 차단층(200)이 반도체층(310)의 정상적인 동작을 방해하는 것을 방지할 수 있다.Although not shown in the drawing, the gate electrode 330 of the driving thin film transistor 300 may be electrically connected to the blocking layer 200. Accordingly, the blocking layer 200 made of a conductive material can be electrically stabilized, and the blocking layer 200 can be prevented from interfering with the normal operation of the semiconductor layer 310.

또한, 차단층(200)이 구동 박막 트랜지스터(300)의 게이트 전극(330)과 전기적으로 연결되므로, 본원발명의 구동 박막 트랜지스터(300)는 이중 게이트 전극 구조를 개시할 수 있다. 이에 따라, 구동 박막 트랜지스터(300)의 반도체층(310)을 통해 흐르는 누설 전류를 최소화하여, 구동 박막 트랜지스터(300)의 전류 특성을 개선하고, 신뢰성을 향상시킬 수 있다. Additionally, since the blocking layer 200 is electrically connected to the gate electrode 330 of the driving thin film transistor 300, the driving thin film transistor 300 of the present invention can have a double gate electrode structure. Accordingly, the leakage current flowing through the semiconductor layer 310 of the driving thin film transistor 300 can be minimized, thereby improving the current characteristics of the driving thin film transistor 300 and improving reliability.

층간 절연층(130)은 구동 박막 트랜지스터(300)의 게이트 절연층(320) 및 게이트 전극(330) 상에 형성될 수 있다. 층간 절연층(130)은 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX) 등의 무기 절연 물질을 포함하여 이루어질 수 있다. The interlayer insulating layer 130 may be formed on the gate insulating layer 320 and the gate electrode 330 of the driving thin film transistor 300. The interlayer insulating layer 130 may include an inorganic insulating material such as silicon oxide (SiOX) or silicon nitride (SiNX).

구동 박막 트랜지스터(300)의 게이트 절연층(320) 및 층간 절연층(130)에는 구동 박막 트랜지스터(300)의 반도체층(310)을 노출시키기 위한 컨택홀이 형성될 수 있다. A contact hole may be formed in the gate insulating layer 320 and the interlayer insulating layer 130 of the driving thin film transistor 300 to expose the semiconductor layer 310 of the driving thin film transistor 300.

구동 박막 트랜지스터(300)의 소스 전극(341) 및 드레인 전극(342)은 서로 마주하면서 층간 절연층(130) 상에 형성될 수 있다. 또한, 구동 박막 트랜지스터(300)의 소스 전극(341) 및 드레인 전극(342) 각각은 게이트 절연층(320) 및 층간 절연층(130)에 형성된 컨택홀을 통해 반도체층(310)과 연결될 수 있다. The source electrode 341 and the drain electrode 342 of the driving thin film transistor 300 may be formed on the interlayer insulating layer 130 while facing each other. In addition, each of the source electrode 341 and the drain electrode 342 of the driving thin film transistor 300 may be connected to the semiconductor layer 310 through contact holes formed in the gate insulating layer 320 and the interlayer insulating layer 130. .

스토리지 영역(SA)에는 복수의 스토리지 전극(400)이 형성될 수 있다. 복수의 스토리지 전극(400)은 제1 내지 제3 스토리지 전극(410-430)을 포함할 수 있다.A plurality of storage electrodes 400 may be formed in the storage area SA. The plurality of storage electrodes 400 may include first to third storage electrodes 410-430.

제1 스토리지 전극(410)는 기판(110) 상에 형성될 수 있다. 제1 스토리지 전극(410)은 차단층(200)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다. The first storage electrode 410 may be formed on the substrate 110 . The first storage electrode 410 may be formed simultaneously through the same process as the blocking layer 200 and may include the same material.

버퍼층(120)은 구동 영역(DA)에서 연장되어, 스토리지 영역(SA)까지 형성될 수 있다. 버퍼층(120)은 기판(110) 상에서 제1 스토리지 전극(410)을 덮도록 형성될 수 있다.The buffer layer 120 may extend from the driving area DA to the storage area SA. The buffer layer 120 may be formed on the substrate 110 to cover the first storage electrode 410 .

제2 스토리지 전극(420)는 버퍼층(120) 상에 형성될 수 있다. 제2 스토리지 전극(420)은 구동 박막 트랜지스터(300)의 반도체층(310)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다. 구동 박막 트랜지스터(300)의 반도체층(310)은 소스 전극(341) 및 드레인 전극(342)과 연결되기 위해, 반도체층(310)의 양측 영역을 도핑하는 공정을 추가적으로 진행할 수 있으나, 제2 스토리지 전극(420)은 도핑 공정을 생략할 수 있다. 또한, 제2 스토리지 전극(420)도 반도체층(310)과 동일하게 도핑 공정을 진행할 수도 있다. The second storage electrode 420 may be formed on the buffer layer 120. The second storage electrode 420 may be formed simultaneously through the same process as the semiconductor layer 310 of the driving thin film transistor 300 and may include the same material. In order to connect the semiconductor layer 310 of the driving thin film transistor 300 to the source electrode 341 and the drain electrode 342, a process of doping both regions of the semiconductor layer 310 may be additionally performed, but the second storage The electrode 420 may omit the doping process. Additionally, the second storage electrode 420 may also undergo a doping process in the same way as the semiconductor layer 310.

게이트 절연층(320)은 구동 영역(DA)에서 연장되어, 스토리지 영역(SA)까지 형성될 수 있다. 게이트 절연층(320)은 버퍼층(120) 상에서 제2 스토리지 전극(420)을 덮도록 형성될 수 있다.The gate insulating layer 320 may extend from the driving area DA to the storage area SA. The gate insulating layer 320 may be formed on the buffer layer 120 to cover the second storage electrode 420.

제3 스토리지 전극(430)은 게이트 절연층(320) 상에 형성될 수 있다. 제3 스토리지 전극(430)은 구동 박막 트랜지스터(300)의 게이트 전극(330)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다.The third storage electrode 430 may be formed on the gate insulating layer 320. The third storage electrode 430 may be formed simultaneously through the same process as the gate electrode 330 of the driving thin film transistor 300 and may include the same material.

층간 절연층(130)은 구동 영역(DA)에서 연장되어, 스토리지 영역(SA)까지 형성될 수 있다. 층간 절연층(130)은 게이트 절연층(320) 상에서 제3 스토리지 전극(430)을 덮도록 형성될 수 있다.The interlayer insulating layer 130 may extend from the driving area DA to the storage area SA. The interlayer insulating layer 130 may be formed on the gate insulating layer 320 to cover the third storage electrode 430.

이 때, 제1 내지 제3 스토리지 전극(410-430)의 적층 구조에 의해, 복수의 스토리지 커패시터(Cst)가 형성될 수 있다. 즉, 제1 스토리지 커패시터(Cst1)는 제1 스토리지 전극(410), 제2 스토리지 전극(420) 및 제1 스토리지 전극(410)과 제2 스토리지 전극(420) 사이에 형성된 버퍼층(120)을 통해 형성될 수 있다. 또한, 제2 스토리지 커패시터(Cst2)는 제2 스토리지 전극(420), 제3 스토리지 전극(430) 및 제2 스토리지 전극(420)과 제3 스토리지 전극(430) 사이에 구비된 게이트 절연층(320)을 통해 형성될 수 있다. At this time, a plurality of storage capacitors Cst may be formed by the stacked structure of the first to third storage electrodes 410-430. That is, the first storage capacitor Cst1 passes through the first storage electrode 410, the second storage electrode 420, and the buffer layer 120 formed between the first storage electrode 410 and the second storage electrode 420. can be formed. In addition, the second storage capacitor Cst2 includes the second storage electrode 420, the third storage electrode 430, and the gate insulating layer 320 provided between the second storage electrode 420 and the third storage electrode 430. ) can be formed through.

평탄화층(140)은 구동 박막 트랜지스터(300) 및 복수의 스토리지 전극(400) 상에 형성되어, 발광 영역(EA) 전체에 형성될 수 있다. 또한, 평탄화층(140)은 구동 박막 트랜지스터(300), 복수의 스토리지 전극(400) 및 컨택홀들에 의한 단차를 보상할 수 있다. 평탄화층(140)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질을 포함하여 이루어질 수 있다. The planarization layer 140 may be formed on the driving thin film transistor 300 and the plurality of storage electrodes 400 and may be formed throughout the light emitting area EA. Additionally, the planarization layer 140 may compensate for steps caused by the driving thin film transistor 300, the plurality of storage electrodes 400, and contact holes. The planarization layer 140 includes an organic insulating material such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. This can be done.

발광 소자(500)는 평탄화층(140) 상에 형성될 수 있다. 발광 소자(500)는 제1 전극(510), 발광층(520) 및 제2 전극(530)을 포함할 수 있다.The light emitting device 500 may be formed on the planarization layer 140 . The light emitting device 500 may include a first electrode 510, a light emitting layer 520, and a second electrode 530.

제1 전극(510)는 평탄화층(140) 상에 형성될 수 있다. 제1 전극(510)은 서브 화소 각각에 형성되어 있으며, 표시 장치의 양극(Anode)으로 기능할 수 있다. 제1 전극(510)은 구동 박막 트랜지스터(300)의 드레인 전극(342)과 전기적으로 연결될 수 있다.The first electrode 510 may be formed on the planarization layer 140. The first electrode 510 is formed in each sub-pixel and can function as an anode of the display device. The first electrode 510 may be electrically connected to the drain electrode 342 of the driving thin film transistor 300.

제1 전극(510)은 투명 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(510)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 전도성 물질을 포함하여 이루어질 수 있다. 또는, 제1 전극(510)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 제1 전극(510)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수 있다. 예를 들어, 제1 전극(510)은 투명 전도성 물질, 금속 물질 및 투명 전도성 물질이 순차적으로 적층된 삼중층으로 형성될 수도 있다. The first electrode 510 may include a transparent conductive material. For example, the first electrode 510 may include a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). Alternatively, the first electrode 510 is made of a metal material such as aluminum (Al), silver (Ag), copper (Cu), molybdenum (Mo), titanium (Ti), tungsten (W), or chromium (Cr). It may be comprised of an alloy. Additionally, the first electrode 510 is shown as a single layer, but may be formed as a multiple layer. For example, the first electrode 510 may be formed as a triple layer of a transparent conductive material, a metal material, and a transparent conductive material sequentially stacked.

뱅크(600)는 평탄화층(140) 상에 구비되어, 제1 전극(510)의 일부를 덮도록 형성될 수 있다. The bank 600 may be provided on the planarization layer 140 to cover a portion of the first electrode 510.

뱅크(600)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질을 포함하여 이루어질 수 있다. 또는, 뱅크(950)는 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기 절연 물질을 포함하여 이루어질 수 있다. 또한, 뱅크(850)는 외부에서 입사되는 광을 흡수하기 위해, 블랙 염료를 포함하여 형성될 수 있다.The bank 600 may include an organic insulating material such as acrylic resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. You can. Alternatively, the bank 950 may be made of an inorganic insulating material such as silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide. Additionally, the bank 850 may be formed including black dye to absorb light incident from the outside.

발광층(520)은 제1 전극(510) 상에 형성될 수 있다. 또한, 발광층(520)은 뱅크(600) 상에도 형성되어, 서브 화소 및 그들 사이의 경계 영역에도 연속적으로 형성될 수 있다. 또한, 발광층(520)은 발광 영역(EA)에서 연장되어, 투과 영역(TA)까지 형성될 수 있다. 발광층(520)은 정공 수송층, 유기 발광층 및 전자 수송층을 포함할 수 있다. 이 경우, 제1 전극(510)과 제2 전극(530)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층(520)으로 이동하게 되며, 발광층(520)에서 서로 결합하여 발광할 수 있다.The light emitting layer 520 may be formed on the first electrode 510. Additionally, the light emitting layer 520 may be formed on the bank 600 and continuously formed on the sub-pixels and the boundary areas between them. Additionally, the light emitting layer 520 may extend from the light emitting area (EA) to the transmission area (TA). The light-emitting layer 520 may include a hole transport layer, an organic light-emitting layer, and an electron transport layer. In this case, when voltage is applied to the first electrode 510 and the second electrode 530, holes and electrons move to the light-emitting layer 520 through the hole transport layer and electron transport layer, respectively, and combine with each other in the light-emitting layer 520. It can emit light.

제2 전극(530)은 발광층(520) 상에 형성될 수 있다. 제2 전극(530)은 표시 장치의 음극(Cathode)으로 기능할 수 있다. 제2 전극(530)은 발광층(520)과 마찬가지로 서브 화소 및 그들 사이의 경계 영역에도 형성될 수 있다. 즉, 제2 전극(530)은 제1 전극(510) 및 뱅크(600) 상에도 형성될 수 있다. The second electrode 530 may be formed on the light emitting layer 520. The second electrode 530 may function as a cathode of the display device. Like the light emitting layer 520, the second electrode 530 may be formed in sub-pixels and boundary areas between them. That is, the second electrode 530 may also be formed on the first electrode 510 and the bank 600.

본 발명의 일 실시예에 따른 표시 장치는 상부 발광 방식으로 이루어지기 때문에, 제2 전극(530)은 발광층(520)에서 발광된 광을 상부 쪽으로 투과시키기 위해서, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 전도성 물질을 포함하여 이루어질 수 있다. 그리고, 제2 전극(530)은 단일층 또는 다중층으로 이루어질 수 있다.Since the display device according to an embodiment of the present invention is made of a top emission method, the second electrode 530 is made of ITO (Indium Tin Oxide) or IZO (ITO) in order to transmit the light emitted from the light emitting layer 520 toward the top. It may include a transparent conductive material such as Indium Zinc Oxide. And, the second electrode 530 may be made of a single layer or multiple layers.

투과 영역(TA)은 컨택 영역(CA)을 포함하며, 컨택 영역(CA)에는 보조 전극(710)이 형성될 수 있다. 보조 전극(710)은 기판(110) 상에 형성될 수 있다. 또한, 보조 전극(710)은 차단층(200)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다.The transmission area TA includes a contact area CA, and an auxiliary electrode 710 may be formed in the contact area CA. The auxiliary electrode 710 may be formed on the substrate 110 . Additionally, the auxiliary electrode 710 may be formed simultaneously through the same process as the blocking layer 200 and may include the same material.

버퍼층(120), 게이트 절연층(320), 층간 절연층(130) 및 발광층(520)은 발광 영역(EA)에서 연장되어, 투과 영역(TA)까지 형성될 수 있다. 버퍼층(120), 게이트 절연층(320), 층간 절연층(130) 및 발광층(520)은 기판(110) 상에서 보조 전극(710)을 덮도록 형성될 수 있다. 이 때, 보조 전극(710)의 상면 일부는 버퍼층(120), 게이트 절연층(320), 층간 절연층(130) 및 발광층(520)을 관통하는 홈(H)에 의해 노출될 수 있다. 이 때, 홈(H)은 레이저 공정을 통해 형성될 수 있다. 즉, 컨택 영역(CA)에 레이저를 조사하여, 버퍼층(120), 게이트 절연층(320), 층간 절연층(130) 및 발광층(520)의 일부 영역을 제거함으로써, 홈을 형성할 수 있다. The buffer layer 120, gate insulating layer 320, interlayer insulating layer 130, and light emitting layer 520 may extend from the light emitting area (EA) to the transmission area (TA). The buffer layer 120, the gate insulating layer 320, the interlayer insulating layer 130, and the light emitting layer 520 may be formed on the substrate 110 to cover the auxiliary electrode 710. At this time, a portion of the upper surface of the auxiliary electrode 710 may be exposed by the groove H penetrating the buffer layer 120, the gate insulating layer 320, the interlayer insulating layer 130, and the light emitting layer 520. At this time, the groove H may be formed through a laser process. That is, a groove can be formed by irradiating a laser to the contact area CA to remove some areas of the buffer layer 120, the gate insulating layer 320, the interlayer insulating layer 130, and the light emitting layer 520.

도 1에서 전술한 바와 같이, 보조 전극(710)은 선형적으로 형성되므로, 홈(H)은 보조 전극(710)을 따라 선형적으로 형성될 수 있으나, 이에 한정되지 않는다. 또한, 홈(H)의 폭은 50㎛이하로 형성될 수 있으나, 이에 한정되지 않는다.As described above in FIG. 1, since the auxiliary electrode 710 is formed linearly, the groove H may be formed linearly along the auxiliary electrode 710, but is not limited thereto. Additionally, the width of the groove H may be formed to be 50㎛ or less, but is not limited thereto.

제2 전극(530)은 기판(110) 전면에 형성되어, 홈(H)을 통해 보조 전극(710)과 접할 수 있다. 구체적으로, 홈(H) 내부에서, 제2 전극(530)은 버퍼층(120), 게이트 절연층(320) 및 층간 절연층(130)의 측면과 보조 전극(710)의 상면과 접촉할 수 있다. 이 때, 제2 전극(530) 및 보조 전극(710)은 모두 전도성 물질로 이루어지므로, 홈(H)을 통해 제2 전극(530) 및 보조 전극(710)은 전기적으로 연결될 수 있다. The second electrode 530 is formed on the front surface of the substrate 110 and can contact the auxiliary electrode 710 through the groove H. Specifically, inside the groove H, the second electrode 530 may contact the side surfaces of the buffer layer 120, the gate insulating layer 320, and the interlayer insulating layer 130, and the top surface of the auxiliary electrode 710. . At this time, since both the second electrode 530 and the auxiliary electrode 710 are made of a conductive material, the second electrode 530 and the auxiliary electrode 710 can be electrically connected through the groove H.

본원 발명의 제1-1 실시예에 따른 표시 장치는 상부 발광 방식으로 이루어지기 때문에, 제2 전극(530)은 발광층(520)에서 발광된 광을 상부 쪽으로 투과시키기 위해서, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 전도성 물질을 포함하여 이루어질 수 있다. 또한, 광의 투과율을 증가시키기 위하여, 제2 전극(530)의 두께를 감소시킬 필요가 있다. 이와 같이, 투명 전도성 물질로 이루어진 제2 전극(530)의 두께가 감소할 경우, 제2 전극(530)의 저항이 증가할 수 있다. 이에 따라, 본원발명은 보조 전극(710)을 제2 전극(530)과 전기적으로 연결함으로써, 제2 전극(530)의 저항을 감소시키는 것을 개시하고 있다.Since the display device according to the 1-1 embodiment of the present invention is made of a top emission method, the second electrode 530 is made of ITO (Indium Tin Oxide) in order to transmit the light emitted from the light emitting layer 520 toward the top. Alternatively, it may include a transparent conductive material such as IZO (Indium Zinc Oxide). Additionally, in order to increase light transmittance, it is necessary to reduce the thickness of the second electrode 530. In this way, when the thickness of the second electrode 530 made of a transparent conductive material decreases, the resistance of the second electrode 530 may increase. Accordingly, the present invention discloses reducing the resistance of the second electrode 530 by electrically connecting the auxiliary electrode 710 to the second electrode 530.

이 때, 보조 전극(710)을 투과 영역(TA)에 형성함으로써, 보조 전극(710)을 노출시키는 홈(H)를 형성하는 공정에서, 표시 장치의 손상을 감소시킬 수 있다. 구체적으로, 보조 전극(710)을 발광 영역(EA)에 형성할 경우, 홈(H)을 형성하기 위해 상대적으로 두께가 큰 절연층인 평탄화층(140) 및 뱅크(600)도 관통할 필요가 있다. 이에 따라, 홈(H)을 형성하기 위한 레이저 공정 과정에서, 레이저 조사 위치의 오차 및 레이저의 열에 의해 평탄화층(140) 및 발광소자(500)의 제1 전극(510)이 손상될 가능성이 있다. 하지만, 본원 발명은 보조 전극(710)을 투과 영역(TA)에 형성하므로, 표시 장치의 손상을 감소시킬 수 있다. 또한, 홈(H)을 선형적으로 형성할 경우, 홈(H)의 형상이 단순하므로, 레이저 공정을 간소화할 수 있다. At this time, by forming the auxiliary electrode 710 in the transmission area TA, damage to the display device can be reduced in the process of forming the groove H exposing the auxiliary electrode 710. Specifically, when forming the auxiliary electrode 710 in the light emitting area EA, it is necessary to penetrate the planarization layer 140 and the bank 600, which are relatively thick insulating layers, to form the groove H. there is. Accordingly, during the laser process to form the groove H, there is a possibility that the planarization layer 140 and the first electrode 510 of the light emitting device 500 may be damaged due to the error in the laser irradiation position and the heat of the laser. . However, in the present invention, since the auxiliary electrode 710 is formed in the transmission area TA, damage to the display device can be reduced. Additionally, when the groove H is formed linearly, the shape of the groove H is simple, so the laser process can be simplified.

제1-2 실시 예Example 1-2

도 3은 본 발명의 제1-2 실시 예에 따른 표시 장치의 단면도이다.Figure 3 is a cross-sectional view of a display device according to first and second embodiments of the present invention.

도 3에 따른 표시 장치는 도 2에 따른 표시 장치와 투과 영역(TA)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 2에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.The display device shown in FIG. 3 has a substantially same structure as the display device shown in FIG. 2 except for the structure of the transmission area (TA). Therefore, the same reference numerals are used for the same components as those of the display device shown in FIG. 2, and repeated descriptions are omitted.

도 2에서 전술한 바와 같이, 투과 영역(TA)에는 보조 전극(710)이 형성될 수 있다. 이 때, 보조 전극(710) 상에는 클래드층(715)이 추가적으로 형성될 수 있다. As described above in FIG. 2, an auxiliary electrode 710 may be formed in the transmission area TA. At this time, a clad layer 715 may be additionally formed on the auxiliary electrode 710.

클래드층(715)은 층간 절연층(420) 상에 형성될 수 있다. 클래드층(715)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 클래드층(715)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수도 있다. 또는, 클래드층(715)은 게이트 전극(330), 소스 전극(341) 또는 드레인 전극(342)과 동일한 공정을 통해 동일한 물질로 형성될 수도 있다. 이에 따라, 공정을 간소화할 수도 있다.The clad layer 715 may be formed on the interlayer insulating layer 420. The clad layer 715 contains a metal material such as aluminum (Al), silver (Ag), molybdenum (Mo), titanium (Ti), tungsten (W), copper (Cu), or chromium (Cr), or an alloy thereof. This can be done. Additionally, the clad layer 715 is shown as a single layer, but may also be formed as a multiple layer. Alternatively, the clad layer 715 may be formed of the same material through the same process as the gate electrode 330, source electrode 341, or drain electrode 342. Accordingly, the process may be simplified.

클래드층(715)은 노출된 보조 전극(710)의 전면을 모두 덮도록 형성될 수 있으며, 홈(H)은 레이저 공정을 통해 클래드층(715)을 노출시키도록 형성될 수 있다. 이에 따라, 레이저 공정을 통해 홈(H)을 형성하는 공정에서, 클래드층(715)에 의해 보조 전극(710)이 노출되지 않으므로, 보조 전극(710)의 손상을 방지할 수 있다. 또한, 도 3에서는 클래드층(715)이 층간 절연층(130) 상에 형성되는 것을 개시하였으나, 이에 한정되지 않는다. 예를 들어, 클래드층(715)은 버퍼층(120) 또는 게이트 절연층(320) 상에 형성될 수도 있다. The clad layer 715 may be formed to cover the entire exposed surface of the auxiliary electrode 710, and the groove H may be formed to expose the clad layer 715 through a laser process. Accordingly, in the process of forming the groove H through a laser process, the auxiliary electrode 710 is not exposed by the clad layer 715, and thus damage to the auxiliary electrode 710 can be prevented. Additionally, in FIG. 3, it is disclosed that the clad layer 715 is formed on the interlayer insulating layer 130, but the present invention is not limited thereto. For example, the clad layer 715 may be formed on the buffer layer 120 or the gate insulating layer 320.

도 4는 본 발명의 제2-1 및 제2-2 실시 예에 따른 표시 장치의 평면도이다.Figure 4 is a plan view of a display device according to embodiments 2-1 and 2-2 of the present invention.

도 4를 참고하면, 본 발명의 제2-1 및 제2-2 실시 예에 따른 표시 장치는 기판(110) 상에 형성된 복수의 화소(P)를 포함할 수 있다. 복수의 화소(P)는 제1 방향(D1) 및 제1 방향(D1)과 수직하는 제2 방향(D2)을 따라 배치되어, 매트릭스 형태로 형성될 수 있다. 또한, 복수의 화소(P) 각각은 발광 영역(EA) 및 투과 영역(TA)을 포함할 수 있다.Referring to FIG. 4 , display devices according to the 2-1st and 2-2nd embodiments of the present invention may include a plurality of pixels P formed on the substrate 110. The plurality of pixels P may be arranged along the first direction D1 and the second direction D2 perpendicular to the first direction D1 to form a matrix. Additionally, each of the plurality of pixels P may include an emission area EA and a transmission area TA.

발광 영역(EA)은 제1 내지 제4 서브 화소(SP1-SP4)를 포함할 수 있다. 제1 내지 제4 서브 화소(SP1-SP4) 각각은 적색, 녹색, 청색 및 백색 광 중 어느 하나의 방출할 수 있다. 또한, 제1 내지 제4 서브 화소(SP1-SP4) 각각은 발광 소자 및 구동 회로를 포함할 수 있다. 또한, 제1 내지 제4 서브 화소(SP1-SP4) 중 적어도 하나는 보조 전극(710)을 포함할 수 있다. 도 4에서는 제2 서브 화소(SP2)에 보조 전극(710)이 형성된 것을 개시하였으나, 이에 한정되지 않는다.The emission area EA may include first to fourth sub-pixels SP1-SP4. Each of the first to fourth sub-pixels (SP1-SP4) can emit any one of red, green, blue, and white light. Additionally, each of the first to fourth sub-pixels (SP1-SP4) may include a light-emitting element and a driving circuit. Additionally, at least one of the first to fourth sub-pixels (SP1-SP4) may include an auxiliary electrode 710. Although FIG. 4 shows that the auxiliary electrode 710 is formed in the second sub-pixel SP2, the present invention is not limited thereto.

투과 영역(TA)은 제1 방향(D1)으로 이웃한 발광 영역(EA) 사이에 형성되어, 외부의 광을 투과시킬 수 있다. 또한, 투과 영역(TA)은 컨택 영역(CA)를 포함할 수 있다. 컨택 영역(CA)은 제1 연결 전극(721)을 포함하며, 제2 방향(D2)을 따라 선형적으로 형성될 수 있다. 이 때, 투과 영역(TA)에는 제1 연결 전극(721)과 보조 전극(710)을 전기적으로 연결하는 제2 연결 전극(722)이 형성될 수 있다. 제2 연결 전극(722)은 보조 전극(710)과 제1 연결 전극(721) 사이의 투과 영역(TA)에 형성될 수 있다. 제2 연결 전극(722)은 제1 연결 전극(721)과 동일한 물질로 형성되어, 제1 연결 전극(721)과 일체형으로 형성될 수 있다. 또한, 제2 연결 전극(722)은 제1 방향(D1)을 따라 선형적으로 형성되었으나, 이에 한정되지 않는다.The transmission area TA is formed between adjacent light emitting areas EA in the first direction D1 and can transmit external light. Additionally, the transmission area (TA) may include a contact area (CA). The contact area CA includes the first connection electrode 721 and may be formed linearly along the second direction D2. At this time, a second connection electrode 722 may be formed in the transmission area TA to electrically connect the first connection electrode 721 and the auxiliary electrode 710. The second connection electrode 722 may be formed in the transmission area TA between the auxiliary electrode 710 and the first connection electrode 721. The second connection electrode 722 may be made of the same material as the first connection electrode 721 and may be formed integrally with the first connection electrode 721. Additionally, the second connection electrode 722 is formed linearly along the first direction D1, but is not limited thereto.

제2-1 실시 예Example 2-1

도 5는 본 발명의 제2-1 실시 예에 따른 표시 장치의 I-I' 라인의 단면도이다. 도 2에 따른 표시 장치와 투과 영역(TA)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 2에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.Figure 5 is a cross-sectional view taken along line II' of the display device according to the 2-1 embodiment of the present invention. It discloses a structure that is substantially the same as that of the display device shown in FIG. 2 except for the structure of the transmission area (TA). Therefore, the same reference numerals are used for the same components as those of the display device shown in FIG. 2, and repeated descriptions are omitted.

도 5를 참고하면, 보조 전극(710)은 발광 영역(EA)에 형성될 수 있다. 보조 전극(710)은 차단층(200)과 동일한 공정을 통해 동시에 형성되어, 동일한 물질을 포함하여 이루어질 수 있다.Referring to FIG. 5 , the auxiliary electrode 710 may be formed in the light emitting area EA. The auxiliary electrode 710 may be formed simultaneously through the same process as the blocking layer 200 and may include the same material.

또한, 버퍼층(120), 게이트 절연층(320) 및 층간 절연층(130)은 기판(110) 상에서 보조 전극(710)을 덮도록 형성될 수 있다. 또한, 도 5에는 도시되지 않았으나, 도 3과 마찬가지로, 보조 전극(710) 상에는 클래드층이 추가적으로 형성될 수 있다. Additionally, the buffer layer 120, the gate insulating layer 320, and the interlayer insulating layer 130 may be formed on the substrate 110 to cover the auxiliary electrode 710. In addition, although not shown in FIG. 5, like FIG. 3, a clad layer may be additionally formed on the auxiliary electrode 710.

투과 영역(TA)의 컨택 영역(CA)에는 제1 연결 전극(721)이 형성될 수 있다. 제1 연결 전극(721)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 제1 연결 전극(721)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수도 있다. 도 5에서는 제1 연결 전극(721)이 게이트 절연층(320) 상에 형성되는 것을 개시하였으나, 이에 한정되지 않는다. 예를 들어, 제1 연결 전극(721)은 버퍼층(120) 상에 형성될 수도 있다. A first connection electrode 721 may be formed in the contact area CA of the transmission area TA. The first connection electrode 721 is made of a metal material such as aluminum (Al), silver (Ag), molybdenum (Mo), titanium (Ti), tungsten (W), copper (Cu), or chromium (Cr) or an alloy thereof. It can be done including. Additionally, the first connection electrode 721 is shown as a single layer, but may also be formed as a multi-layer. In Figure 5, the first connection electrode 721 is formed on the gate insulating layer 320, but the present invention is not limited thereto. For example, the first connection electrode 721 may be formed on the buffer layer 120.

도 4에서 전술한 바와 같이, 보조 전극(710)과 제1 연결 전극(721) 사이에는 제2 연결 전극(722)이 형성될 수 있다. 제2 연결 전극(722)의 일측은 보조 전극(710)과 접하며, 제2 연결 전극(722)의 타측은 제1 연결 전극(721)과 접할 수 있다. 이에 따라, 제2 연결 전극(722)을 통해, 보조 전극(710)과 제1 연결 전극(721)은 전기적으로 연결될 수 있다.As described above in FIG. 4, a second connection electrode 722 may be formed between the auxiliary electrode 710 and the first connection electrode 721. One side of the second connection electrode 722 may be in contact with the auxiliary electrode 710, and the other side of the second connection electrode 722 may be in contact with the first connection electrode 721. Accordingly, the auxiliary electrode 710 and the first connection electrode 721 may be electrically connected through the second connection electrode 722.

버퍼층(120), 게이트 절연층(320), 층간 절연층(130) 및 발광층(520)은 발광 영역(EA)에서 연장되어, 투과 영역(TA)까지 형성될 수 있다. 버퍼층(120), 게이트 절연층(320), 층간 절연층(130) 및 발광층(520)은 기판(110) 상에서 제1 연결 전극(721)을 덮도록 형성될 수 있다. 이 때, 제1 연결 전극(721)의 상면 일부는 층간 절연층(130) 및 발광층(520)을 관통하는 홈(H)에 의해 노출될 수 있다. 이 때, 홈(H)은 레이저 공정을 통해 형성될 수 있다. 즉, 컨택 영역(CA)에 레이저를 조사하여, 층간 절연층(130) 및 발광층(520)의 일부 영역을 제거함으로써, 홈을 형성할 수 있다.The buffer layer 120, gate insulating layer 320, interlayer insulating layer 130, and light emitting layer 520 may extend from the light emitting area (EA) to the transmission area (TA). The buffer layer 120, the gate insulating layer 320, the interlayer insulating layer 130, and the light emitting layer 520 may be formed on the substrate 110 to cover the first connection electrode 721. At this time, a portion of the upper surface of the first connection electrode 721 may be exposed by the groove H penetrating the interlayer insulating layer 130 and the light emitting layer 520. At this time, the groove H may be formed through a laser process. That is, a groove can be formed by irradiating a laser to the contact area CA to remove a partial area of the interlayer insulating layer 130 and the light emitting layer 520.

도 4에서 전술한 바와 같이, 컨택 영역(CA)은 선형적으로 형성되므로, 홈(H)은 컨택 영역(CA)을 따라 선형적으로 형성될 수 있으나, 이에 한정되지 않는다. 또한, 홈(H)의 폭은 50㎛ 이하로 형성될 수 있으나, 이에 한정되지 않는다.As described above in FIG. 4, since the contact area CA is formed linearly, the groove H may be formed linearly along the contact area CA, but is not limited thereto. Additionally, the width of the groove H may be formed to be 50㎛ or less, but is not limited thereto.

제2 전극(530)은 기판(110) 전면에 형성되어, 홈(H)을 통해 제1 연결 전극(721)과 접할 수 있다. 구체적으로, 홈(H) 내부에서, 제2 전극(530)은 층간 절연층(130)의 측면 및 제1 연결 전극(721)의 상면과 접촉할 수 있다. 이 때, 제2 전극(530) 및 제1 연결 전극(721)은 모두 전도성 물질로 이루어지므로, 홈(H)을 통해 제2 전극(530) 및 제1 연결 전극(721)은 전기적으로 연결될 수 있다. 전술한 바와 같이, 제2 연결 전극(722)이 제1 연결 전극(721)과 보조 전극(710)을 전기적으로 연결하므로, 결론적으로, 제2 전극(530)과 보조 전극(710)이 전기적으로 연결될 수 있다. 이에 따라, 제1-1 및 제1-2 실시 예와 마찬가지로, 제2-1 실시 예는 보조 전극(710)을 제2 전극(530)과 전기적으로 연결함으로써, 제2 전극(530)의 저항을 감소시키는 것을 개시하고 있다.The second electrode 530 is formed on the front surface of the substrate 110 and can be in contact with the first connection electrode 721 through the groove H. Specifically, inside the groove H, the second electrode 530 may contact the side of the interlayer insulating layer 130 and the top surface of the first connection electrode 721. At this time, since both the second electrode 530 and the first connection electrode 721 are made of a conductive material, the second electrode 530 and the first connection electrode 721 can be electrically connected through the groove (H). there is. As described above, the second connection electrode 722 electrically connects the first connection electrode 721 and the auxiliary electrode 710, so in conclusion, the second electrode 530 and the auxiliary electrode 710 are electrically connected to each other. can be connected Accordingly, like the 1-1 and 1-2 embodiments, the 2-1 embodiment electrically connects the auxiliary electrode 710 to the second electrode 530, thereby reducing the resistance of the second electrode 530. is starting to reduce.

이 때, 보조 전극(710)을 발광 영역(EA) 내에 형성하더라도, 제1 및 제2 연결 전극(721, 722)을 통해 보조 전극(710)과 제2 전극(530)을 연결하므로, 표시 장치가 손상될 가능성을 감소시킬 수 있다. 즉, 보조 전극(710)과 제2 연결 전극(722)을 연결하기 위한 컨택홀을 형성하는 공정에서, 비교적 두께가 작은 절연층인 버퍼층(120), 게이트 절연층(320) 및 층간 절연층(130)만을 식각하여 컨택홀을 형성할 수 있으므로, 발광 영역(EA)의 절연층 빛 발광 소자(500)가 손상될 가능성을 감소시킬 수 있다. At this time, even if the auxiliary electrode 710 is formed in the light emitting area EA, the auxiliary electrode 710 and the second electrode 530 are connected through the first and second connection electrodes 721 and 722, so that the display device It can reduce the possibility of damage. That is, in the process of forming a contact hole for connecting the auxiliary electrode 710 and the second connection electrode 722, the buffer layer 120, the gate insulating layer 320, and the interlayer insulating layer ( Since the contact hole can be formed by etching only 130), the possibility of damage to the light emitting device 500 in the insulating layer of the light emitting area EA can be reduced.

제2-2 실시 예Example 2-2

도 6은 본 발명의 제2-2 실시 예에 따른 표시 장치의 단면도이다.Figure 6 is a cross-sectional view of a display device according to a 2-2 embodiment of the present invention.

도 6에 따른 표시 장치는 도 5에 따른 표시 장치와 투과 영역(TA)의 구조를 제외하고 실질적으로 동일한 구조를 개시하고 있다. 따라서, 도 5에 도시된 표시 장치와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 반복되는 설명은 생략한다.The display device shown in FIG. 6 has substantially the same structure as the display device shown in FIG. 5 except for the structure of the transmission area (TA). Accordingly, the same reference numerals are used for the same components as those of the display device shown in FIG. 5, and repeated descriptions are omitted.

도 5에서 전술한 바와 같이, 투과 영역(TA)에는 제1 연결 전극(721)이 형성될 수 있다. 이 때, 제1 연결 전극(721) 하부에는 클래드층(725)이 추가적으로 형성될 수 있다. 클래드층(725)은 버퍼층(120) 상에 형성될 수 있다. 클래드층(725)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 또는 크롬(Cr) 등의 금속 물질 또는 이들의 합금을 포함하여 이루어질 수 있다. 또한, 클래드층(725)은 단일층으로 도시되어 있으나, 다중층으로 형성될 수도 있다. 또는, 클래드층(725)은 게이트 전극(310)과 동일한 공정을 통해 동일한 물질로 형성될 수도 있다. 이에 따라, 공정을 간소화할 수도 있다.As described above in FIG. 5, a first connection electrode 721 may be formed in the transmission area TA. At this time, a clad layer 725 may be additionally formed below the first connection electrode 721. The clad layer 725 may be formed on the buffer layer 120. The clad layer 725 contains metal materials such as aluminum (Al), silver (Ag), molybdenum (Mo), titanium (Ti), tungsten (W), copper (Cu), or chromium (Cr), or alloys thereof. This can be done. Additionally, the clad layer 725 is shown as a single layer, but may also be formed as a multiple layer. Alternatively, the clad layer 725 may be formed of the same material as the gate electrode 310 through the same process. Accordingly, the process can be simplified.

도 5와 비교하여, 도 6에서는 제1 연결 전극(721) 하부에 클래드층(725)을 추가적으로 형성함으로써, 제2 전극(530)과 제1 연결 전극(721) 사이의 단차를 감소시킬 수 있다. 또한, 클래드층(725)은 금속 물질로 형성되므로, 제1 연결 전극(721)의 두께를 증가시키는 효과를 제공할 수 있으므로, 제2 전극(530)의 저항을 더욱 감소시킬 수 있다. Compared to FIG. 5, in FIG. 6, the step between the second electrode 530 and the first connection electrode 721 can be reduced by additionally forming a clad layer 725 below the first connection electrode 721. . Additionally, since the clad layer 725 is formed of a metal material, it can provide the effect of increasing the thickness of the first connection electrode 721, thereby further reducing the resistance of the second electrode 530.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

110: 기판 120: 버퍼층
130: 층간 절연층 140: 평탄화층
200: 차단층 300: 구동 박막 트랜지스터
400: 스토리지 전극 500: 발광 소자
600: 뱅크 710: 보조 전극
721: 제1 연결 전극 722: 제2 연결 전극110: substrate 120: buffer layer
130: interlayer insulating layer 140: planarization layer
200: Blocking layer 300: Driving thin film transistor
400: storage electrode 500: light emitting element
600: Bank 710: Auxiliary electrode
721: first connection electrode 722: second connection electrode

Claims (12)

발광 영역 및 투과 영역을 포함하는 기판;
상기 발광 영역에서, 상기 기판 상에 형성된 박막 트랜지스터 및 발광 소자; 및
상기 투과 영역에서, 상기 기판 상에 형성된 보조 전극을 포함하고,
상기 발광 소자는 제1 전극, 발광층 및 제2 전극을 포함하고,
상기 제2 전극은 상기 투과 영역까지 연장되며, 상기 보조 전극과 전기적으로 연결된, 표시 장치.A substrate including a light emitting area and a transmissive area;
In the light emitting area, a thin film transistor and a light emitting device formed on the substrate; and
In the transmission area, comprising an auxiliary electrode formed on the substrate,
The light emitting device includes a first electrode, a light emitting layer, and a second electrode,
The second electrode extends to the transmission area and is electrically connected to the auxiliary electrode. 제1 항에 있어서,
상기 박막 트랜지스터 하부에는 차단층이 더 형성되고,
상기 차단층과 상기 보조 전극은 동일한 물질로 형성된, 표시 장치.According to claim 1,
A blocking layer is further formed below the thin film transistor,
The blocking layer and the auxiliary electrode are formed of the same material. 제1 항에 있어서,
상기 보조 전극 상에는 복수의 절연층이 형성되며,
상기 복수의 절연층에 형성된 홈을 통해, 상기 보조 전극과 상기 제2 전극은 전기적으로 연결된, 표시 장치.According to claim 1,
A plurality of insulating layers are formed on the auxiliary electrode,
The display device is electrically connected to the auxiliary electrode and the second electrode through grooves formed in the plurality of insulating layers. 제3 항에 있어서,
상기 보조 전극 및 상기 홈은 선형적으로 형성된, 표시 장치.According to clause 3,
The display device wherein the auxiliary electrode and the groove are formed linearly. 제3 항에 있어서,
상기 보조 전극과 복수의 절연층 사이에 형성된 클래드층을 더 포함하고,
상기 홈은 상기 클래드층을 노출시켜, 상기 클래드층을 통해 상기 보조 전극 및 상기 제2 전극은 전기적으로 연결된, 표시 장치.According to clause 3,
Further comprising a clad layer formed between the auxiliary electrode and a plurality of insulating layers,
The groove exposes the clad layer, and the auxiliary electrode and the second electrode are electrically connected through the clad layer. 제5 항에 있어서,
상기 클래드층은 상기 박막 트랜지스터의 게이트 전극과 동일한 물질로 형성된, 표시 장치.According to clause 5,
The display device wherein the clad layer is formed of the same material as the gate electrode of the thin film transistor. 발광 영역 및 투과 영역을 포함하는 기판;
상기 발광 영역에서, 상기 기판 상에 형성된 박막 트랜지스터, 발광 소자 및 보조 전극; 및
상기 투과 영역에서, 상기 기판 상에 형성된 제1 연결 전극을 포함하고,
상기 발광 소자는 제1 전극, 발광층 및 제2 전극을 포함하고,
상기 제2 전극은 상기 투과 영역까지 연장되며, 상기 제1 연결 전극과 전기적으로 연결된, 표시 장치.A substrate including a light emitting area and a transmissive area;
In the light emitting area, a thin film transistor, a light emitting element, and an auxiliary electrode formed on the substrate; and
In the transmission area, comprising a first connection electrode formed on the substrate,
The light-emitting device includes a first electrode, a light-emitting layer, and a second electrode,
The second electrode extends to the transparent area and is electrically connected to the first connection electrode. 제7 항에 있어서,
상기 박막 트랜지스터 하부에는 차단층이 더 형성되고,
상기 차단층과 상기 보조 전극은 동일한 물질로 형성된, 표시 장치.According to clause 7,
A blocking layer is further formed below the thin film transistor,
The blocking layer and the auxiliary electrode are formed of the same material. 제1 항에 있어서,
상기 제1 연결 전극 상에는 복수의 절연층이 형성되며,
상기 복수의 절연층에 형성된 홈을 통해, 상기 제1 연결 전극과 상기 제2 전극은 전기적으로 연결된, 표시 장치.According to claim 1,
A plurality of insulating layers are formed on the first connection electrode,
The first connection electrode and the second electrode are electrically connected through grooves formed in the plurality of insulating layers. 제9 항에 있어서,
상기 보조 전극과 상기 제1 연결 전극 사이에 형성된 제2 연결 전극을 더 포함하고,
상기 제2 연결 전극의 일측은 상기 보조 전극과 접하고,
상기 제2 연결 전극의 타측은 상기 제1 연결 전극과 접하는, 표시 장치.According to clause 9,
Further comprising a second connection electrode formed between the auxiliary electrode and the first connection electrode,
One side of the second connection electrode is in contact with the auxiliary electrode,
The other side of the second connection electrode is in contact with the first connection electrode. 제9 항에 있어서,
상기 제1 연결 전극 하부에 형성된 클래드층을 더 포함하는, 표시 장치.According to clause 9,
The display device further includes a clad layer formed below the first connection electrode. 제11 항에 있어서,
상기 클래드층은 상기 박막 트랜지스터의 게이트 전극과 동일한 물질로 형성된, 표시 장치.
According to claim 11,
The display device wherein the clad layer is formed of the same material as the gate electrode of the thin film transistor.

Images