KR20240100027A

KR20240100027A - 전계 발광 표시장치 및 그 구동방법

Info

Publication number: KR20240100027A
Application number: KR1020220182075A
Authority: KR
Inventors: 김혁준; 김민
Original assignee: 엘지디스플레이 주식회사
Filing date: 2022-12-22
Publication date: 2024-07-01

Abstract

본 실시예에 따른 전계 발광 표시장치는 제1 픽셀 집합라인의 제1 픽셀; 및 상기 제1 픽셀 집합라인에 이웃한 제2 픽셀 집합라인의 제2 픽셀을 포함하고, 상기 제1 픽셀과 상기 제2 픽셀은, 제1 게이트라인, 제2 게이트라인, 데이터라인 및 기준전압 라인을 공유하고, 상기 제1 픽셀은, 제1 구동 소자, 상기 제1 게이트라인으로부터 제1 스캔 신호에 따라 상기 제1 구동 소자의 게이트전극과 상기 데이터라인을 연결하는 제1 스캔 소자, 상기 제2 게이트라인으로부터의 제1 센스 신호에 따라 상기 제1 구동 소자의 소스전극과 상기 기준전압 라인을 연결하는 제1 센스 소자를 포함하고, 상기 제2 픽셀은, 제2 구동 소자, 상기 제2 게이트라인으로부터 제2 스캔 신호에 따라 상기 제2 구동 소자의 게이트전극과 상기 데이터라인을 연결하는 제2 스캔 소자, 상기 제1 게이트라인으로부터의 제2 센스 신호에 따라 상기 제2 구동 소자의 소스전극과 상기 기준전압 라인을 연결하는 제2 센스 소자를 포함하고, 상기 제1 스캔 신호와 상기 제2 센스 신호는 서로 동일하고, 상기 제2 스캔 신호와 상기 제1 센스 신호는 서로 동일한 특징을 갖는다.

Description

전계 발광 표시장치 및 그 구동방법{Electroluminescence Display Device And Driving Method Thereof}

본 명세서는 전계 발광 표시장치와 그 구동방법에 관한 것이다.

전계 발광 표시장치의 각 픽셀들은 스스로 발광하는 발광 소자를 포함하며, 영상 데이터의 계조에 따라 발광 소자의 발광량을 제어하여 휘도를 조절한다. 각 픽셀 회로는, 발광 소자에 픽셀 전류를 공급하는 구동 소자를 포함할 수 있다.

전계 발광 표시장치에서, 픽셀들 간의 소자 특성(또는 구동 특성) 차이를 보상하기 위한 외부 보상 기술이 알려져 있다. 외부 보상 기술은 픽셀들의 소자 특성에 대한 실시간 센싱값들에 따라 보상값들을 산출하고, 이 보상값들을 기반으로 픽셀들에 기입될 영상 데이터를 보정하는 것이다.

실시간 센싱 동작은 주기적으로 이뤄질 수 있다. 표시패널에 구비된 모든 픽셀들에 대한 센싱 동작이 완료된 후에, 보상값들이 업데이트될 수 있다. 표시패널의 면적이 커지고, 패널 해상도가 증가함에 따라, 센싱되어야 할 픽셀수가 늘어나므로, 보상값 업데이트 주기가 증가할 수 있다. 이 경우, 보상 주기가 길어져 단기 잔상이 제거되지 못하는 문제가 있다.

따라서, 본 실시예는 전술한 문제점을 해결하기 위한 것으로서, 보상값 업데이트 주기를 감소시켜 단기 잔상을 제거할 수 있도록 한 전계 발광 표시장치와 그 구동방법을 제공한다.

본 실시예에 따른 전계 발광 표시장치의 구동방법은 제1 픽셀들을 갖는 기수번째 픽셀 집합라인들과, 제2 픽셀들을 갖는 우수번째 픽셀 집합라인들을 포함한 전계 발광 표시장치의 구동방법이고, 제1 수직 액티브 구간들에서, 상기 기수번째 픽셀 집합라인들을 상기 제1 픽셀들의 소자 특성치 센싱 결과를 기반으로 외부 보상 디스플레이 구동시키고, 상기 우수번째 픽셀 집합라인들을 상기 제2 픽셀들의 구동 결과를 기반으로 내부 보상 디스플레이 구동시키는 단계; 상기 제1 수직 액티브 구간들 사이의 제1 수직 블랭크 구간들에서, 상기 제2 픽셀들의 소자 특성치를 센싱 및 업데이트하는 단계; 상기 제1 수직 액티브 구간들에 이은 제2 수직 액티브 구간들에서, 상기 우수번째 픽셀 집합라인들을 상기 제2 픽셀들의 소자 특성치 센싱 결과를 기반으로 외부 보상 디스플레이 구동시키고, 상기 기수번째 픽셀 집합라인들을 상기 제1 픽셀들의 구동 결과를 기반으로 내부 보상 디스플레이 구동시키는 단계; 및 상기 제2 수직 액티브 구간들 사이의 제2 수직 블랭크 구간들에서, 상기 기수번째 픽셀 집합라인들의 소자 특성치를 센싱 및 업데이트하는 단계를 포함한다.

본 실시예는 다음과 같은 효과가 있다.

본 실시예는 교번 및 스위칭 구동을 활용하여 실시간 외부 보상 업데이트 주기를 기존 대비 약 50% 감소시켜 단기 잔상을 미연에 방지할 수 있다.

본 실시예는 외부 보상 디스플레이 구동에 필요한 메모리 밴드 폭을 저감할 수 있다.

본 실시예는 2-스캔 방식의 센싱 기술을 채용함으로써, 구동 소자의 전자 이동도 변화를 정확히 센싱할 수 있다.

본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다.
도 2는 도 1의 표시패널에 형성된 일 픽셀(PIX)과 그에 연결된 외부 센싱 회로를 보여주는 도면이다.
도 3은 디스플레이 구동이 이뤄지는 수직 액티브 구간과 실시간 센싱 구동이 이뤄지는 수직 블랭크 구간을 보여주는 도면이다.
도 4는 각 수직 액티브 구간에서 외부 보상 디스플레이 구동과 내부 보상 디스플레이 구동이 1 픽셀 집합라인 단위로 교번되고, 각 수직 블랭크 구간에서 내부 보상 디스플레이 위치의 픽셀 집합라인이 1라인씩 센싱되는 것을 보여주는 도면이다.
도 5는 풀 라인 센싱시의 보상값 업데이트 주기에 비해, 하프 라인 센싱시의 보상값 업데이트 주기가 절반으로 줄어드는 것을 보여주는 도면이다.
도 6은 도 4의 교번 및 스위칭 구동을 위한, 제1 픽셀 집합라인의 제1 픽셀과 제2 픽셀 집합라인의 제2 픽셀의 연결 구성을 보여주는 도면이다.
도 7은 제1 스캔 모드에 따른 구동 파형도이다.
도 8은 제2 스캔 모드에 따른 구동 파형도이다.
도 9는 도 6의 제1 픽셀이 수직 액티브 구간에서 도 7의 제1 스캔 모드에 따라 외부 보상 디스플레이 구동될 때의 구동 파형도이다.
도 10은 도 6의 제2 픽셀이 수직 액티브 구간에서 도 7의 제1 스캔 모드에 따라 내부 보상 디스플레이 구동될 때의 구동 파형도이다.
도 11은 제1 수직 블랭크 구간들에서 도 4의 우수 픽셀 집합라인들만을 선택적으로 실시간 센싱 구동시키기 위한 구동 파형도이다.
도 12는 제2 수직 블랭크 구간들에서 도 4의 기수 픽셀 집합라인들만을 선택적으로 실시간 센싱 구동시키기 위한 구동 파형도이다.

이하 첨부된 도면을 참조하여 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 이 명세서 내용과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 불필요하게 내용 이해를 흐리게 하거나 방해할 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

픽셀들에 인가되는 스캔 신호(또는 게이트 신호)는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. N 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. P 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다.

도 1을 참조하면, 본 명세서의 실시예에 따른 전계 발광 표시장치는, 표시 패널(10), 타이밍 컨트롤러(11), 데이터 드라이버(12), 게이트 드라이버(13), 및 전원 회로(미도시)를 구비할 수 있다. 도 1에서, 타이밍 컨트롤러(11), 데이터 드라이버(12) 및 전원 회로는 전체 또는 일부가 드라이브 집적회로 내에서 일체화될 수 있다. 타이밍 컨트롤러(11), 데이터 드라이버(12), 게이트 드라이버(13) 등은 패널 구동회로로 칭해질 수 있다.

표시 패널(10)에서 입력 영상이 표현되는 화면에는 열(Column) 방향(또는 수직 방향)으로 연장된 제1 신호 라인들(14)과 행(Row) 방향(또는 수평 방향)으로 연장된 제2 신호 라인들(15)이 교차하고, 교차 영역마다 픽셀들(PIX)이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 제1 신호 라인들(14)은 데이터전압이 공급되는 데이터라인들과, 기준전압이 공급되는 기준전압 라인들을 포함할 수 있다. 제2 신호 라인들(15)은 게이트신호들이 공급되는 게이트라인들을 포함할 수 있다.

픽셀 어레이는 다수의 픽셀 집합라인들을 포함한다. 여기서, 픽셀 집합라인은 물리적인 신호 라인을 의미하는 것이 아니라, 수평 방향으로 이웃하게 배치된 1 라인 분량의 픽셀 집합체 또는 1 라인 분량의 픽셀 블록으로 정의될 수 있다. 픽셀들(PIX)은 복수개씩 그룹핑되어 다양한 컬러를 표현할 수 있다. 컬러 표현을 위한 픽셀 그룹을 단위 픽셀로 정의할 때, 1 단위 픽셀은 R(적색), G(녹색), B(청색) 픽셀들을 포함할 수 있고, 나아가 W(백색) 픽셀을 더 포함할 수도 있다.

픽셀들(PIX) 각각은 발광 소자와, 게이트-소스 간 전압에 따라 픽셀 전류를 생성하여 발광 소자를 구동시키는 구동 소자를 포함한다. 발광 소자는 애노드전극, 캐소드전극 및 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL), 전자 주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자에 픽셀 전류가 흐를 때 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 방출할 수 있다.

구동 소자는 박막 트랜지스터로 구현될 수 있다. 구동 트랜지스터는 그 소자 특성치(예컨대, 문턱전압, 전자 이동도 등)가 모든 픽셀들(PIX)에서 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있다. 구동 트랜지스터의 소자 특성치는 구동 시간의 경과에 따라 열화되는데, 그 열화 정도가 픽셀들 간에 차이가 있을 수 있다. 이러한 구동 트랜지스터의 소자 특성치 편차를 보상하기 위해, 전계 발광 표시장치에 내부 보상 기술과 외부 보상 기술이 적용될 수 있다.

내부 보상 기술은 픽셀(PIX) 내에 포함된 내부 보상부를 통해 구동 트랜지스터의 소자 특성치 변화가 픽셀 전류에 영향을 미치지 못하도록 보상하는 것이다. 내부 보상부는 박막 트랜지스터로 구현되는 복수의 스위칭 소자들과 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 한 프레임은 수직 액티브 구간과 수직 블랭크 구간으로 이뤄지는 데, 내부 보상 기술은 수직 액티브 구간 중에 픽셀들(PIX)의 구동 결과(즉, 구동 소자의 Vgs 셋팅 결과)에 기반한 내부 보상 디스플레이 구동을 포함한다.

외부 보상 기술은 수직 액티브 구간 중에 수행되는 외부 보상 디스플레이 구동으로서, 픽셀들(PIX)의 소자 특성치 차이를 보상하기 위한 보상값이 반영된 데이터전압을 픽셀들(PIX)을 통해 디스플레이 시키는 것이다. 한편, 픽셀들(PIX)의 소자 특성치는 센싱 회로에 의해 수직 블랭크 구간에서 실시간으로 센싱된 후에, 타이밍 컨트롤러(11)에 공급될 수 있다. 타이밍 컨트롤러(11)는 실시간 센싱값에 대응되는 보상값을 업데이트하고, 이 보상값을 기반으로 영상 데이터(DATA)를 보정할 수 있다.

기존의 실시간 센싱 동작에 따르면, 표시패널에 구비된 모든 픽셀들(PIX)에 대한 센싱 동작이 완료된 후에, 보상값들이 업데이트될 수 있다. 이 경우, 보상값 업데이트 주기가 길어져 단기 잔상이 제거되지 못하는 문제가 생길 수 있다. 본 발명은 이러한 문제를 해결하기 위해 각 프레임의 수직 액티브 구간에서 외부 보상 디스플레이 구동과 내부 보상 디스플레이 구동을 1 픽셀 집합라인 단위로 교번시키되, 내부 보상 디스플레이 구동되는 기수 또는 우수 픽셀 집합라인들의 소자 특성치들을 각 프레임의 수직 블랭크 구간에서 센싱 및 업데이트한다. 이렇게 하면, 기존의 풀(full) 라인 센싱시의 보상값 업데이트 주기에 비해, 본 발명의 하프(half) 라인 센싱시의 보상값 업데이트 주기가 절반으로 줄어들 수 있다.

각 픽셀(PIX)에 포함된 일부 트랜지스터(특히, 소스 또는 드레인이 구동 소자의 게이트에 연결된 스캔 소자)를 산화물 트랜지스터로 구현하는 시도가 늘고 있다. 산화물 트랜지스터는 반도체 물질로 폴리 실리콘 대신 산화물(Oxide), 즉 In(인듐), Ga(갈륨), Zn(아연), O(산소)를 결합한 IGZO라는 산화물이 사용된다. 산화물 트랜지스터는, 비정질 실리콘 트랜지스터에 비해서 전자 이동도가 10배 이상 높고, 저온 폴리 실리콘(Low Temperature Poli Silicon, 이하 LTPS라 함) 트랜지스터에 비해 제조 비용이 훨씬 낮은 장점이 있다. 또한, 산화물 트랜지스터는 오프 전류가 낮기 때문에, 트랜지스터의 오프 기간이 상대적으로 긴 저속 구동시 구동 안정성과 신뢰성이 높은 장점도 있다. 따라서, 고해상도와 저전력 구동이 필요하거나 저온 폴리 실리콘 공정으로 화면 크기를 대응할 수 없는 OLED TV에 산화물 트랜지스터가 채용될 수 있다.

표시 패널(10)의 픽셀 어레이 위에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱 되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시 패널(PIX)의 화면 위에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

픽셀 어레이에는 고전위 전원전압(EVDD)이 공급되는 고전위 전원라인들과, 저전위 전원전압(EVSS)이 공급되는 저전위 전원라인들이 더 포함될 수 있다. 한편, 저전위 전원라인들은 발광 소자의 아래 또는 위에서 상기 발광 소자에 연결되는 통 전극 형태로 대체될 수도 있다.

고전위 전원라인들과 저전위 전원라인들은 전원 회로에 연결될 수 있다. 전원 회로는 직류-직류 변환기(DC-DC Converter)를 이용하여, 호스트 시스템으로부터 제공되는 직류 입력 전압을 조정하여 데이터 드라이버(12)와 게이트 드라이버(13)의 동작에 필요한 게이트 온 전압과 게이트 오프 전압(VGH,VGL) 등을 생성하고, 또한 픽셀 어레이의 구동에 필요한 고전위 전원전압(ELVDD), 및 저전위 전원전압(EVSS)을 생성할 수 있다.

타이밍 컨트롤러(11)는 호스트 시스템으로부터 입력 받은 디지털 영상 데이터(DATA)를 보상값으로 보정한 후에, 보정된 디지털 영상 데이터(DATA)를 데이터 드라이버(12)에 공급한다. 타이밍 컨트롤러(11)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등의 타이밍 신호를 입력 받아 데이터 드라이버(12)와 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 타이밍 제어 신호들을 생성한다. 타이밍 제어 신호들은 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 포함할 수 있다.

데이터 드라이버(12)는, 데이터 제어 신호(DDC)를 기반으로 타이밍 컨트롤러(11)로부터 입력되는 영상 데이터(DATA)를 샘플링 및 래치 하여 병렬 데이터로 바꾸고, 디지털-아날로그 컨버터(이하, DAC)에서 감마 기준 전압에 따라 영상 데이터(DATA)를 아날로그 데이터 전압으로 변환하고, 그 데이터 전압을 데이터 라인들을 통해 픽셀들(PIX)로 공급한다. 데이터 전압은 픽셀들(PIX)에서 표현될 영상 계조들에 대응되는 전압 값들일 수 있다. 데이터 드라이버(12)는 복수 개의 소스 드라이버 집적회로들로 구성될 수 있다.

소스 드라이버 집적회로는 쉬프트 레지스터(shift register), 래치, 레벨 시프터, DAC, 및 출력 버퍼를 포함할 수 있다. 쉬프트 레지스터는 타이밍 컨트롤러(11)로부터 입력되는 클럭을 쉬프트 하여 샘플링을 위한 클럭을 순차적으로 출력하고, 래치는 쉬프트 레지스터로부터 순차적으로 입력되는 샘플링 클럭 타이밍에 디지털 영상 데이터(DATA)를 샘플링 및 래치 하고 샘플링 된 픽셀 데이터를 동시에 출력하고, 레벨 시프터는 래치로부터 입력되는 픽셀 데이터의 전압을 DAC의 입력 전압 범위 내로 조정 하고, DAC는 레벨 시프터로부터의 픽셀 데이터를 감마 보상 전압을 참조하여 데이터 전압으로 변환한 후, 이 데이터 전압을 출력 버퍼를 통해 데이터 라인들로 공급한다.

게이트 드라이버(13)는, 게이트 제어 신호(GDC)를 기반으로 게이트신호들을 생성하여 게이트 라인들에 공급한다. 게이트신호들은 디스플레이 구동용 스캔/센스 신호들(도 3의 GDRV)과, 센싱 구동용 스캔/센스 신호들(도 3의 GSEN)을 포함할 수 있다. 게이트 드라이버(13)는, 게이트 쉬프트 레지스터, 게이트 쉬프트 레지스터의 출력 신호를 픽셀의 TFT(Thin Film Transistor) 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 시프터 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적 회로들로 구성될 수 있다. 또는, 게이트 드라이버(13)는 GIP(Gate driver In Panel) 방식으로 표시 패널(10)의 기판 상에 직접 형성될 수도 있다. GIP 방식의 경우, 레벨 시프터는 PCB(Printed Circuit Board) 위에 실장되고, 게이트 쉬프트 레지스터는 표시 패널(10)의 비 표시영역인 베젤 영역에 형성될 수 있다.

게이트 쉬프트 레지스터는 캐스 캐이드(Cascade) 방식으로 서로 연결된 다수의 출력 스테이지들을 포함한다. 상기 출력 스테이지들은 게이트라인들에 독립적으로 연결되어 게이트라인들로 게이트신호들을 출력한다. 1 픽셀 집합라인에 배치된 픽셀들(PIX)을 구동하기 위한 출력 스테이지들과 게이트신호들의 개수는 그에 대응되는 게이트 라인들의 개수에 따라 결정될 수 있다.

호스트 시스템은 모바일 기기, 웨어러블 기기 및 가상/증강 현실 기기 등에서 AP(Application Processor)가 될 수 있다. 또한, 호스트 시스템은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터, 및 홈 시어터 시스템 등의 메인 보드일 수 있으며, 이에 한정되는 것은 아니다.

도 2는 도 1의 표시패널에 형성된 일 픽셀(PIX)과 그에 연결된 외부 센싱 회로를 보여주는 도면이다.

도 2를 참조하면, 픽셀(PIX)은 구동 소자(DRT), 발광 소자(EL), 스캔 소자(SCT), 센스 소자(SET), 및 스토리지 커패시터(Cst)를 포함할 수 있다.

구동 소자(DRT)는 발광 소자(EL)를 구동할 수 있는 픽셀 전류를 생성하는 구동 트랜지스터이다. 구동 소자(DRT)의 게이트전극이 제1 노드(N1)에 연결되고, 드레인전극이 고전위 전원전압(EVDD)의 입력단자에 연결되고, 소스전극이 발광 소자(EL)에 연결된다. 고전위 전원전압(EVDD)의 입력단자는 고전위 전원라인(PSL)에 연결되어 고전위 전원라인(PSL)으로부터 고전위 전원전압(EVDD)을 공급받아 구동 소자(DRT)의 제1 전극에 공급한다.

발광 소자(EL)는 제2 노드(N2)에 연결된 애노드 전극과 저전위 전원전압(EVSS)의 입력단자에 연결된 캐소드 전극과, 양 전극들 사이에 위치한 발광층을 포함한다. 발광 소자(EL)는 유기 발광층을 포함한 유기 발광다이오드로 구현되거나 또는, 무기 발광층을 포함한 무기 발광다이오드로 구현될 수 있다.

스캔 소자(SCT)는 스캔 신호(SCAN)에 따라 구동 소자(DRT)의 게이트전극(즉, 제1 노드(N1))과 데이터라인(DL)을 연결하는 스위칭 트랜지스터이다.

센스 소자(SET)는 센스 신호(SENSE)에 따라 구동 소자(DRT)의 소스전극(즉, 제2 노드(N2))과 기준전압 라인(RL)을 연결하는 스위칭 트랜지스터이다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2)에 연결된다.

픽셀(PIX)이 내부 보상 디스플레이 구동되는 경우, 스캔 소자(SCT), 센스 소자(SET), 및 스토리지 커패시터(Cst)는 내부 보상부를 구성할 수 있다.

내부 보상부는 스캔 소자(SCT)와 센스 소자(SET)의 스위칭 동작에 따라 제1 및 제2 노드들(N1,N2)의 전압들(Vg,Vs)을 제어하여, 구동 소자(DRT)의 전자 이동도 변화를 구동 소자(DRT)의 게이트-소스 간 전압(Vg-Vs)에 반영한다. 내부 보상부는 구동 소자(DRT)의 전자 이동도 변화에도 불구하고 픽셀 전류가 그에 영향 받지 않게 보상하는 역할을 한다. 이를 통해 구동 소자(DRT)의 전자 이동도 변화에 대한 보상 동작이 픽셀 내부에서 이뤄지는 것이다.

도 2를 참조하면, 픽셀(PIX)에 포함된 구동 소자(DRT)의 전자 이동도 변화를 센싱하기 위해, 외부 센싱 회로(110, 120)가 기준전압 라인(RL)을 통해 픽셀(PIX)에 연결될 수 있다. 기준전압 라인(RL)은 센싱 라인으로 사용될 수 있다.

외부 센싱 회로(110, 120)는 샘플링부(110)와 센싱부(120)를 포함할 수 있다.

샘플링부(110)는 기준전압 라인(RL)으로 디스플레이용 기준전압(VPR)의 공급을 제어하는 제1 기준전압 스위치(RPRE)와, 기준전압 라인(RL)으로 센싱용 기준 전압(VPS)의 공급을 제어하는 제2 기준전압 스위치(SPRE)와, 기준전압 라인(RL)에 연결된 픽셀(PIX)의 소자 특성치(즉, 구동 소자의 전자 이동도)를 센싱하기 위해 기준전압 라인(RL)의 전압을 샘플링하는 샘플링 스위치(SAMP)를 포함할 수 있다.

수직 액티브 구간 중에 센스 소자(SET)가 온 상태를 유지하는 기간 내에 제1 기준전압 스위치(RPRE)가 턴 온 되어, 디스플레이용 기준전압(VPR)이 제2 노드(N2)에 인가된다. 제2 기준전압 스위치(SPRE)는, 기준전압 라인(RL)으로 센싱용 기준 전압(VPS)의 공급 여부를 제어하며, 샘플링 스위치(SAMP)는 픽셀(PIX)의 소자 특성치에 대응되는 전압이 충전된 기준전압 라인(RL)을 센싱부(120)에 연결한다. 그러면, 센싱부(120)는 기준전압 라인(RL)의 라인 커패시터에 충전된 전압, 즉 픽셀(PIX)의 소자 특성치에 대응되는 전압을 센싱한다. 센싱부(120)는 아날로그-디지털 컨버터를 포함하여 아날로그 센싱 결과를 디지털 값으로 변환한 후, 디지털 센싱값을 타이밍 콘트롤러에 전송할 수 있다.

이러한 외부 센싱 회로(110, 120)는 소스 드라이버 집적회로 내에 내장될 수 있으나, 그에 한정되지 않는다.

도 3은 디스플레이 구동이 이뤄지는 수직 액티브 구간과 실시간 센싱 구동이 이뤄지는 수직 블랭크 구간을 보여주는 도면이다.

도 3을 참조하면, 한 프레임은 디스플레이 구동이 이뤄지는 수직 액티브 구간(ACT)과 실시간(real time) 센싱 구동이 이뤄지는 수직 블랭크 구간(BLK)을 포함한다.

표시패널에는 다수의 픽셀 집합라인들(Lines [1]~[n])이 구비되며, 각 픽셀 집합라인에는 다수의 픽셀들이 1 수평 방향을 따라 나란히 배열되어 있다.

수직 액티브 구간(ACT)에서, 디스플레이 구동용 스캔/센스 신호들(GDRV)을 기반으로 외부 보상 디스플레이 구동과 내부 보상 디스플레이 구동이 1 픽셀 집합라인 단위로 교번될 수 있다.

수직 블랭크 구간(BLK)에서, 센싱 구동용 스캔/센스 신호들(GSEN)을 기반으로 실시간 센싱 구동이 1 픽셀 집합라인씩 이뤄질 수 있다. 각 수직 블랭크 구간(BLK)에서, 실시간 센싱 구동되는 픽셀 집합라인은 직전 수직 액티브 구간(ACT)에서 내부 보상 디스플레이 구동된 픽셀 집합 라인을 대상으로 하는 것이 바람직하다. 이렇게 하면, 픽셀(PIX)의 소자 특성치에 대한 센싱의 정확도가 향상될 수 있다.

픽셀(PIX)의 소자 특성치에 대한 보상값 업데이트 주기와 동기화하여, 외부 보상 디스플레이 구동되는 픽셀 집합라인들의 위치와 내부 보상 디스플레이 구동되는 픽셀 집합라인들의 위치가 서로 바뀔 수 있다. 예를 들어, 제1 시간 내의 수직 블랭크 구간들(BLK)에서 우수번째 픽셀 집합라인들 모두를 대상으로 한 센싱 및 업데이트 동작(또는 보상값 업데이트 동작)이 완료된 이후, 제2 시간 내의 수직 블랭크 구간들(BLK)에서 기수번째 픽셀 집합라인들 모두를 대상으로 한 센싱 및 업데이트 동작(또는 보상값 업데이트 동작)이 완료될 수 있다. 이 경우, 제1 시간 내의 수직 액티브 구간들(ACT)에서 내부 보상 디스플레이 위치는 우수번째 픽셀 집합라인들이 되고, 제2 시간 내의 수직 액티브 구간들(ACT)에서 내부 보상 디스플레이 위치는 기수번째 픽셀 집합라인들이 된다.

도 4는 전술한 교번 구동과 보상값 업데이트 주기에 동기된 스위칭 구동(이하, 교번 및 스위칭 구동이라 함)의 일 예를 보여준다. 도 5는 풀 라인 센싱시의 보상값 업데이트 주기에 비해, 하프 라인 센싱시의 보상값 업데이트 주기가 절반으로 줄어드는 것을 보여주는 도면이다.

도 4를 참조하면, 각 수직 액티브 구간(ACT1, ACT2)에서 외부 보상 디스플레이 구동(EX-COM)과 내부 보상 디스플레이 구동(IN-COM)이 1 픽셀 집합라인 단위로 교번되고, 각 수직 블랭크 구간(BLK1, BLK2)에서 내부 보상 디스플레이 위치의 픽셀 집합라인이 1라인씩 센싱 구동(EX-SEN)된다. 기수번째 픽셀 집합라인들은 제1 픽셀들을 포함하고, 우수번째 픽셀 집합라인들은 제2 픽셀들을 포함한다.

제1 수직 액티브 구간들(ACT1) 에서, 패널 구동회로는 제1 픽셀들의 소자 특성치 센싱 결과를 기반으로 기수번째 픽셀 집합라인들을 외부 보상 디스플레이 구동시키고, 제2 픽셀들의 구동 결과를 기반으로 우수번째 픽셀 집합라인들을 내부 보상 디스플레이 구동시킨다.

제1 수직 액티브 구간들(ACT1) 사이의 제1 수직 블랭크 구간들(BLK1)에서, 외부 센싱 회로는 내부 보상 디스플레이 위치에 해당되는 제2 픽셀들의 소자 특성치를 센싱 및 업데이트한다. 제1 수직 액티브 구간들(ACT1) 동안 내부 보상 디스플레이 위치는 우수번째 픽셀 집합라인들(즉, 전체 픽셀 집합라인들의 절반)이 되므로, 도 5의 (A)와 같이 풀 라인 센싱시의 보상값 업데이트 주기(TT)에 비해, 도 5의 (B)와 같이 하프 라인 센싱시의 보상값 업데이트 주기(TT/2)가 절반으로 줄어들게 된다.

제1 수직 액티브 구간들(ACT1)과 비교할 때, 제2 수직 액티브 구간들(ACT2)에서, 내부 보상 디스플레이 위치와 외부 보상 디스플레이 위치가 바뀐다. 이를 위해, 패널 구동회로는 도 7의 제1 스캔 모드에서 도 8의 제2 스캔 모드로 게이트 스캔 방식을 변경할 수 있다. 다시 말해, 제2 수직 액티브 구간들(ACT2)에서, 패널 구동회로는 제2 픽셀들의 소자 특성치 센싱 결과를 기반으로 우수번째 픽셀 집합라인들을 외부 보상 디스플레이 구동시키고, 제1 픽셀들의 구동 결과를 기반으로 기수번째 픽셀 집합라인들을 내부 보상 디스플레이 구동시킨다.

제2 수직 액티브 구간들(ACT2) 사이의 제2 수직 블랭크 구간들(BLK2)에서, 외부 센싱 회로는 내부 보상 디스플레이 위치에 해당되는 제1 픽셀들의 소자 특성치를 센싱 및 업데이트한다. 제2 수직 액티브 구간들(ACT2) 동안 내부 보상 디스플레이 위치는 기수번째 픽셀 집합라인들(즉, 전체 픽셀 집합라인들의 절반)이 되므로, 도 5의 (A)와 같이 풀 라인 센싱시의 보상값 업데이트 주기(TT)에 비해, 도 5의 (C)와 같이 하프 라인 센싱시의 보상값 업데이트 주기(TT/2)가 절반으로 줄어들게 된다.

이어서, 패널 구동회로는 도 8의 제2 스캔 모드에서 도 7의 제1 스캔 모드로 게이트 스캔 방식을 재 변경함으로써, 제1 수직 액티브 구간들(ACT1)의 동작과 제1 수직 블랭크 구간들(BLK1)의 동작을 반복할 수 있다.

도 6은 도 4의 교번 및 스위칭 구동을 위한, 제1 픽셀 집합라인의 제1 픽셀과 제2 픽셀 집합라인의 제2 픽셀의 연결 구성을 보여주는 도면이다. 도 7은 제1 스캔 모드에 따른 구동 파형도이다. 도 8은 제2 스캔 모드에 따른 구동 파형도이다.

도 6을 참조하면, 제1 픽셀(PIX1)은 제1 픽셀 집합라인(Line 1)에 포함되고, 제2 픽셀(PIX2)은 제2 픽셀 집합라인(Line 2)에 포함되며, 제1 및 제2 픽셀 집합라인들(Line 1, Line 2)은 서로 이웃한다. 특히, 제1 픽셀(PIX1)과 제2 픽셀(PIX2)은, 제1 게이트라인(GL1), 제2 게이트라인(GL2), 데이터라인(DL), 및 기준전압 라인(RL)을 공유한다.

제1 픽셀(PIX1)은, 제1 구동 소자(DRT1), 제1 게이트라인(GL1)으로부터 제1 스캔 신호(SCAN1)에 따라 제1 구동 소자(DRT1)의 게이트전극(즉, N1)과 데이터라인(DL)을 연결하는 제1 스캔 소자(SCT1), 제2 게이트라인(GL2)으로부터의 제1 센스 신호(SENSE1)에 따라 제1 구동 소자(DRT1)의 소스전극(즉, N2)과 기준전압 라인(RL)을 연결하는 제1 센스 소자(SET1)를 포함한다. 제1 픽셀(PIX1)은, 제1 노드(N1)와 제2 노드(N2)에 연결된 제1 스토리지 커패시터(Cst1)와, 제2 노드(N2)에 애노드전극이 연결된 제1 발광 소자(EL1)를 더 포함한다.

제2 픽셀(PIX2)은, 제2 구동 소자(DRT2), 제2 게이트라인(GL2)으로부터 제2 스캔 신호(SCAN2)에 따라 제2 구동 소자(DRT2)의 게이트전극(즉, N3)과 데이터라인(DL)을 연결하는 제2 스캔 소자(SCT2), 제1 게이트라인(GL1)으로부터의 제2 센스 신호(SENSE2)에 따라 제2 구동 소자(DRT2)의 소스전극(즉, N4)과 기준전압 라인(RL)을 연결하는 제2 센스 소자(SET2)를 포함한다. 제2 픽셀(PIX2)은, 제3 노드(N3)와 제4 노드(N4)에 연결된 제2 스토리지 커패시터(Cst2)와, 제4 노드(N4)에 애노드전극이 연결된 제2 발광 소자(EL2)를 더 포함한다.

이때, 도 4의 교번 및 스위칭 구동이 가능하도록, 제1 스캔 신호(SCAN1)와 제2 센스 신호(SENSE2)는 서로 동일하고, 제2 스캔 신호(SCAN2)와 제1 센스 신호(SENSE1)는 서로 동일하다.

수직 액티브 구간에서 제1 픽셀(PIX1)과 제2 픽셀(PIX2) 중 어느 하나는 제1 보상 디스플레이 구동될 때, 나머지 하나는 제2 보상 디스플레이 구동된다. 이를 위해, 패널 구동회로는 수직 액티브 구간에서, 제1 스캔 신호(SCAN1)와, 제1 센스 신호(SENSE1)와, 데이터라인(DL)으로부터의 제1 데이터전압을 제1 픽셀(PIX1)에 인가하여, 제1 픽셀(PIX1)을 제1 보상 디스플레이 구동시킨다. 그리고, 패널 구동회로는 수직 액티브 구간에서, 제2 스캔 신호(SCAN2)와, 제2 센스 신호(SENSE2)와, 데이터라인(DL)으로부터의 제2 데이터전압을 제2 픽셀(PIX2)에 인가하여, 제2 픽셀(PIX2)을 제2 보상 디스플레이 구동시킨다.

제1 보상 디스플레이 구동과 제2 보상 디스플레이 구동은 서로 다르다.

예를 들어, 수직 액티브 구간 중에 제1 스캔 신호(SCAN1)의 위상이 제2 스캔 신호(SCAN2)의 위상보다 더 앞서는 도 7의 제1 스캔 모드에서, 제1 보상 디스플레이 구동은 제1 픽셀(PIX1)의 소자 특성치 센싱 결과에 기반한 외부 보상 디스플레이 구동이고, 제2 보상 디스플레이 구동은 제2 스캔 신호(SCAN2)와 제2 센스 신호(SENSE2)에 따른 제2 픽셀(PIX2)의 구동 결과에 기반한 내부 보상 디스플레이 구동이다.

이에 반해, 수직 액티브 구간 중에 제2 스캔 신호(SCAN2)의 위상이 제1 스캔 신호(SCAN1)의 위상보다 더 앞서는 도 8의 제2 스캔 모드에서, 제1 보상 디스플레이 구동은 제1 스캔 신호(SCAN1)와 제1 센스 신호(SENSE1)에 따른 제1 픽셀(PIX1)의 구동 결과에 기반한 내부 보상 디스플레이 구동이고, 제2 보상 디스플레이 구동은 제2 픽셀(PIX2)의 소자 특성치 센싱 결과에 기반한 외부 보상 디스플레이 구동이다.

도 9는 도 6의 제1 픽셀이 수직 액티브 구간에서 도 7의 제1 스캔 모드에 따라 외부 보상 디스플레이 구동될 때의 구동 파형도이다.

도 9를 참조하면, 제1 픽셀(PIX1)에 대한 외부 보상 디스플레이 구동은 제1 내지 제4 기간들(X1~X4)을 통해 이뤄질 수 있다.

제1 및 제2 기간들(X1,X2)에서, 제1 스캔 소자(SCT1)가 제1 게이트라인(GL1)으로부터의 제1 스캔 신호(SCAN1)에 따라 턴 온 되어, 제1 노드(N1)가 데이터라인(DL)에 연결된다.

제2 기간(X2)에서, 제1 스캔 소자(SCT1)가 온 상태를 유지하므로, 데이터라인(DL)에 충전된 제1 데이터전압(VD1)이 제1 노드(N1)에 인가된다.

제2 및 제3 기간들(X2,X3)에서, 제2 노드(N2)는 디스플레이용 기준전압(VPR)으로 초기화된다. 이를 위해, 제1 센스 소자(SET1)가 제2 게이트라인(GL2)으로부터의 제1 센스 신호(SENSE1)에 따라 턴 온 되어, 제2 노드(N2)가 기준전압 라인(RL)에 전기적으로 연결된다.

제2 및 제3 기간들(X2,X3)에서, 제1 구동 소자(DRT1)는 게이트-소스 간 전압(Vg-Vs)인 “VD1-VPR”이 그의 문턱전압(Vth)보다 높기 때문에 턴 온 된다.

제4 기간(X4)은 제1 구동 소자(DRT1)의 드레인-소스 전류에 의해 제1 발광 소자(EL1)를 발광 시키는 기간이다. 제4 기간(X4)에서, 제1 스캔 소자(SCT1)와 제1 센스 소자(SET1)가 오프 상태를 유지하므로, 제1 및 제2 노드들(N1,N2)이 모두 플로팅된다. 이 상태에서 제1 및 제2 노드들(N1,N2)은 스토리지 커패시터(Cst)를 통해 커플링되어 있기 때문에, 제1 구동 소자(DRT1)의 드레인-소스 전류에 의해 제1 노드의 전압(Vg)과 제2 노드의 전압(Vs)이 모두 상승한다. 이때, 제3 기간(X3)에서 셋팅된 제1 구동 소자(DRT1)의 게이트-소스 간 전압(Vg-Vs)은 유지된다. 이러한 전압 상승 동작은 제2 노드의 전압(Vs)이 제1 발광 소자(EL1)의 동작점 전압에 도달할 때까지 수행된다. 제2 노드의 전압(Vs)이 제1 발광 소자(EL1)의 동작점 전압에 도달하면 제1발광 소자(EL1)가 턴 온 되어 픽셀 전류(즉, EL1 턴 온 시의 드레인-소스 전류)에 비례하는 밝기로 발광한다. 즉, 픽셀 전류는 제3 기간(X3)에서 셋팅된 제1 구동 소자(DRT1)의 게이트-소스 간 전압(Vg-Vs)의 제곱에 비례하게 된다.

도 10은 도 6의 제2 픽셀이 수직 액티브 구간에서 도 7의 제1 스캔 모드에 따라 내부 보상 디스플레이 구동될 때의 구동 파형도이다.

도 10을 참조하면, 제2 픽셀(PIX2)에 대한 내부 보상 디스플레이 구동은 제1 내지 제4 기간들(X1~X4)을 통해 이뤄질 수 있다.

제1 기간(X1)에서, 제3 노드(N3)는 플로팅(floating)되고, 제4 노드(N4)는 디스플레이용 기준전압(VPR)으로 초기화된다. 이를 위해, 제2 센스 소자(SET2)가 제1 게이트라인(GL1)으로부터의 제2 센스 신호(SENSE2)에 따라 턴 온 되어, 제4 노드(N4)가 기준전압 라인(RL)에 전기적으로 연결된다. 제1 기간(X1)에서, 제2 스캔 소자(SCT2)는 턴 오프 되어 있다.

제2 및 제3 기간들(X2, X3)에서, 제2 스캔 소자(SCT2)가 제2 게이트라인(GL2)으로부터의 제2 스캔 신호(SCAN2)에 따라 턴 온 되어, 제3 노드(N3)가 데이터라인(DL)에 연결된다. 제2 기간(X2)에서, 제2 센스 소자(SET2)가 온 상태를 유지하여 제4 노드(N4)는 디스플레이용 기준전압(VPR)을 유지한다.

제3 기간(X3)에서, 제2 스캔 소자(SCT2)가 온 상태를 유지하므로, 데이터라인(DL)에 충전된 제2 데이터전압(VD2)이 제3 노드(N3)에 인가된다. 제3 기간(X3)에서, 제2 센스 소자(SET2)가 턴 오프되어 제4 노드(N4)가 플로팅된다. 이때, 제2 구동 소자(DRT2)는 게이트-소스 간 전압(Vg-Vs)인 “VD2-VPR”이 그의 문턱전압(Vth)보다 높기 때문에 턴 온 된다.

제3 기간(X3)은 제2 구동 소자(DRT2)의 전자 이동도 변화를 게이트-소스 간 전압(Vg-Vs)에 반영하기 위한 기간이다. 제3 기간(X3)에서, 제2 스캔 소자(SCT2)가 온 상태를 유지하고, 제2 센스 소자(SET2)가 오프 상태를 유지하므로, 제2 구동 소자(DRT2)가 소스 팔로워(source follower)로 동작한다. 즉, 제3 노드(N3)의 전압(Vg)이 제2 데이터 전압(VD2)으로 고정된 상태에서 제2 구동 소자(DRT2)의 드레인-소스 간 전류에 의해 제4 노드(N4)의 전압(Vs)이 디스플레이용 기준전압(VPR)으로부터 제2 데이터 전압(VD2)을 향해 상승한다.

제3 기간(X3)에서, 제2 구동 소자(DRT2)의 소스 팔로워 동작에 의해 제2 구동 소자(DRT2)의 전자 이동도에 대응되는 게이트-소스 간 전압(Vg-Vs)이 셋팅된다. 소스 팔로워 동작에 따른 게이트-소스 간 전압(Vg-Vs)의 크기는 전자 이동도의 크기에 반비례하게 셋팅됨으로써, 픽셀들 간 전자 이동도 편차에 따른 밝기 편차가 완화된다.

제4 기간(X4)은 제2 구동 소자(DRT2)의 드레인-소스 전류에 의해 제2 발광 소자(EL2)를 발광 시키는 기간이다. 제4 기간(X4)에서, 제2 스캔 소자(SCT2)와 제2 센스 소자(SET2)가 오프 상태를 유지하므로, 제3 및 제4 노드들(N3,N4)이 모두 플로팅된다. 이 상태에서 제3 및 제4 노드들(N3,N4)은 스토리지 커패시터(Cst)를 통해 커플링되어 있기 때문에, 제2 구동 소자(DRT2)의 드레인-소스 전류에 의해 제3 노드의 전압(Vg)과 제4 노드의 전압(Vs)이 모두 상승한다. 이때, 제3 기간(X3)에서 셋팅된 제2 구동 소자(DRT2)의 게이트-소스 간 전압(Vg-Vs)은 유지된다. 이러한 전압 상승 동작은 제4 노드의 전압(Vs)이 제2 발광 소자(EL2)의 동작점 전압에 도달할 때까지 수행된다. 제4 노드의 전압(Vs)이 제2 발광 소자(EL2)의 동작점 전압에 도달하면 제2발광 소자(EL2)가 턴 온 되어 픽셀 전류(즉, EL2 턴 온 시의 드레인-소스 전류)에 비례하는 밝기로 발광한다. 즉, 픽셀 전류는 제3 기간(X3)에서 셋팅된 제2 구동 소자(DRT2)의 게이트-소스 간 전압(Vg-Vs)의 제곱에 비례하게 된다.

이러한 상보적인 원리에 의해 게이트-소스 간 전압(Vg-Vs)이 제2 구동 소자(DRT2)의 전자 이동도 변화에 맞춰 자동으로 셋팅되기 때문에, 전자 이동도 편차에 따른 밝기 편차가 보상될 수 있는 것이다. 즉, 픽셀 전류를 결정하는 게이트-소스 간 전압(Vg-Vs)에는 전자 이동도의 변화가 반영되어 있기 때문에, 제2 구동 소자(DRT2)의 소자 특성치 변화로 인한 픽셀 전류의 왜곡이 최소화될 수 있다.

도 11은 제1 수직 블랭크 구간들에서 도 4의 우수 픽셀 집합라인들만을 선택적으로 실시간 센싱 구동시키기 위한 구동 파형도이다. 도 12는 제2 수직 블랭크 구간들에서 도 4의 기수 픽셀 집합라인들만을 선택적으로 실시간 센싱 구동시키기 위한 구동 파형도이다.

도 4와 함께 도 11 및 도 12를 참조하면, 외부 센싱 회로는, 우수번째 픽셀 집합라인들의 소자 특성치를 제1 수직 블랭크 구간들(BLK1)을 통해 센싱 및 업데이트한 후에, 이어서, 기수번째 픽셀 집합라인들의 소자 특성치를 제2 수직 블랭크 구간들(BLK2)을 통해 센싱 및 업데이트할 수 있다.

이를 위해, 외부 센싱 회로는 도 11과 같이 제1 수직 블랭크 구간들(BLK1)에서, 제2 센싱용 스캔 신호(SCAN2')의 위상이 제1 센싱용 스캔 신호(SCAN1')의 위상보다 더 앞서는 제2 센싱용 스캔 모드에서 우수번째 픽셀 집합라인들의 소자 특성치를 센싱 및 업데이트할 수 있다. 제2 센싱용 스캔 모드에서는 센싱용 데이터전압(VSEN)의 공급 타이밍이 제2 센싱용 스캔 신호(SCAN2') 온 펄스 구간에만 중첩되기 때문에, 우수번째 픽셀 집합라인들의 소자 특성치만이 선택적으로 센싱될 수 있는 것이다. 이를 위해, 외부 센싱 회로의 샘플링 스위치(SAMP)는 제2 센싱용 센스 신호(SENSE2')의 온 펄스 구간 내에서 온 상태가 된다. 제2 센싱용 센스 신호(SENSE2')는 제1 센싱용 스캔 신호(SCAN1')와 동일하다.

외부 센싱 회로는 도 12와 같이 제2 수직 블랭크 구간들(BLK2)에서, 제1 센싱용 스캔 신호(SCAN1')의 위상이 제2 센싱용 스캔 신호(SCAN2')의 위상보다 더 앞서는 제1 센싱용 스캔 모드에서 기수번째 픽셀 집합라인들의 소자 특성치를 센싱 및 업데이트할 수 있다. 제1 센싱용 스캔 모드에서는 센싱용 데이터전압(VSEN)의 공급 타이밍이 제1 센싱용 스캔 신호(SCAN1') 온 펄스 구간에만 중첩되기 때문에, 기수번째 픽셀 집합라인들의 소자 특성치만이 선택적으로 센싱될 수 있는 것이다. 이를 위해, 외부 센싱 회로의 샘플링 스위치(SAMP)는 제1 센싱용 센스 신호(SENSE1')의 온 펄스 구간 내에서 온 상태가 된다. 제1 센싱용 센스 신호(SENSE1')는 제2 센싱용 스캔 신호(SCAN2')와 동일하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 드라이버 13: 게이트 드라이버
14: 제1 신호라인 15: 제2 신호라인

Claims

제1 픽셀 집합라인의 제1 픽셀; 및
상기 제1 픽셀 집합라인에 이웃한 제2 픽셀 집합라인의 제2 픽셀을 포함하고,
상기 제1 픽셀과 상기 제2 픽셀은, 제1 게이트라인, 제2 게이트라인, 데이터라인 및 기준전압 라인을 공유하고,
상기 제1 픽셀은, 제1 구동 소자, 상기 제1 게이트라인으로부터 제1 스캔 신호에 따라 상기 제1 구동 소자의 게이트전극과 상기 데이터라인을 연결하는 제1 스캔 소자, 상기 제2 게이트라인으로부터의 제1 센스 신호에 따라 상기 제1 구동 소자의 소스전극과 상기 기준전압 라인을 연결하는 제1 센스 소자를 포함하고,
상기 제2 픽셀은, 제2 구동 소자, 상기 제2 게이트라인으로부터 제2 스캔 신호에 따라 상기 제2 구동 소자의 게이트전극과 상기 데이터라인을 연결하는 제2 스캔 소자, 상기 제1 게이트라인으로부터의 제2 센스 신호에 따라 상기 제2 구동 소자의 소스전극과 상기 기준전압 라인을 연결하는 제2 센스 소자를 포함하고,
상기 제1 스캔 신호와 상기 제2 센스 신호는 서로 동일하고,
상기 제2 스캔 신호와 상기 제1 센스 신호는 서로 동일한 전계 발광 표시장치.
제 1 항에 있어서,
한 프레임 중의 수직 액티브 구간에서,
상기 제1 픽셀과 상기 제2 픽셀을 서로 다른 방식으로 구동시키는 패널 구동회로를 더 포함한 전계 발광 표시장치.
제 2 항에 있어서,
상기 패널 구동회로는 상기 수직 액티브 구간에서,
상기 제1 스캔 신호와, 상기 제1 센스 신호와, 상기 데이터라인으로부터의 제1 데이터전압을 상기 제1 픽셀에 인가하여, 상기 제1 픽셀을 제1 보상 디스플레이 구동시키고,
상기 제2 스캔 신호와, 상기 제2 센스 신호와, 상기 데이터라인으로부터의 제2 데이터전압을 상기 제2 픽셀에 인가하여, 상기 제2 픽셀을 제2 보상 디스플레이 구동시키고,
상기 제1 보상 디스플레이 구동과 상기 제2 보상 디스플레이 구동이 서로 다른 전계 발광 표시장치.
제 3 항에 있어서,
상기 수직 액티브 구간 중에 상기 제1 스캔 신호의 위상이 상기 제2 스캔 신호의 위상보다 더 앞서는 제1 스캔 모드에서,
상기 제1 보상 디스플레이 구동은 상기 제1 픽셀의 소자 특성치 센싱 결과에 기반한 외부 보상 디스플레이 구동이고,
상기 제2 보상 디스플레이 구동은 상기 제2 스캔 신호와 상기 제2 센스 신호에 따른 상기 제2 픽셀의 구동 결과에 기반한 내부 보상 디스플레이 구동인 전계 발광 표시장치.
제 3 항에 있어서,
상기 수직 액티브 구간 중에 상기 제2 스캔 신호의 위상이 상기 제1 스캔 신호의 위상보다 더 앞서는 제2 스캔 모드에서,
상기 제1 보상 디스플레이 구동은 상기 제1 스캔 신호와 상기 제1 센스 신호에 따른 상기 제1 픽셀의 구동 결과에 기반한 내부 보상 디스플레이 구동이고,
상기 제2 보상 디스플레이 구동은 상기 제2 픽셀의 소자 특성치 센싱 결과에 기반한 외부 보상 디스플레이 구동인 전계 발광 표시장치.
제 1 항에 있어서,
한 프레임 중의 수직 블랭크 구간에서,
상기 제1 픽셀 집합라인의 제1 픽셀들의 소자 특성치를 센싱하거나 또는, 상기 제2 픽셀 집합라인의 제2 픽셀들의 소자 특성치를 센싱하는 외부 센싱 회로를 더 포함한 전계 발광 표시장치.
제 6 항에 있어서,
상기 외부 센싱 회로는,
상기 제2 픽셀 집합라인을 포함한 우수번째 픽셀 집합라인들의 소자 특성치를 제1 수직 블랭크 구간들을 통해 센싱 및 업데이트한 후에, 이어서,
상기 제1 픽셀 집합라인을 포함한 기수번째 픽셀 집합라인들의 소자 특성치를 제2 수직 블랭크 구간들을 통해 센싱 및 업데이트하는 전계 발광 표시장치.
제 7 항에 있어서,
상기 제1 수직 블랭크 구간들 각각은 제1 수직 액티브 구간들 사이에 위치하고,
상기 제2 수직 블랭크 구간들 각각은 제2 수직 액티브 구간들 사이에 위치하며,
상기 제1 수직 액티브 구간들에서, 상기 기수번째 픽셀 집합라인들은 상기 제1 픽셀들의 소자 특성치 센싱 결과를 기반으로 외부 보상 디스플레이 구동되고, 상기 우수번째 픽셀 집합라인들은 상기 제2 픽셀들의 구동 결과를 기반으로 내부 보상 디스플레이 구동되고,
상기 제1 수직 액티브 구간들에 이은 상기 제2 수직 액티브 구간들에서, 상기 우수번째 픽셀 집합라인들은 상기 제2 픽셀들의 소자 특성치 센싱 결과를 기반으로 외부 보상 디스플레이 구동되고, 상기 기수번째 픽셀 집합라인들은 상기 제1 픽셀들의 구동 결과를 기반으로 내부 보상 디스플레이 구동되는 전계 발광 표시장치.
제1 픽셀들을 갖는 기수번째 픽셀 집합라인들과, 제2 픽셀들을 갖는 우수번째 픽셀 집합라인들을 포함한 전계 발광 표시장치의 구동방법에 있어서,
제1 수직 액티브 구간들에서, 상기 기수번째 픽셀 집합라인들을 상기 제1 픽셀들의 소자 특성치 센싱 결과를 기반으로 외부 보상 디스플레이 구동시키고, 상기 우수번째 픽셀 집합라인들을 상기 제2 픽셀들의 구동 결과를 기반으로 내부 보상 디스플레이 구동시키는 단계;
상기 제1 수직 액티브 구간들 사이의 제1 수직 블랭크 구간들에서, 상기 제2 픽셀들의 소자 특성치를 센싱 및 업데이트하는 단계;
상기 제1 수직 액티브 구간들에 이은 제2 수직 액티브 구간들에서, 상기 우수번째 픽셀 집합라인들을 상기 제2 픽셀들의 소자 특성치 센싱 결과를 기반으로 외부 보상 디스플레이 구동시키고, 상기 기수번째 픽셀 집합라인들을 상기 제1 픽셀들의 구동 결과를 기반으로 내부 보상 디스플레이 구동시키는 단계; 및
상기 제2 수직 액티브 구간들 사이의 제2 수직 블랭크 구간들에서, 상기 기수번째 픽셀 집합라인들의 소자 특성치를 센싱 및 업데이트하는 단계를 포함한 전계 발광 표시장치의 구동방법.
제 9 항에 있어서,
상기 제1 수직 액티브 구간들에서 상기 기수번째 픽셀 집합라인들과 상기 우수번째 픽셀 집합라인들을 제1 스캔 모드로 구동하는 단계; 및
상기 제2 수직 액티브 구간들에서 상기 기수번째 픽셀 집합라인들과 상기 우수번째 픽셀 집합라인들을 상기 제1 스캔 모드와 다른 제2 스캔 모드로 구동하는 단계를 더 포함한 전계 발광 표시장치의 구동방법
제 10 항에 있어서,
상기 기수번째 픽셀 집합라인들 중 어느 하나의 제1 픽셀과 상기 우수번째 픽셀 집합라인들 중 어느 하나의 제2 픽셀이 서로 이웃할 때,
상기 제1 픽셀과 상기 제2 픽셀은, 제1 게이트라인, 제2 게이트라인, 데이터라인 및 기준전압 라인을 공유하고,
상기 제1 픽셀은, 제1 구동 소자, 상기 제1 게이트라인으로부터 제1 스캔 신호에 따라 상기 제1 구동 소자의 게이트전극과 상기 데이터라인을 연결하는 제1 스캔 소자, 상기 제2 게이트라인으로부터의 제1 센스 신호에 따라 상기 제1 구동 소자의 소스전극과 상기 기준전압 라인을 연결하는 제1 센스 소자를 포함하고,
상기 제2 픽셀은, 제2 구동 소자, 상기 제2 게이트라인으로부터 제2 스캔 신호에 따라 상기 제2 구동 소자의 게이트전극과 상기 데이터라인을 연결하는 제2 스캔 소자, 상기 제1 게이트라인으로부터의 제2 센스 신호에 따라 상기 제2 구동 소자의 소스전극과 상기 기준전압 라인을 연결하는 제2 센스 소자를 포함하고,
상기 제1 스캔 신호와 상기 제2 센스 신호는 서로 동일하고,
상기 제2 스캔 신호와 상기 제1 센스 신호는 서로 동일한 전계 발광 표시장치의 구동방법.
제 11 항에 있어서,
상기 제1 픽셀과 상기 제2 픽셀은,
상기 제1 수직 액티브 구간들에서 상기 제1 스캔 신호의 위상이 상기 제2 스캔 신호의 위상보다 더 앞서는 제1 스캔 모드로 구동되고,
상기 제2 수직 액티브 구간들에서 상기 제2 스캔 신호의 위상이 상기 제1 스캔 신호의 위상보다 더 앞서는 제2 스캔 모드로 구동되는 전계 발광 표시장치의 구동방법.