KR20240072904A - Dbi 인코딩을 수행하는 pam-4 송수신기 및 그 동작 방법 - Google Patents

Dbi 인코딩을 수행하는 pam-4 송수신기 및 그 동작 방법 Download PDF

Info

Publication number
KR20240072904A
KR20240072904A KR1020230105271A KR20230105271A KR20240072904A KR 20240072904 A KR20240072904 A KR 20240072904A KR 1020230105271 A KR1020230105271 A KR 1020230105271A KR 20230105271 A KR20230105271 A KR 20230105271A KR 20240072904 A KR20240072904 A KR 20240072904A
Authority
KR
South Korea
Prior art keywords
dbi
bit data
flag signal
pam
data
Prior art date
Application number
KR1020230105271A
Other languages
English (en)
Inventor
김철우
김성철
심진철
권영욱
소준섭
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of KR20240072904A publication Critical patent/KR20240072904A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 PAM-4(4-Level Pluse Amplitude Modulation) 송수신기에 관한 것이다. 본 발명의 일 실시 예에 따른 PAM-4 송수신기는 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터로부터 DBI(Data Bus Inversion) 플래그 신호를 생성하고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터를 반전하여 인코딩 데이터를 생성하는 DBI 인코더; 및 상기 DBI 플래그 신호 및 상기 인코딩 데이터를 수신하고, 상기 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업 또는 풀-다운하여 상기 DBI 플래그 신호 및 인코딩 데이터를 PAM-4 신호로 변조하는 드라이버를 포함할 수 있다.

Description

DBI 인코딩을 수행하는 PAM-4 송수신기 및 그 동작 방법{PAM-4 TRANSCEIVER PERFORMING DBI ENCODING AND ITS OPERATION METHOD THEREOF}
본 발명은 DBI 인코딩을 수행하는 PAM-4 송수신기 및 그 동작 방법에 관한 것이다.
모바일 장치의 급속한 공급과 인터넷 접속량의 급격한 증가에 따라 고용량 및 고속 데이터 송수신에 대한 요구가 날로 증가하고 있다. 하지만, NRZ(Non-Return to Zero) 타입의 인코딩을 기반으로 하는 신호 변조 방식으로는 이러한 고용량 및 고속의 데이터 송수신 요구를 만족시키기 어려운 실정이다. 최근에는 펄스 진폭 변조(Pulse Amplitude Modulation; PAM) 방식이 고용량과 고속 데이터 송수신을 위한 신호 방식의 대안으로 활발하게 연구되고 있다.
다만, 현재까지는 펄스 진폭 변조를 이용한 데이터 처리 기술 발전이 미미하다 보니, 펄스 진폭 변조 신호를 전함에 있어서 데이터 전송의 효율을 높일 수 있는 데이터 인코딩 기술이 미미한 실정이다.
대한민국 공개특허 제 10-2018-0057028호
본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　DBI 인코딩을 수행하는 PAM-4 송수신기 및 그 동작 방법을 제공하는 데 있다.
본 발명은 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터로부터 DBI(Data Bus Inversion) 플래그 신호를 생성하고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터를 반전하여 인코딩 데이터를 생성하는 DBI 인코더; 및 상기 DBI 플래그 신호 및 상기 인코딩 데이터를 수신하고, 상기 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업 또는 풀-다운하여 상기 DBI 플래그 신호 및 인코딩 데이터를 PAM-4(4-Level Pluse Amplitude Modulation) 신호로 변조하는 드라이버를 포함할 수 있다.
본 발명의 일 실시 예에 있어서, 상기 멀티 비트 데이터는 16비트 데이터이고, 상기 DBI 플래그 신호는 2비트 신호일 수 있다.
본 발명의 일 실시 예에 있어서, 상기 제1 동작 모드는 PODL(Pseudo Open Drain Logic)으로 동작하고, 상기 제2 동작 모드는 LVSTL(Low Voltage Swing Terminated Logic)으로 동작할 수 있다.
본 발명의 일 실시 예에 있어서, 상기 DBI 인코더는: 상기 멀티 비트 데이터의 0 또는 1인 비트 개수를 판단하여 상기 DBI 플래그 신호를 생성하는 반전 결정 회로부; 상기 멀티 비트 데이터를 반전하여 반전된 멀티 비트 데이터를 생성하는 인버터; 및 상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터를 입력받고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터 중 어느 하나를 출력하는 먹스를 포함할 수 있다.
본 발명의 일 실시 예에 있어서, 상기 반전 결정 회로부는, 상기 제1 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 0인 상기 DBI 플래그 신호를 생성하고, 상기 제2 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 1인 상기 DBI 플래그 신호를 생성할 수 있다.
본 발명은 PAM-4 송수신기의 동작 방법에 있어서, 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터로부터 DBI(Data Bus Inversion) 플래그 신호를 생성하고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터를 반전하여 인코딩 데이터를 생성하는 단계; 및 상기 DBI 플래그 신호 및 상기 인코딩 데이터를 수신하고, 상기 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업 또는 풀-다운하여 상기 DBI 플래그 신호 및 인코딩 데이터를 PAM-4(4-Level Pluse Amplitude Modulation) 신호로 변조하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 있어서, 상기 멀티 비트 데이터는 16비트 데이터이고, 상기 DBI 플래그 신호는 2비트 신호일 수 있다.
본 발명의 일 실시 예에 있어서, 상기 제1 동작 모드는 PODL(Pseudo Open Drain Logic)으로 동작하고, 상기 제2 동작 모드는 LVSTL(Low Voltage Swing Terminated Logic)으로 동작할 수 있다.
본 발명의 일 실시 예에 있어서, 상기 인코딩 데이터를 생성하는 단계는, 상기 멀티 비트 데이터의 0 또는 1인 비트 개수를 판단하여 상기 DBI 플래그 신호를 생성하는 단계; 상기 멀티 비트 데이터를 반전하여 반전된 멀티 비트 데이터를 생성하는 단계; 및 상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터를 입력받고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터 중 어느 하나를 출력하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 있어서, 상기 DBI 플래그 신호를 생성하는 단계는, 상기 제1 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 0인 상기 DBI 플래그 신호를 생성하고, 상기 제2 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 1인 상기 DBI 플래그 신호를 생성할 수 있다.
본 발명에 따른 DBI 인코딩을 수행하는 PAM-4 송수신기는 멀티 비트 데이터를 PODL 또는 LVSTL로 동작하는 드라이버단에 대응하여 DBI 인코딩할 수 있고, PAM-4 신호로 변조하여 송수신할 수 있다. 이에 따라, PAM-4 송수신기는 스위칭 출력 노이즈 및 전력 소모를 감소시킬 수 있으며, 데이터 송수신의 무결성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 PAM-4 송수신기의 블록도이다.
도 2는 본 발명의 실시 예에 따른 PAM-4 송수신기를 예시적으로 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 DBI 인코더의 일 예를 보여주는 회로도이다.
도 4는 본 발명의 실시 예에 따른 제1 또는 제2 동작 모드의 동작에 대한 DBI 플래그 신호를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 반전 결정 회로부의 일 예를 보여주는 논리 회로도이다.
도 6은 본 발명의 실시 예에 따른 드라이버의 일 예를 보여주는 회로도이다.
도 7은 본 발명의 실시 예에 따른 DBI 디코더의 일 예를 보여주는 회로도이다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 송신 장치의 비교예를 나타내는 표이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 PAM-4 송수신기의 비교예를 나타내는 도면이다.
도 10은 본 발명의 실시 예에 따른 PAM-4 송수신기의 순서도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 PAM-4 송수신기의 블록도이다.
본 발명의 실시 예에 따른 PAM-4 송수신기(10)는 PAM-4(4-Level Pluse Amplitude Modulation)를 송수신하는 장치에 구현될 수 있다. 예를 들어, PAM-4 송수신기(10)는 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 웨어러블(Wearable) 장치, 비디오 게임기, 가전기기, 의료기기 등과 같은 다양한 송수신 장치에 구현될 수 있다.
도 1을 참조하면, PAM-4 송수신기(10)는 송신 장치(100), 데이터 버스(200) 및 수신 장치(300)를 포함할 수 있다.
송신 장치(100)는 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터(DQ)를 DBI(Data Bus Inversion) 인코딩하고, PAM-4 신호로 변조할 수 있다. 이를 위해, 송신 장치(100)는 DBI 인코더(110) 및 드라이버(120)를 포함할 수 있다.
DBI 인코더(110)는 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터(DQ)를 반전시키는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 또한, DBI 인코더(110)는 생성한 DBI 플래그 신호(DBI Flag)에 따라 멀티 비트 데이터(DQ)를 DBI 인코딩하여 인코딩 데이터(DQ_DBI)를 생성할 수 있다. 보다 상세하게, DBI 인코더(110)는 PODL(Pseudo Open Drain Logic)으로 동작하는 제1 동작 모드와 LVSTL(Low Voltage Swing Terminated Logic)으로 동작하는 제2 동작 모드에 따라 멀티 비트 데이터(DQ)를 반전시키는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 예를 들어, 송신 장치(100)가 제1 동작 모드로 동작할 경우, DBI 인코더(110)는 멀티 비트 데이터(DQ)의 1인 비트 개수가 4 이하일 때 0인 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 또한, DBI 인코더(110)는 0인 DBI 플래그 신호(DBI Flag)에 따라 멀티 비트 데이터(DQ)가 반전된 인코딩 데이터(DQ_DBI)를 생성할 수 있다. 보다 자세한 설명은 이하 도 3에서 후술할 것이다.
드라이버(120)는 DBI 인코더(110)로부터 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 수신하고, 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업(Pull-Up) 또는 풀-다운(Pull-Down)하여 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 제1 내지 제4 전압 레벨 중 하나를 갖는 PAM-4 신호로 변조(Modulation)할 수 있다. 또한, 드라이버(120)는 변조한 PAM-4 신호를 데이터 버스(200)에 송신할 수 있다.
데이터 버스(200)는 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)에 대응하는 N(여기서, N개는 자연수)개의 데이터 레인(Lane)을 포함하며, PAM-4 신호를 수신 장치(300)에 송신할 수 있다. 예를 들어, 데이터 버스(200)는 인코딩 데이터(DQ_DBI)에 대응하는 8개의 데이터 레인과 DBI 플래그 신호(DBI Flag)에 대응하는 1개의 데이터 레인을 포함할 수 있다.
수신 장치(300)는 데이터 버스(200)로부터 PAM-4 신호를 수신하고, PAM-4 신호를 DBI 디코딩하여 멀티 비드 데이터(DQ)를 생성할 수 있다. 이를 위해, 수신 장치(300)는 수신기(310) 및 DBI 디코더(320)를 포함할 수 있다.
수신기(310)는 데이터 버스(200)로부터 PAM-4 신호를 수신하고, 제1 내지 제4 전압 레벨들 중 하나를 갖는 PAM-4 신호로부터 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 생성할 수 있다. 또한, 수신기(310)는 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 DBI 디코더(320)에 송신할 수 있다.
DBI 디코더(320)는 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 수신하고, 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터(DQ)를 생성할 수 있다. 예를 들어, DBI 디코더(320)는 제1 또는 제2 동작 모드에 기초한 DBI 플래그 신호(DBI Flag)에 따라 인코딩 데이터(DQ_DBI)를 DBI 디코딩하여 멀티 비트 데이터(DQ)를 생성할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 PAM-4 송수신기(10)는 PODL 또는 LVSTL로 동작하는 동작 모드에 따라 멀티 비트 데이터(DQ)를 DBI 인코딩할 수 있다. 이에 따라, PAM-4 송수신기(10)는 스위칭 출력 노이즈(Simultaneous Switching Output Noise, SSN) 및 전력 소모를 감소시킬 수 있으며, 데이터의 송수신의 무결성을 향상시킬 수 있다.
도 2는 본 발명의 실시 예에 따른 PAM-4 송수신기를 예시적으로 나타내는 도면이다.
도 2를 참조하면, PAM-4 송수신기(10)는 멀티 비트 데이터(DQ)를 송수신하기 위해 복수의 드라이버들(120) 및 복수의 수신기들(310)를 포함할 수 있다. 예를 들어, DBI 인코더(110)는 8-Bit를 가지는 MSB(Most Significant Bit)와 8-Bit를 가지는 LSB(Least Significant Bit)를 멀티 비트 데이터(DQ)로 수신하고, 각각 2-Bit를 가지는 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 생성할 수 있다. 수신 장치(100)는 각각 2-Bit를 가지는 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)에 대응하는 복수의 드라이버들(120) 및 복수의 수신기들(310)를 포함할 수 있다. 또한, 데이터 버스(200)는 복수의 드라이버들(120) 및 복수의 수신기들(310)에 대응하는 N개의 데이터 레인을 포함할 수 있다.
도 3은 본 발명의 실시 예에 따른 DBI 인코더의 일 예를 보여주는 회로도이다.
도 3을 참조하면, DBI 인코더(110)는 반전 결정 회로부(Majority Voter, 111), 제1 먹스(112) 및 제1 인버터(113)를 포함할 수 있다.
반전 결정 회로부(111)는 멀티 비트 데이터(DQ)를 반전시키는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 예를 들어, 반전 결정 회로부(111)는 각각 8-Bit를 가지는 MSB 및 LSB인 멀티 비트 데이터(DQ)를 수신하고, MSB 또는 LSB인 멀티 비트 데이터(DQ)의 0 또는 1인 비트 개수를 판단하여 DBI 플래그 신호(DBI Flag)를 생성할 수 있다.
제1 먹스(112)는 MSB 또는 LSB인 멀티 비트 데이터(DQ)를 수신하고, 제1 인버터(113)로부터 반전된 MSB 또는 LSB인 멀티 비트 데이터(DQB)를 수신할 수 있다. 또한, 제1 먹스(112)는 DBI 플래그 신호(DBI Flag)를 선택 신호로 수신할 수 있다. 즉, 제1 먹스(112)는 DBI 플래그 신호(DBI Flag)에 따라 멀티 비트 데이터(DQ)를 인코딩하여 인코딩 데이터(DQ_DBI)를 생성할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 DBI 인코더(110)는 멀티 비트 데이터(DQ)의 0 또는 1인 비트 개수에 따라 멀티 비트 데이터(DQ)를 반전시키는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 즉, DBI 인코더(110)는 제1 또는 제2 동작 모드로 동작하는 PAM-4 송수신기(10)에 대응하는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다.
도 4는 본 발명의 실시 예에 따른 제1 또는 제2 동작 모드의 동작에 대한 DBI 플래그 신호를 설명하기 위한 도면이다.
도 4를 참조하면, 반전 결정 회로부(111)는 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터(DQ)의 0 또는 1의 개수를 판단하여 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 예를 들어, 송신 장치(100)가 PODL으로 동작하는 제1 동작 모드일 경우, 반전 결정 회로부(111)는 멀티 비트 데이터(DQ)의 1인 비트 개수가 4 이하일 때 0인 DBI 플래그 신호(DBI Flag)를 생성하고, 멀티 비트 데이터(DQ)의 1인 비트 개수가 5 이상일 때 1인 DBI 플래그 신호(DBI Flag)를 생성할 수 있다.
송신 장치(100)가 LVSTL으로 동작하는 제2 동작 모드일 경우, 반전 결정 회로부(111)는 멀티 비트 데이터(DQ)의 1인 비트 개수가 4 이하일 때 1인 DBI 플래그 신호(DBI Flag)를 생성하고, 멀티 비트 데이터(DQ)의 1인 비트 개수가 5 이상일 때 0인 DBI 플래그 신호(DBI Flag)를 생성할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 PAM-4 송수신기(10)는 반전 결정 회로부(111)를 통해 제1 또는 제2 동작 모드에 따라 데이터를 반전 또는 비반전하여 데이터의 개수를 조절할 수 있다.
도 5는 본 발명의 실시 예에 따른 반전 결정 회로부의 일 예를 보여주는 논리 회로도이다.
도 5를 참조하면, 반전 결정 회로부(111)는 복수개의 인버터와 복수개의 낸드게이트를 이용하여 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 예를 들어, 반전 결정 회로부(111)는 8-Bit인 멀티 비트 데이터(DQ)를 수신하여 복수개의 인버터와 복수개의 낸드게이트를 통해 비트의 개수를 판단할 수 있다. 또한, 반전 결정 회로부(111)는 제1 또는 제2 동작 모드와 비트의 개수에 따라 0 또는 1으로 출력되는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다. 다만, 도 5의 논리 회로도는 반전 결정 회로부의 일 예를 보여주는 것일 뿐, 이에 한정되는 것은 아니다.
도 6은 본 발명의 실시 예에 따른 드라이버의 일 예를 보여주는 회로도이다.
도 6을 참조하면, 드라이버(120)는 PODL으로 동작하는 제1 동작 모드와 LVSTL으로 동작하는 제2 동작 모드로 동작할 수 있다. 예를 들어, 제1 동작 모드로 동작할 경우, 드라이버(120)는 복수개의 트랜지스터를 풀-업 및 풀-다운하여 PAM-4 신호의 제1 내지 제4 전압 레벨 중 비트가 모두 1인 데이터를 송신할 때 0의 전력을 소모할 수 있다. 또한, 제2 동작 모드로 동작할 경우, 드라이버(120)는 복수개의 트랜지스터를 풀-업 및 풀-다운하여 PAM-4 신호의 제1 내지 제4 전압 레벨 중 비트가 모두 0인 데이터를 송신할 때 0의 전력을 소모할 수 있다.
이상에서 상술한 바와 같이, 드라이버(120)는 최소한의 스위칭을 통해 스위칭 출력 노이즈를 감소시킬 수 있으며, 0 또는 1의 데이터만을 송신하여 전력 소모를 감소시킬 수 있다.
도 7은 본 발명의 실시 예에 따른 DBI 디코더의 일 예를 보여주는 회로도이다.
도 7은 참조하면, DBI 디코더(320)는 제2 먹스(321) 및 제2 인버터(322)를 포함할 수 있다.
제2 먹스(321)는 인코딩 데이터(DQ_DBI)를 수신하고, 제2 인버터(322)로부터 반전된 인코딩 데이터(DQB_DBI)를 수신할 수 있다. 또한, 제2 먹스(321)는 DBI 플래그 신호(DBI Flag)를 선택 신호로 수신할 수 있다. 즉, 제2 먹스(321)는 DBI 플래그 신호(DBI Flag)에 따라 인코딩 데이터(DQ_DBI)를 디코딩하여 MSB 또는 LSB인 멀티 비트 데이터(DQ)를 생성할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 PAM-4 송수신기(10)는 PODL 또는 LVSTL 동작 모드의 대한 최소한의 스위칭 동작으로 데이터 송수신의 무결성을 향상시킬 수 있다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 송신 장치의 비교예를 나타내는 표이다. 구체적으로, 도 8a는 DBI 인코딩을 적용하지 않은 송신 장치의 일 예를 나타내고, 도 8b는 DBI 인코딩을 적용한 송신 장치(100)의 일 예를 나타내는 표이다.
도 8a를 참조하면, DBI 인코딩을 적용하지 않은 송신 장치는 데이터 버스(200)의 8개의 데이터 레인(Lane #0~#7)을 통해 8-Bit MSB와 8-Bit LSB를 각각 N회 송신할 수 있다. 이때, DBI 인코딩을 적용하지 송신 장치는 0 또는 1의 데이터 개수에 따른 전력 소모가 발생하며, 최대 80mW의 전력을 소모하는 것을 확인할 수 있다.
도 8b를 참조하면, 본 발명의 실시 예에 따른 DBI 인코딩을 적용한 송신 장치(100)는 데이터 버스(200)의 8개의 데이터 레인(Lane #0~#7)과 인코딩 데이터(DQ_DBI)의 반전 여부를 알려주는 DBI 플래그 신호(DBI Flag)를 1개의 데이터 레인(Lane #8)을 통해 8-Bit MSB, 8-Bit LSB 및 DBI 플래그 신호(DBI Flag)를 각각 N회 송신할 수 있다. 이때, DBI 인코딩을 적용한 송신 장치(100)는 최대 58mW의 전력을 소모하는 것을 확인할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 DBI 인코딩을 적용한 송신 장치(100)는 멀티 비트 데이터(DQ)를 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)으로 송신하여 데이터 송신의 전력 소모를 감소시킬 수 있다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 PAM-4 송수신기의 비교예를 나타내는 도면이다. 구체적으로, 도 9a는 DBI 인코딩을 적용하지 않은 PAM-4 송수신기의 일 예를 나타내고, 도 9b는 DBI 인코딩을 적용한 PAM-4 송수신기(10)의 일 예를 나타내는 도면이다.
도 9a를 참조하면, 제1 동작 모드로 동작할 경우, DBI 인코딩을 적용하지 않은 PAM-4 송수신기는 11, 10, 01 및 00인 각 레벨의 발생 확률은 25%로 동일하게 분포하며, 8개의 데이터 레인(Lane #0~#7)을 통해 멀티 비트 데이터(DQ)가 송수신되는 것을 확인할 수 있다.
도 9b를 참조하면, 제1 동작 모드로 동작할 경우, DBI 인코딩을 적용한 PAM-4 송수신기(10)는 0 또는 1의 데이터 개수에 따른 11, 10, 01 및 00인 각 레벨의 발생 확률이 재분배되며, 8개의 데이터 레인(Lane #0~#7)과 1개의 데이터 레인(Lane #8)을 통해 8-Bit MSB, 8-Bit LSB 및 DBI 플래그 신호(DBI Flag)가 송수신되는 것을 확인할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 DBI 인코딩을 적용한 PAM-4 송수신기(10)는 PAM-4 신호의 송수신을 위한 전력 소모를 감소시킬 수 있다.
도 10은 본 발명의 실시 예에 따른 PAM-4 송수신기의 순서도이다.
도 10을 참조하면, S110 단계에서, DBI 인코더(110)는 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터(DQ)를 반전시키는 DBI 플래그 신호(DBI Flag)를 생성할 수 있다.
S120 단계에서, DBI 인코더(110)는 DBI 플래그 신호(DBI Flag)에 따라 멀티 비트 데이터(DQ)를 DBI 인코딩하여 인코딩 데이터(DQ_DBI)를 생성할 수 있다.
S130 단계에서, 드라이버(120)는 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업 또는 풀-다운하여 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 제1 내지 제4 전압 레벨 중 하나를 갖는 PAM-4 신호로 변조할 수 있다.
S140 단계에서, 데이터 버스(200)는 N개의 데이터 레인을 통해 PAM-4 신호를 수신 장치(300)에 송신할 수 있다.
S150 단계에서, 수신기(310)는 PAM-4 신호로부터 DBI 플래그 신호(DBI Flag) 및 인코딩 데이터(DQ_DBI)를 생성할 수 있다.
S160 단계에서, DBI 디코더(320)는 DBI 플래그 신호(DBI Flag)에 따라 인코딩 데이터(DQ_DBI)를 DBI 디코딩하여 멀티 비트 데이터(DQ)를 생성할 수 있다.
상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
10 : PAM-4 송수신기
100 : 송신 장치 320 : DBI 디코더
200 : 데이터 버스 111 : 반전 결정 회로부
300 : 수신 장치 112 : 제1 먹스
110 : DBI 인코더 113 : 제1 인버터
120 : 드라이버 321 : 제2 먹스
310 : 수신기 322 : 제2 인버터

Claims (10)

  1. 제1 또는 제2 동작 모드에 따라 멀티 비트 데이터로부터 DBI(Data Bus Inversion) 플래그 신호를 생성하고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터를 반전하여 인코딩 데이터를 생성하는 DBI 인코더; 및
    상기 DBI 플래그 신호 및 상기 인코딩 데이터를 수신하고, 상기 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업 또는 풀-다운하여 상기 DBI 플래그 신호 및 인코딩 데이터를 PAM-4(4-Level Pluse Amplitude Modulation) 신호로 변조하는 드라이버를 포함하는 PAM-4 송수신기.
  2. 제1항에 있어서,
    상기 멀티 비트 데이터는 16비트 데이터이고,
    상기 DBI 플래그 신호는 2비트 신호인 PAM-4 송수신기.
  3. 제1항에 있어서,
    상기 제1 동작 모드는 PODL(Pseudo Open Drain Logic)으로 동작하고,
    상기 제2 동작 모드는 LVSTL(Low Voltage Swing Terminated Logic)으로 동작하는 PAM-4 송수신기.
  4. 제1항에 있어서,
    상기 DBI 인코더는:
    상기 멀티 비트 데이터의 0 또는 1인 비트 개수를 판단하여 상기 DBI 플래그 신호를 생성하는 반전 결정 회로부;
    상기 멀티 비트 데이터를 반전하여 반전된 멀티 비트 데이터를 생성하는 인버터; 및
    상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터를 입력받고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터 중 어느 하나를 출력하는 먹스를 포함하는 PAM-4 송수신기.
  5. 제4항에 있어서,
    상기 반전 결정 회로부는,
    상기 제1 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 0인 상기 DBI 플래그 신호를 생성하고,
    상기 제2 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 1인 상기 DBI 플래그 신호를 생성하는 PAM-4 송수신기.
  6. PAM-4 송수신기의 동작 방법에 있어서,
    제1 또는 제2 동작 모드에 따라 멀티 비트 데이터로부터 DBI(Data Bus Inversion) 플래그 신호를 생성하고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터를 반전하여 인코딩 데이터를 생성하는 단계; 및
    상기 DBI 플래그 신호 및 상기 인코딩 데이터를 수신하고, 상기 제1 또는 제2 동작 모드에 따라 복수개의 트랜지스터를 풀-업 또는 풀-다운하여 상기 DBI 플래그 신호 및 인코딩 데이터를 PAM-4(4-Level Pluse Amplitude Modulation) 신호로 변조하는 단계를 포함하는 PAM-4 송수신기의 동작 방법.
  7. 제6항에 있어서,
    상기 멀티 비트 데이터는 16비트 데이터이고,
    상기 DBI 플래그 신호는 2비트 신호인 PAM-4 송수신기의 동작 방법.
  8. 제6항에 있어서,
    상기 제1 동작 모드는 PODL(Pseudo Open Drain Logic)으로 동작하고,
    상기 제2 동작 모드는 LVSTL(Low Voltage Swing Terminated Logic)으로 동작하는 PAM-4 송수신기의 동작 방법.
  9. 제6항에 있어서,
    상기 인코딩 데이터를 생성하는 단계는,
    상기 멀티 비트 데이터의 0 또는 1인 비트 개수를 판단하여 상기 DBI 플래그 신호를 생성하는 단계;
    상기 멀티 비트 데이터를 반전하여 반전된 멀티 비트 데이터를 생성하는 단계; 및
    상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터를 입력받고, 상기 DBI 플래그 신호에 따라 상기 멀티 비트 데이터와 상기 반전된 멀티 비트 데이터 중 어느 하나를 출력하는 단계를 포함하는 PAM-4 송수신기의 동작 방법.
  10. 제9항에 있어서,
    상기 DBI 플래그 신호를 생성하는 단계는,
    상기 제1 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 0인 상기 DBI 플래그 신호를 생성하고,
    상기 제2 동작 모드로 동작할 경우, 상기 멀티 비트 데이터의 1인 비트 개수가 4 이하일 때 1인 상기 DBI 플래그 신호를 생성하는 PAM-4 송수신기의 동작 방법.
KR1020230105271A 2022-11-17 2023-08-11 Dbi 인코딩을 수행하는 pam-4 송수신기 및 그 동작 방법 KR20240072904A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220154228 2022-11-17
KR1020220154228 2022-11-17

Publications (1)

Publication Number Publication Date
KR20240072904A true KR20240072904A (ko) 2024-05-24

Family

ID=91321117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230105271A KR20240072904A (ko) 2022-11-17 2023-08-11 Dbi 인코딩을 수행하는 pam-4 송수신기 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20240072904A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180057028A (ko) 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 데이터 반전 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180057028A (ko) 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 데이터 반전 회로

Similar Documents

Publication Publication Date Title
JP5575237B2 (ja) 組み合わせデータマスクおよびデータバス反転を用いたデータ符号化
US9621385B2 (en) Methods and apparatus to reduce signaling power
US7184483B2 (en) Technique for emulating differential signaling
US9252997B1 (en) Data link power reduction technique using bipolar pulse amplitude modulation
US11159153B2 (en) Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O
US8223042B2 (en) Encoding data with minimum hamming weight variation
US20240030935A1 (en) Encoding and decoding apparatuses and methods for implementing multi-mode coding
US10133297B2 (en) Embedded clock in a communication system
KR102203390B1 (ko) 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법
KR20240072904A (ko) Dbi 인코딩을 수행하는 pam-4 송수신기 및 그 동작 방법
US20240073081A1 (en) Transmitting devices that provide tranmission signals having enlarged data eyes
CN115114209B (zh) 信号发送装置、发送和接收***以及发送和接收方法
US11874788B1 (en) Transmitter architecture for high speed memory interfaces
US20240259007A1 (en) Receiver including a pulse amplitude modulation decoder, and a memory device including the same
KR100574359B1 (ko) 직렬데이터의 송수신 장치 및 그 방법
KR20240121123A (ko) 펄스 진폭 변조 디코더를 포함하는 수신기, 및 이를 포함하는 메모리 장치
JP2006014327A (ja) 電圧レベルコーディングシステム及び方法
KR20230000456A (ko) 전송 장치, 이를 이용하는 송수신 시스템 및 송수신 방법
KR20070090447A (ko) 저전력 대규모 집적 회로 시스템을 위한 어드레스 버스코딩/디코딩 방법 및 장치
KR20230111639A (ko) 데이터 송수신 시스템, 디스플레이 시스템, 및 표시 장치