KR20240068754A - 플라즈마 처리 장치 - Google Patents
플라즈마 처리 장치 Download PDFInfo
- Publication number
- KR20240068754A KR20240068754A KR1020247014540A KR20247014540A KR20240068754A KR 20240068754 A KR20240068754 A KR 20240068754A KR 1020247014540 A KR1020247014540 A KR 1020247014540A KR 20247014540 A KR20247014540 A KR 20247014540A KR 20240068754 A KR20240068754 A KR 20240068754A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma processing
- silicon
- conductive film
- processing device
- electrode
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 105
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 105
- 239000010703 silicon Substances 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010407 anodic oxide Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007751 thermal spraying Methods 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 229910001026 inconel Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32633—Baffles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
플라즈마 처리 장치는, 챔버와, 전원과, 실리콘 부재와, 도전막을 갖는다. 챔버는 플라즈마 처리 공간을 제공한다. 전원은 플라즈마 처리 공간 내에 플라즈마를 생성하기 위한 고주파 전력을 공급한다. 실리콘 부재는 실리콘 함유 재료로 이루어지며, 챔버의 내부에 배치되고, 플라즈마 처리 공간에 면하는 제1면을 갖는다. 도전막은 도전성 재료로 이루어지며, 실리콘 부재의 플라즈마 처리 공간에 면하지 않는 제2면에 형성된다.
Description
본 개시는 플라즈마 처리 장치에 관한 것이다.
종래, 플라즈마 처리 공간을 제공하는 챔버 측벽의 내벽면을 따라, 알루미늄 등의 금속으로 이루어진 데포 실드(Depo shield)를 설치한 플라즈마 처리 장치가 있다(특허문헌 1 참조).
본 개시는 플라즈마 처리 공간에 면하는 실리콘 부재에서의 고주파 전력의 손실을 저감할 수 있는 기술을 제공한다.
본 개시의 일 양태에 따른 플라즈마 처리 장치는, 챔버와, 전원과, 실리콘 부재와, 도전막을 갖는다. 챔버는 플라즈마 처리 공간을 제공한다. 전원은 플라즈마 처리 공간 내에 플라즈마를 생성하기 위한 고주파 전력을 공급한다. 실리콘 부재는 실리콘 함유 재료로 이루어지며, 챔버의 내부에 배치되고, 플라즈마 처리 공간에 면하는 제1면을 갖는다. 도전막은 도전성 재료로 이루어지며, 실리콘 부재의 플라즈마 처리 공간에 면하지 않는 제2면에 형성된다.
본 개시에 따르면, 플라즈마 처리 공간에 면하는 실리콘 부재에서의 고주파 전력의 손실을 저감할 수 있다.
도 1은 실시형태와 관련된 용량 결합형 플라즈마 처리 장치의 구성예를 설명하기 위한 도면이다.
도 2는 실시형태의 실리콘 부재 구조의 일례를 모식적으로 나타낸 도면이다.
도 3은 실시형태의 실리콘 부재 구조의 다른 예를 모식적으로 나타낸 도면이다.
도 4는 실시형태와 관련된 데포 실드의 제2면에 도전막을 형성하는 구체적인 구성의 일례를 설명하는 도면이다.
도 5는 실시형태와 관련된 샤워 헤드의 전극판의 제2면에 도전막을 형성하는 구체적인 구성의 일례를 설명하는 도면이다.
도 6은 실시형태와 관련된 샤워 헤드에서 간극이 발생하는 일례를 나타낸 도면이다.
도 2는 실시형태의 실리콘 부재 구조의 일례를 모식적으로 나타낸 도면이다.
도 3은 실시형태의 실리콘 부재 구조의 다른 예를 모식적으로 나타낸 도면이다.
도 4는 실시형태와 관련된 데포 실드의 제2면에 도전막을 형성하는 구체적인 구성의 일례를 설명하는 도면이다.
도 5는 실시형태와 관련된 샤워 헤드의 전극판의 제2면에 도전막을 형성하는 구체적인 구성의 일례를 설명하는 도면이다.
도 6은 실시형태와 관련된 샤워 헤드에서 간극이 발생하는 일례를 나타낸 도면이다.
이하에서는 도면을 참조하여 본원에 개시된 플라즈마 처리 장치의 실시형태를 상세하게 설명한다. 아울러 본 실시형태에 의해 개시된 플라즈마 처리 장치가 한정되지는 않는다.
그런데 금속으로 이루어진 데포 실드는, 챔버 내에서 플라즈마에 노출됨으로써 파티클을 발생시킬 가능성이 있다. 이에 대해, 금속으로 이루어진 데포 실드 대신, 예를 들면 실리콘, 탄화 규소, 이산화 규소 또는 질화 규소 등의 실리콘 함유 재료로 이루어진 데포 실드를 사용하는 것이 검토되고 있다. 실리콘 함유 재료는 플라즈마 중에서 기화되기 때문에, 파티클의 발생을 억제할 수 있다.
그러나 실리콘 함유 재료는 금속보다 저항값이 높다. 이 때문에 실리콘 함유 재료로 이루어진 데포 실드를 이용한 플라즈마 처리 장치에서는, 플라즈마를 생성하기 위해 고주파 전원으로부터 플라즈마 처리 공간 내로 고주파 전력이 공급되는 경우에, 데포 실드에서의 고주파 전력의 손실이 증대될 우려가 있다.
또한 플라즈마 처리 장치에서는, 데포 실드뿐만 아니라 플라즈마 처리 공간에 면하는 다른 부재에도, 실리콘 함유 재료로 이루어진 실리콘 부재가 사용되기도 한다. 예를 들면 플라즈마 처리 장치에서는, 배플판, 상부 전극의 전극판, 또는 셔터에 실리콘 함유 재료가 사용되는 경우가 있다. 이와 같이 플라즈마 처리 공간에 면하는 실리콘 부재에 관해서도, 데포 실드와 마찬가지로 고주파 전력의 손실이 발생할 우려가 있다.
그래서 플라즈마 처리 공간에 면하는 실리콘 부재에서의 고주파 전력의 손실을 저감시킬 수 있는 기술이 기대되고 있다.
[실시형태]
[플라즈마 처리 시스템의 구성]
이하에서는 플라즈마 처리 시스템의 구성예를 설명한다. 도 1은 실시형태와 관련된 용량 결합형 플라즈마 처리 장치의 구성예를 설명하기 위한 도면이다.
플라즈마 처리 시스템은, 용량 결합형 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 용량 결합형 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 또한 플라즈마 처리 장치(1)는, 기판 지지부(11) 및 가스 도입부를 포함한다. 가스 도입부는, 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내로 도입하도록 구성된다. 가스 도입부는 샤워 헤드(13)를 포함한다. 기판 지지부(11)는 플라즈마 처리 챔버(10) 내에 배치된다. 샤워 헤드(13)는 기판 지지부(11)의 상방에 배치된다. 일 실시형태에서 샤워 헤드(13)는, 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)는, 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지부(11)로 규정된 플라즈마 처리 공간(10s)을 갖는다. 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s)으로 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 플라즈마 처리 챔버(10)의 측벽(10a)은 접지된다. 샤워 헤드(13) 및 기판 지지부(11)는 플라즈마 처리 챔버(10)의 하우징과 전기적으로 절연된다.
플라즈마 처리 챔버(10)의 측벽(10a)의 내벽면에는, 측벽(10a)과의 사이에 간극을 두고 데포 실드(101)가 설치된다. 데포 실드(101)는, 실리콘 함유 재료로 이루어진 실리콘 부재로, 플라즈마 처리 공간(10s)에 면한다. 데포 실드(101)를 구성하는 실리콘 함유 재료로는, 예를 들면 실리콘(Si), 탄화 규소(SiC), 이산화 규소(SiO2), 또는 질화 규소(Si3N4) 등을 사용할 수 있다. 데포 실드(101)는 상부가 수평 방향 내측으로 굴곡되며, 플라즈마 처리 챔버(10)의 측벽(10a)에 설치된 도전성 접지용 부재(102)와 접촉한다. 또한 측벽(10a)에는, 기판(W)을 반입출하기 위한 반입출구(103)가 설치되며, 데포 실드(101)의 반입출구(103)에 대응되는 위치에는 개폐 가능한 셔터(도면에 나타내지 않음)가 설치된다. 아울러 도 1의 예에는 데포 실드(101)의 셔터가 닫힌 상태를 나타냈다. 데포 실드(101)의 셔터는, 데포 실드(101)와 마찬가지로 실리콘 함유 재료로 이루어진 실리콘 부재이며, 플라즈마 처리 공간(10s)에 면한다.
플라즈마 처리 챔버(10)의 내부에는, 기판 지지부(11)를 둘러싸도록 복수의 통기공을 갖는 고리형의 배플판(104)이 배치된다. 배플판(104)은, 플라즈마 처리 공간(10s)으로부터 가스 배출구(10e)로 플라즈마가 누설되는 것을 방지한다. 배플판(104)은, 데포 실드(101) 및 데포 실드(101)의 셔터와 마찬가지로, 실리콘 함유 재료로 이루어진 실리콘 부재이며, 플라즈마 처리 공간(10s)에 면한다.
기판 지지부(11)는, 본체부(111) 및 링 어셈블리(112)를 포함한다. 본체부(111)는, 기판(W)을 지지하기 위한 중앙 영역(111a)과, 링 어셈블리(112)를 지지하기 위한 고리형 영역(111b)을 갖는다. 웨이퍼는 기판(W)의 일례이다. 본체부(111)의 고리형 영역(111b)은, 평면에서 볼 때 본체부(111)의 중앙 영역(111a)을 둘러싸고 있다. 기판(W)은, 본체부(111)의 중앙 영역(111a) 상에 배치되고, 링 어셈블리(112)는 본체부(111)의 중앙 영역(111a) 상의 기판(W)을 둘러싸도록 본체부(111)의 고리형 영역(111b) 상에 배치된다. 따라서 중앙 영역(111a)은, 기판(W)을 지지하기 위한 기판 지지면이라고도 할 수 있으며, 고리형 영역(111b)은, 링 어셈블리(112)를 지지하기 위한 링 지지면이라고도 할 수 있다.
일 실시형태에서 본체부(111)는, 베이스(1110) 및 정전 척(1111)을 포함한다. 베이스(1110)는 도전성 부재를 포함한다. 베이스(1110)의 도전성 부재는 하부 전극으로서 기능할 수 있다. 정전 척(1111)은 베이스(1110) 상에 배치된다. 정전 척(1111)은, 세라믹 부재(1111a)와 세라믹 부재(1111a) 내에 배치되는 정전 전극(1111b)을 포함한다. 세라믹 부재(1111a)는 중앙 영역(111a)을 갖는다. 일 실시형태에서 세라믹 부재(1111a)는 고리형 영역(111b)도 갖는다. 덧붙여, 고리형 정전 척이나 고리형 절연 부재와 같은 정전 척(1111)을 둘러싸는 다른 부재가 고리형 영역(111b)을 가질 수도 있다. 이 경우, 링 어셈블리(112)는 고리형 정전 척 또는 고리형 절연 부재 상에 배치될 수도 있으며, 정전 척(1111)과 고리형 절연 부재 상에 모두 배치될 수도 있다. 또한 후술하는 RF(Radio Frequency) 전원(31) 및/또는 DC(Direct Current) 전원(32)에 결합되는 적어도 하나의 RF/DC 전극이 세라믹 부재(1111a) 내에 배치될 수도 있다. 이 경우, 적어도 하나의 RF/DC 전극이 하부 전극으로서 기능한다. 후술하는 바이어스 RF 신호 및/또는 DC 신호가 적어도 하나의 RF/DC 전극에 공급되는 경우, RF/DC 전극은 바이어스 전극이라고도 부를 수 있다. 덧붙여, 베이스(1110)의 도전성 부재와 적어도 하나의 RF/DC 전극은 복수의 하부 전극으로서 기능할 수도 있다. 또한 정전 전극(1111b)이 하부 전극으로서 기능할 수도 있다. 따라서, 기판 지지부(11)는 적어도 하나의 하부 전극을 포함한다.
링 어셈블리(112)는 하나 또는 복수의 고리형 부재를 포함한다. 일 실시형태에서 하나 또는 복수의 고리형 부재는, 하나 또는 복수의 에지 링과 적어도 하나의 커버 링을 포함한다. 에지 링은 도전성 재료 또는 절연 재료로 형성되고, 커버 링은 절연 재료로 형성된다.
또한 기판 지지부(11)는, 정전 척(1111), 링 어셈블리(112) 및 기판 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함할 수도 있다. 온도 조절 모듈은, 히터, 열 전달 매체, 유로(1110a), 또는 이들의 조합을 포함할 수 있다. 유로(1110a)에는, 염수나 가스와 같은 열 전달 유체가 흐른다. 일 실시형태에서는 유로(1110a)가 베이스(1110) 내에 형성되며, 하나 또는 복수의 히터가 정전 척(1111)의 세라믹 부재(1111a) 내에 배치된다. 또한 기판 지지부(11)는, 기판(W)의 이면과 중앙 영역(111a) 사이의 간극에 열 전달 가스를 공급하도록 구성된 열 전달 가스 공급부를 포함할 수도 있다.
샤워 헤드(13)는, 절연성의 차폐 부재(105)를 통해 플라즈마 처리 챔버(10)의 상부에 지지된다. 샤워 헤드(13)는 적어도 하나의 도전성 부재를 포함하며, 상부 전극으로서 기능한다. 샤워 헤드(13)는 전극판(14) 및 전극 지지체(15)를 갖는다. 전극판(14)은, 데포 실드(101), 데포 실드(101)의 셔터 및 배플판(104)과 마찬가지로, 실리콘 함유 재료로 이루어진 실리콘 부재이며, 플라즈마 처리 공간(10s)에 면한다. 전극판(14)에는 복수의 가스 토출구(14a)가 형성된다.
전극 지지체(15)는, 예를 들면 알루미늄 등의 도전성 재료로 구성된 도전성 부재이다. 전극 지지체(15)는, 전극판(14)을 상방에서 착탈할 수 있도록 지지한다. 전극 지지체(15)는 보안 접지된다. 전극 지지체(15)는 도면에는 생략된 냉각 구조를 가질 수 있다. 전극 지지체(15)의 내부에는 확산실(15a)이 형성된다. 확산실(15a)로부터는, 전극판(14)의 가스 토출구(14a)와 연통하는 복수의 가스 유통구(15b)가 하방으로(기판 지지부(11)를 향해) 연장된다. 전극 지지체(15)에는 확산실(15a)로 처리 가스를 유도하는 가스 입구(15c)가 설치되며, 가스 입구(15c)에는 배관을 통해 가스 공급부(20)가 접속된다.
샤워 헤드(13)는, 가스 공급부(20)로부터 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내로 도입하도록 구성된다. 일 실시형태에서 샤워 헤드(13)는, 적어도 하나의 처리 가스를 가스 입구(15c)로부터 확산 챔버(15a), 가스 유통구(15b), 가스 토출구(14a)를 통해 플라즈마 처리 공간(10s)으로 공급하도록 구성된다. 아울러 가스 도입부는, 샤워 헤드(13)에 추가로, 측벽(10a)에 형성된 하나 또는 복수의 개구부에 장착되는 하나 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함할 수도 있다.
가스 공급부(20)는, 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함할 수 있다. 일 실시형태에서 가스 공급부(20)는, 적어도 하나의 처리 가스를 각각에 대응되는 가스 소스(21)로부터 각각에 대응되는 유량 제어기(22)를 통해 샤워 헤드(13)로 공급하도록 구성된다. 각 유량 제어기(22)는 예를 들면 질량 유량 제어기 또는 압력 제어식 유량 제어기를 포함할 수도 있다. 또한 가스 공급부(20)는, 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 하나 또는 그 이상의 유량 변조 디바이스를 포함할 수도 있다.
전원(30)은, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버(10)에 결합되는 고주파(RF: Radio Frequency) 전원(31)을 포함한다. RF 전원(31)은, 적어도 하나의 RF 신호(RF 전력)를 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 공급하도록 구성된다. 이에 따라, 플라즈마 처리 공간(10s)에 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서 RF 전원(31)은, 플라즈마 처리 챔버(10)에서 하나 또는 그 이상의 처리 가스로부터 플라즈마를 생성하도록 구성되는 플라즈마 생성부의 적어도 일부로서 기능할 수 있다. 또한 바이어스 RF 신호를 적어도 하나의 하부 전극에 공급함으로써, 기판(W)에 바이어스 전위가 발생하여, 형성된 플라즈마 중의 이온 성분을 기판(W)으로 인입할 수 있다.
일 실시형태에서 RF 전원(31)은, 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 적어도 하나의 임피던스 정합 회로를 통해 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극과 결합하여, 플라즈마 생성용 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에서 소스 RF 신호는, 10 MHz 내지 150 MHz 범위의 주파수를 갖는다. 일 실시형태에서 제1 RF 생성부(31a)는, 상이한 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성될 수도 있다. 생성된 하나 또는 복수의 소스 RF 신호는 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 공급된다.
제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 적어도 하나의 하부 전극과 결합하여, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 바이어스 RF 신호의 주파수는, 소스 RF 신호의 주파수와 동일하거나 상이할 수 있다. 일 실시형태에서 바이어스 RF 신호는, 소스 RF 신호의 주파수보다 낮은 주파수를 갖는다. 일 실시형태에서 바이어스 RF 신호는, 100 kHz 내지 60 MHz 범위의 주파수를 갖는다. 일 실시형태에서 제2 RF 생성부(31b)는, 상이한 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성될 수도 있다. 생성된 하나 또는 복수의 바이어스 RF 신호는, 적어도 하나의 하부 전극에 공급된다. 또한 다양한 실시형태에서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화될 수도 있다.
또한 전원(30)은, 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함할 수 있다. DC 전원(32)은 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)를 포함한다. 일 실시형태에서 제1 DC 생성부(32a)는, 적어도 하나의 하부 전극에 접속되어 제1 DC 신호를 생성하도록 구성된다. 생성된 제1 DC 신호는, 적어도 하나의 하부 전극에 인가된다. 일 실시형태에서 제2 DC 생성부(32b)는, 적어도 하나의 상부 전극에 접속되어 제2 DC 신호를 생성하도록 구성된다. 생성된 제2 DC 신호는, 적어도 하나의 상부 전극에 인가된다.
다양한 실시형태에서 제1 및 제2 DC 신호 중 적어도 하나가 펄스화될 수 있다. 이 경우, 전압 펄스의 시퀀스가 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 인가된다. 전압 펄스는, 직사각형, 사다리꼴, 삼각형 또는 이들의 조합의 펄스 파형을 가질 수 있다. 일 실시형태에서는, DC 신호로부터 전압 펄스의 시퀀스를 생성하기 위한 파형 생성부가 제1 DC 생성부(32a)와 적어도 하나의 하부 전극 사이에 접속된다. 따라서 제1 DC 생성부(32a) 및 파형 생성부는, 전압 펄스 생성부를 구성한다. 제2 DC 생성부(32b) 및 파형 생성부가 전압 펄스 생성부를 구성하는 경우, 전압 펄스 생성부는 적어도 하나의 상부 전극에 접속된다. 전압 펄스는 양의 극성을 가질 수도 있고 음의 극성을 가질 수도 있다. 또한 전압 펄스의 시퀀스는, 하나의 주기 내에 하나 또는 복수의 양극성 전압 펄스와 하나 또는 복수의 음극성 전압 펄스를 포함할 수 있다. 덧붙여, 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)는 RF 전원(31)에 추가로 설치될 수도 있고, 제1 DC 생성부(32a)가 제2 RF 생성부(31b) 대신 설치될 수도 있다.
배기 시스템(40)은, 예를 들면 플라즈마 처리 챔버(10)의 바닥부에 설치된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 조정 밸브 및 진공 펌프를 포함할 수 있다. 압력 조정 밸브에 의해 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는 터보 분자 펌프, 드라이 펌프 또는 이들의 조합을 포함할 수 있다.
제어부(2)는, 본 개시에서 설명한 각종 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터로 실행 가능한 명령을 처리한다. 제어부(2)는, 여기에서 설명하는 각종 공정을 실행하도록 플라즈마 처리 장치(1)의 각 요소를 제어하기 위해 구성될 수 있다. 일 실시형태에서 제어부(2)의 일부 또는 전부는, 플라즈마 처리 장치(1)에 포함될 수 있다. 제어부(2)는, 처리부(2a1), 기억부(2a2) 및 통신 인터페이스(2a3)를 포함할 수 있다. 제어부(2)는 예를 들면 컴퓨터(2a)에 의해 실현된다. 처리부(2a1)는, 기억부(2a2)로부터 프로그램을 판독하고, 판독된 프로그램을 실행함으로써 각종 제어 동작을 실행하도록 구성될 수 있다. 이 프로그램은, 미리 기억부(2a2)에 저장되어 있을 수도 있고, 필요한 때에 매체를 통하여 취득될 수도 있다. 취득된 프로그램은 기억부(2a2)에 저장되고, 처리부(2a1)에 의해 기억부(2a2)로부터 판독되어 실행된다. 매체는 컴퓨터(2a)로 판독 가능한 다양한 기억 매체일 수도 있고, 통신 인터페이스(2a3)에 접속된 통신 회선일 수도 있다. 처리부(2a1)는 CPU(Central Processing Unit)일 수 있다. 기억부(2a2)는 RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들의 조합을 포함할 수 있다. 통신 인터페이스(2a3)는 LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와 통신할 수 있다.
그런데 플라즈마 처리 장치(1)에서는, 파티클의 발생을 억제하는 관점에서 플라즈마 처리 공간(10s)에 면하는 부재에, 실리콘 함유 재료로 이루어진 실리콘 부재가 사용되는 경우가 있다. 예를 들어, 상술한 것처럼 데포 실드(101), 샤워 헤드(13)의 전극판(14), 배플판(104) 및 데포 실드(101)의 셔터에 실리콘 부재가 사용된다. 실리콘 함유 재료는 금속에 비해 저항값이 높다. 이 때문에 실리콘 함유 재료로 이루어진 실리콘 부재를 이용한 플라즈마 처리 장치(1)에서는, 플라즈마를 생성하기 위해 RF 전원(31)으로부터 플라즈마 처리 공간(10s) 내로 RF 전력이 공급되는 경우에, 실리콘 부재에서의 RF 전력의 손실이 증대될 우려가 있다.
따라서 본 실시형태와 관련된 플라즈마 처리 장치(1)에서는, 실리콘 부재의 플라즈마 처리 공간(10s)에 면하는 제1면과는 반대측의 제2면에, 도전성 재료로 이루어진 도전막을 형성한다. 도전막은 실리콘 부재의 제2면 전체에 형성될 수도 있고, 실리콘 부재의 제2면의 일부 영역에 형성될 수도 있다.
도전막을 구성하는 도전성 재료로는, 예를 들면 알루미늄, 니켈 합금, 또는 그래핀 등을 사용할 수 있다. 니켈 합금은, 예를 들면 하스테로이(등록 상표)나 인코넬(등록 상표) 등의 내식성이 우수한 금속일 수도 있다. 그래핀은, 도전율에 지향성을 가지며, 면방향의 도전율이 비교적 높다. 이 때문에 도전막에 그래핀을 사용함으로써, 도전막의 면 방향의 저항값이 감소하여, 전류의 흐름이 촉진된다.
도 2는 실시형태의 실리콘 부재 구조의 일례를 모식적으로 나타낸 도면이다. 도 2에 나타낸 실리콘 부재(120)는, 데포 실드(101), 샤워 헤드(13)의 전극판(14), 배플판(104) 및 데포 실드(101)의 셔터 중 어느 하나에 대응된다. 실리콘 부재(120)는 플라즈마 처리 공간(10s)에 면하는 제1면(120a)을 갖는다. 그리고 실리콘 부재(120)의 제1면(120a)과 반대측인 제2면(120b)에는 도전막(121)이 형성된다.
실리콘 부재(120)의 제1면(120a)과 반대측인 제2면(120b)에 도전막(121)이 형성됨으로써, 실리콘 부재(120)와 도전막(121)에 의한 합성 저항에 의해 전체의 저항값이 저하되어, RF 전력에 의한 전류가 흐르기 쉬워진다. 그 결과, 실리콘 부재(120)에서의 RF 전력의 손실을 저감시킬 수 있다. 또한 실리콘 부재(120)의 제1면(120a)이 플라즈마 처리 공간(10s)에 면함으로써, 도전막(121)을 형성하는 금속에 의한 파티클의 발생을 억제할 수 있다.
도전막(121)은, 예를 들면 용사, 화학 증착(CVD), 또는 물리 증착 등을 이용하여 형성된다. 도전막(121)은, RF 전원(31)으로부터 플라즈마 처리 공간(10s) 내에 공급되는 RF 전력의 주파수에서의 표피 깊이(skin depth) 이상의 두께를 갖고 있으면 된다. 예를 들어 도전막(121)을 구성하는 도전성 재료가 알루미늄인 경우, 도전막(121)의 두께는 RF 전력의 주파수 10MHz에 대해 30㎛ 이상이면 되고, RF 전력의 주파수 100MHz에 대해 10㎛ 이상이면 된다.
도전막(121)의 두께가 RF 전력의 주파수에서의 표피 깊이보다 얕은 경우에는, RF 전력의 주파수에서의 저항값이 상승하여 RF 전력의 손실을 증대시킨다. 따라서 도전막(121)의 두께가 RF 전력의 주파수에서의 표피 깊이 이상에 있음으로써 도전막(121)의 저항값이 감소하기 때문에, 실리콘 부재(120)에서의 RF 전력의 손실을 더욱 저감시킬 수 있다.
아울러 도전막(121)의 표면 상에, 도 3에 나타낸 것처럼 양극 산화막(122)이 형성될 수도 있다. 도 3은 실시형태의 실리콘 부재 구조의 다른 예를 모식적으로 나타낸 도면이다. 도전막(121)의 표면이 양극 산화막(122)으로 피복됨으로써, 도전막(121)을 플라즈마 처리 공간(10s)에 공급되는 처리 가스로부터 보호할 수가 있다. 양극 산화막(122)은, 예를 들면 용사, CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Deposition)에 의해 성막된 막이다. 또한 양극 산화막(122)의 성막은, 실리콘 함유막, III족 원소 및 란타노이드계 원소 중 적어도 하나를 포함하는 화합물의 용사나, 불소 수지에 의한 코팅에 의해 실현할 수 있다.
다음으로 실리콘 부재의 플라즈마 처리 공간(10s)에 면하는 제1면과 반대측인 제2면에 도전막(121)을 형성한 구체적인 구성의 일례를 설명한다. 이하의 설명에서는 실리콘 부재인 데포 실드(101)의 제2면에 도전막(121)을 형성하는 구체적인 구성의 일례를 설명한다.
도 4는 실시형태와 관련된 데포 실드(101)의 제2면에 도전막(121)을 형성하는 구체적인 구성의 일례를 설명하는 도면이다. 도 4에는, 데포 실드(101) 근방을 확대한 도면이 나타나 있다.
도 4에 나타낸 것처럼 플라즈마 처리 챔버(10)는, 측벽(10a)의 내벽면을 따라 데포 실드(101)가 배치된다. 데포 실드(101)는, 측벽(10a)과의 사이에 간극(130)을 두고 배치된다. 데포 실드(101)는, 실리콘 함유 재료로 이루어진 실리콘 부재로, 제1면(101a)에서 플라즈마 처리 공간(10s)에 면한다. 데포 실드(101)는, 상부가 수평 방향 내측으로 굴곡되며, 제1면(101a)과 반대측인 제2면(101b)에서, 측벽(10a)에 설치된 도전성의 접지용 부재(102)에 접촉하여 접지용 부재(102)와 전기적으로 도통된다. 바꿔 말하면, 데포 실드(101)는 접지용 부재(102)를 통해 측벽(10a)과 전기적으로 도통된다. 측벽(10a)은 접지되어 있기 때문에, 데포 실드(101)는 접지용 부재(102)와 접촉함으로써 애노드 전극을 구성한다. 즉, 데포 실드(101)는 RF 전원(31)으로부터 고주파 전력이 공급되는 전극(예를 들면, 하부 전극 또는 상부 전극)과 플라즈마 처리 공간(10s)의 플라즈마를 통해 대향하는 애노드 전극을 구성한다.
데포 실드(101)의 제1면(101a)과 반대측인 제2면(101b)에는, 도전막(121)이 형성된다. 본 실시형태에서는 데포 실드(101)의 제2면(101b) 전체에 도전막(121)이 형성된다.
데포 실드(101)의 제2면(101b)에 도전막(121)이 형성됨으로써, 데포 실드(101)와 도전막(121)에 의한 합성 저항에 의해, 전체 저항값이 저하되어 RF 전력에 의한 전류가 흐르기 쉬워진다. 그 결과, 데포 실드(101)에서의 RF 전력의 손실을 저감시킬 수 있다. 또한 접지용 부재(102)와의 접촉면인 제2면(101b)이 도전막(121)에 의해 피복되기 때문에, 제2면(101b)에서 자연 산화막의 형성으로 기인한 접촉 저항의 증가를 억제할 수 있다. 나아가 제2면(101b)의 저항값이 저하됨으로써, 접지된 측벽(10a)과 애노드 전극인 데포 실드(101)의 전위차가, 방전이 발생하는 한계값 미만의 전위차까지 내려가, 결과적으로 간극(130)에서 이상 방전(의도하지 않은 방전)이 발생하는 것을 억제할 수 있다.
또한 데포 실드(101)의 제2면(101b) 전체에 도전막(121)을 형성함으로써, 접지된 측벽(10a)과 애노드 전극인 데포 실드(101)의 전위차를 더욱 낮출 수 있기 때문에, 간극(130)에서 이상 방전이 발생하는 것을 더욱 억제할 수 있다.
아울러 도 4의 예에서는, 데포 실드(101)의 제2면(101b) 전체에 도전막(121)이 형성되는 경우를 나타냈으나, 도전막(121)은 제2면(101b) 중 일부의 영역에 형성될 수도 있다. 이 경우 도전막(121)은, 제2면(101b) 중 적어도 접지용 부재(102)와 접촉하는 영역에 형성될 수 있다. 이에 따라 이상 방전의 발생을 억제하면서도 도전막(121)의 형성 프로세스를 간소화할 수 있다.
다음으로 실리콘 부재의 플라즈마 처리 공간(10s)에 면하는 제1면과 반대측인 제2면에 도전막(121)을 형성한 구체적인 구성의 다른 일례를 설명한다. 이하의 설명에서는, 실리콘 부재인 전극판(14)의 제2면에 도전막(121)을 형성하는 구체적인 구성의 일례를 설명한다.
도 5는 실시형태와 관련된 샤워 헤드(13)의 전극판(14)의 제2면에 도전막(121)을 형성하는 구체적인 구성의 일례를 설명하는 도면이다. 도 5에는 샤워 헤드(13)를 확대한 도면이 나타나 있다. 덧붙여 도 5에서는 편의상, 가스 토출구(14a), 확산실(15a), 가스 유통구(15b), 가스 입구(15c)를 생략했다.
도 5에 나타낸 것처럼 샤워 헤드(13)는, 전극판(14) 및 전극 지지체(15)를 갖는다. 전극판(14)은, 실리콘 함유 재료로 이루어진 실리콘 부재이며, 제1면(14b)에서 플라즈마 처리 공간(10s)에 면한다. 전극판(14)은, 제1면(14b)과 반대측인 제2면(14c)에서, 도전성의 전극 지지체(15)와 접촉하여 전극 지지체(15)와 전기적으로 도통된다.
전극판(14)의 제1면(14b)과 반대측인 제2면(14c)에는, 도전막(121)이 형성된다. 본 실시형태에서는, 전극판(14)의 제2면(14c) 전체에 도전막(121)이 형성된다.
전극판(14)의 제2면(14c)에 도전막(121)이 형성됨으로써, 전극판(14)의 저항값이 저하되어, RF 전력에 의한 전류가 흐르기 쉬워진다. 그 결과, 전극판(14)에서의 RF 전력의 손실을 저감시킬 수 있다. 또한 전극 지지체(15)의 접촉면인 제2면(14c)이 도전막(121)에 의해 피복되기 때문에, 제2면(14c)에서 자연 산화막의 형성으로 기인한 접촉 저항의 증가를 억제할 수 있다.
그런데 샤워 헤드(13)에서는, 전극판(14)과 전극 지지체(15)의 열팽창율의 차이 등에 의해, 전극판(14) 또는 전극 지지체(15)가 변형되어, 전극판(14)과 전극 지지체(15) 사이에 간극이 발생하는 경우가 있다. 도 6은 실시형태와 관련된 샤워 헤드(13)에서 간극이 발생하는 일례를 나타낸 도면이다. 도 6은, 도 5에 나타낸 샤워 헤드(13)에서 간극이 발생한 상태를 나타낸다. 즉, 도 6은 샤워 헤드(13)가 상온 상태에서 고온 상태가 됨으로써, 전극판(14)에 전극 지지체(15)보다 큰 변형이 발생하고, 전극판(14)의 중앙부와 전극 지지체(15) 사이에 간극(131)이 발생한 상태를 나타낸다. 이 상태에서 전극판(14)은, 제2면(14c) 중 중앙부를 둘러싸는 주연부의 영역에서만, 도전성의 전극 지지체(15)와 접촉하여 전극 지지체(15)와 전기적으로 도통된다.
이처럼 전극판(14)과 전극 지지체(15) 사이에 간극(131)이 발생하는 경우에도, 전극 지지체(15)와의 접촉면인 제2면(14c)이 도전막(121)에 의해 피복되어 전극 지지체(15)와 제2면(14c)이 전기적으로 도통됨으로써, 전극판(14)과 전극 지지체(15)의 전위차가 낮아진다. 이에 따라 전극판(14)과 전극 지지체(15)의 전위차가, 방전이 발생하는 한계값보다 작아져, 결과적으로 간극(131)에서 이상 방전이 발생하는 것을 억제할 수 있다.
아울러 도 5 및 도 6의 예에서는, 전극판(14)의 제2면(14c) 전체에 도전막(121)이 형성되는 경우를 나타냈으나, 도전막(121)은 제2면(14c) 중 일부의 영역에 형성될 수도 있다. 이 경우 도전막(121)은, 제2면(14c) 중, 전극판(14)과 전극 지지체(15) 사이에 간극(131)이 형성된 상태에서 적어도 전극 지지체(15)와 접촉하는 영역(즉, 제2면(14c)의 주연부 영역)에 형성될 수도 있다. 이에 따라 이상 방전의 발생을 억제하면서도 도전막(121)의 형성 프로세스를 간소화할 수 있다.
이상과 같이 실시형태와 관련된 플라즈마 처리 장치(예를 들면 플라즈마 처리 장치(1))는, 챔버(예를 들면 플라즈마 처리 챔버(10))와, 전원(예를 들면 RF 전원(31))과, 실리콘 부재(예를 들면 데포 실드(101), 샤워 헤드(13)의 전극판(14), 배플판(104) 및 데포 실드(101)의 셔터)와, 도전막(예를 들면 도전막(121))을 갖는다. 챔버는 플라즈마 처리 공간(예를 들면 플라즈마 처리 공간(10s))을 제공한다. 전원은 플라즈마 처리 공간 내에 플라즈마를 생성하기 위한 고주파 전력을 공급한다. 실리콘 부재는 실리콘 함유 재료로 이루어지며, 챔버 내부에 배치되고, 플라즈마 처리 공간에 면하는 제1면(예를 들면 제1면(101a, 14b))을 갖는다. 도전막은, 도전성 재료로 이루어지며, 실리콘 부재의 플라즈마 처리 공간에 면하지 않는 제2면(예를 들면 제2면(101b, 14c))에 형성된다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 플라즈마 처리 공간에 면하는 실리콘 부재에서의 고주파 전력의 손실을 저감시킬 수 있다.
또한 실시형태와 관련된 도전막은, 실리콘 부재의 제2면 전체에 형성될 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 실리콘 부재의 제2면에 대향하는 도전성 부재(예를 들면 측벽(10a), 전극 지지체(15))와 실리콘 부재의 간극(예를 들면 간극(130, 131))에서 이상 방전이 발생하는 것을 억제할 수 있다.
또한 실시형태와 관련된 도전막은, 실리콘 부재의 제2면의 일부의 영역에 형성될 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 이상 방전의 발생을 억제하면서도 도전막의 형성 프로세스를 간소화할 수 있다.
또한 실시형태와 관련된 제2면은, 실리콘 부재의 제1면의 반대측에 형성될 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 이상 방전의 발생을 억제할 수 있다. 또한 실시 형태와 관련된 플라즈마 처리 장치에 의하면, 실리콘 부재가 플라즈마 처리 공간에 면함으로써, 도전막을 형성하는 금속에 의한 파티클의 발생을 억제할 수 있다.
또한 실시형태와 관련된 실리콘 부재는, 제2면에서 도통 대상 부재(예를 들면 접지용 부재(102), 전극 지지체(15))에 접촉하여 도통 대상 부재와 전기적으로 도통될 수도 있다. 그리고 도전막은 실리콘 부재의 제2면 중 적어도 도통 대상 부재와 접촉하는 영역에 형성될 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 이상 방전의 발생을 억제하면서도 도전막의 형성 프로세스를 간소화할 수 있다.
또한 실시형태와 관련된 도전막은, 전원으로부터 공급되는 고주파 전력의 주파수에서의 표피 깊이 이상의 두께를 가질 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 실리콘 부재에서의 전류의 흐름이 촉진되어 도전막의 저항값이 감소하기 때문에, 실리콘 부재에서의 RF 전력의 손실을 더욱 저감시킬 수 있다.
또한 실시형태와 관련된 도전막을 구성하는 도전성 재료는, 알루미늄, 니켈 합금, 또는 그래핀일 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 플라즈마 처리 공간에 면하는 실리콘 부재에서의 고주파 전력의 손실을 저감시킬 수 있다.
또한 실시형태와 관련된 플라즈마 처리 장치는, 도전막의 표면 상에 형성된 양극 산화막을 추가로 가질 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 도전막을 플라즈마 처리 공간에 공급되는 처리 가스로부터 보호할 수 있다.
또한 실시형태와 관련된 실리콘 부재는, 전원으로부터 고주파 전력이 공급되는 전극과 플라즈마 처리 공간의 플라즈마를 개재하여 대향하는 애노드 전극을 구성할 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 플라즈마 처리 공간에 면하는 애노드 전극에서의 고주파 전력의 손실을 저감시킬 수 있다.
또한 실시형태와 관련된 실리콘 부재를 구성하는 실리콘 함유 재료는, 실리콘, 탄화 규소, 이산화 규소, 또는 질화 규소일수도 있다.
또한 실시형태와 관련된 실리콘 부재는, 챔버의 내벽면을 따라 배치된 데포 실드, 배플판, 상부 전극의 전극판, 및 셔터 중 적어도 어느 하나일 수도 있다. 이에 따라 실시형태와 관련된 플라즈마 처리 장치에 의하면, 데포 실드, 배플판, 상부 전극의 전극판 및 셔터에서의 고주파 전력의 손실을 저감시킬 수 있다.
아울러 이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 간주되어야 한다. 실제로 상기한 실시형태는 다양한 형태로 구현될 수 있다. 또한 상기 실시형태는 첨부한 특허 청구의 범위 및 그 취지를 벗어나지 않고 다양한 형태로 생략, 치환, 변경될 수도 있다.
아울러 이상의 실시형태에 관하여 추가로 이하의 부기를 개시한다.
(부기 1)
플라즈마 처리 공간을 제공하는 챔버와,
상기 플라즈마 처리 공간 내에 플라즈마를 생성하기 위한 고주파 전력을 공급하는 전원과,
실리콘 함유 재료로 이루어지며, 상기 챔버의 내부에 배치되고, 상기 플라즈마 처리 공간에 면하는 제1면을 갖는 실리콘 부재와,
도전성 재료로 이루어지며, 상기 실리콘 부재의 상기 플라즈마 처리 공간에 면하지 않는 제2면에 형성된 도전막을 갖는,
플라즈마 처리 장치.
(부기 2)
부기 1에 있어서,
상기 도전막은,
상기 실리콘 부재의 상기 제2면 전체에 형성된, 플라즈마 처리 장치.
(부기 3)
부기 1에 있어서,
상기 도전막은,
상기 실리콘 부재의 상기 제2면의 일부의 영역에 형성된, 플라즈마 처리 장치.
(부기 4)
부기 1 내지 3 중 어느 하나에 있어서,
상기 제2면은, 상기 제1면의 반대측에 형성된, 플라즈마 처리 장치.
(부기 5)
부기 4에 있어서,
상기 실리콘 부재는,
상기 제2면에서 도통 대상 부재에 접촉하여 상기 도통 대상 부재와 전기적으로 도통되며,
상기 도전막은,
상기 실리콘 부재의 상기 제2면 중 적어도 상기 도통 대상 부재와 접촉하는 영역에 형성된, 플라즈마 처리 장치.
(부기 6)
부기 1 내지 5에 있어서,
상기 도전막은,
상기 전원으로부터 공급되는 고주파 전력의 주파수에서의 표피 깊이 이상의 두께를 갖는, 플라즈마 처리 장치.
(부기 7)
부기 1 내지 6 중 어느 하나에 있어서,
상기 도전막을 구성하는 도전성 재료는,
알루미늄, 니켈 합금, 또는 그래핀인, 플라즈마 처리 장치.
(부기 8)
부기 1 내지 7 중 어느 하나에 있어서,
상기 도전막의 표면 상에 형성된 양극 산화막을 추가로 갖는, 플라즈마 처리 장치.
(부기 9)
부기 1 내지 8 중 어느 하나에 있어서,
상기 실리콘 부재는,
상기 전원으로부터 고주파 전력이 공급되는 전극과 상기 플라즈마 처리 공간의 플라즈마를 개재하여 대향하는 애노드 전극을 구성하는, 플라즈마 처리 장치.
(부기 10)
부기 1 내지 9 중 어느 하나에 있어서,
상기 실리콘 부재를 구성하는 실리콘 함유 재료는,
실리콘, 탄화 규소, 이산화 규소, 또는 질화 규소인, 플라즈마 처리 장치.
(부기 11)
부기 1 내지 10 중 어느 하나에 있어서,
상기 실리콘 부재는,
상기 챔버의 내벽면을 따라 배치된 데포 실드, 배플판, 상부 전극의 전극판 및 셔터 중 적어도 어느 하나인, 플라즈마 처리 장치.
1: 플라즈마 처리 장치
10: 플라즈마 처리 챔버
10a: 측벽
10s: 플라즈마 처리 공간
13: 샤워 헤드
14: 전극판
15: 전극 지지체
31: RF 전원
101: 데포 실드
102: 접지용 부재
104: 배플판
120: 실리콘 부재
121: 도전막
122: 양극 산화막
130, 131: 간극
10: 플라즈마 처리 챔버
10a: 측벽
10s: 플라즈마 처리 공간
13: 샤워 헤드
14: 전극판
15: 전극 지지체
31: RF 전원
101: 데포 실드
102: 접지용 부재
104: 배플판
120: 실리콘 부재
121: 도전막
122: 양극 산화막
130, 131: 간극
Claims (11)
- 플라즈마 처리 공간을 제공하는 챔버와,
상기 플라즈마 처리 공간 내에 플라즈마를 생성하기 위한 고주파 전력을 공급하는 전원과,
실리콘 함유 재료로 이루어지며, 상기 챔버의 내부에 배치되고, 상기 플라즈마 처리 공간에 면하는 제1면을 갖는 실리콘 부재와,
도전성 재료로 이루어지며, 상기 실리콘 부재의 상기 플라즈마 처리 공간에 면하지 않는 제2면에 형성된 도전막을 갖는,
플라즈마 처리 장치. - 제1항에 있어서,
상기 도전막은,
상기 실리콘 부재의 상기 제2면 전체에 형성된, 플라즈마 처리 장치. - 제1항에 있어서,
상기 도전막은,
상기 실리콘 부재의 상기 제2면의 일부의 영역에 형성된, 플라즈마 처리 장치. - 제1항에 있어서,
상기 제2면은, 상기 제1면의 반대측에 형성된, 플라즈마 처리 장치. - 제4항에 있어서,
상기 실리콘 부재는,
상기 제2면에서 도통 대상 부재에 접촉하여 상기 도통 대상 부재와 전기적으로 도통되며,
상기 도전막은,
상기 실리콘 부재의 상기 제2면 중 적어도 상기 도통 대상 부재와 접촉하는 영역에 형성된, 플라즈마 처리 장치. - 제1항에 있어서,
상기 도전막은,
상기 전원으로부터 공급되는 고주파 전력의 주파수에서의 표피 깊이 이상의 두께를 갖는, 플라즈마 처리 장치. - 제1항에 있어서,
상기 도전막을 구성하는 도전성 재료는,
알루미늄, 니켈 합금, 또는 그래핀인, 플라즈마 처리 장치. - 제1항에 있어서,
상기 도전막의 표면 상에 형성된 양극 산화막을 추가로 갖는, 플라즈마 처리 장치. - 제1항에 있어서,
상기 실리콘 부재는,
상기 전원으로부터 고주파 전력이 공급되는 전극과 상기 플라즈마 처리 공간의 플라즈마를 개재하여 대향하는 애노드 전극을 구성하는, 플라즈마 처리 장치. - 제1항에 있어서,
상기 실리콘 부재를 구성하는 실리콘 함유 재료는,
실리콘, 탄화 규소, 이산화 규소, 또는 질화 규소인, 플라즈마 처리 장치. - 제1항에 있어서,
상기 실리콘 부재는,
상기 챔버의 내벽면을 따라 배치된 데포 실드, 배플판, 상부 전극의 전극판 및 셔터 중 적어도 어느 하나인, 플라즈마 처리 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021165952A JP2023056629A (ja) | 2021-10-08 | 2021-10-08 | プラズマ処理装置 |
| JPJP-P-2021-165952 | 2021-10-08 | ||
| PCT/JP2022/035586 WO2023058475A1 (ja) | 2021-10-08 | 2022-09-26 | プラズマ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240068754A true KR20240068754A (ko) | 2024-05-17 |
Family
ID=85804222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247014540A KR20240068754A (ko) | 2021-10-08 | 2022-09-26 | 플라즈마 처리 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240249922A1 (ko) |
| JP (1) | JP2023056629A (ko) |
| KR (1) | KR20240068754A (ko) |
| CN (1) | CN118043946A (ko) |
| TW (1) | TW202322213A (ko) |
| WO (1) | WO2023058475A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203189A (ja) | 2000-01-20 | 2001-07-27 | Rohm Co Ltd | 半導体製造装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054013A (en) * | 1996-02-02 | 2000-04-25 | Applied Materials, Inc. | Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density |
| JP2000164563A (ja) * | 1998-11-26 | 2000-06-16 | Hitachi Ltd | プラズマ処理装置 |
| JP2006165093A (ja) * | 2004-12-03 | 2006-06-22 | Tokyo Electron Ltd | プラズマ処理装置 |
| JP5082246B2 (ja) * | 2006-01-20 | 2012-11-28 | 東京エレクトロン株式会社 | プラズマ発生用の電極、プラズマ処理装置及びプラズマ発生用の電極の製造方法 |
| JP2021027176A (ja) * | 2019-08-05 | 2021-02-22 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP7454961B2 (ja) * | 2020-03-05 | 2024-03-25 | 東京エレクトロン株式会社 | プラズマ処理装置 |
-
2021
- 2021-10-08 JP JP2021165952A patent/JP2023056629A/ja active Pending
-
2022
- 2022-09-26 WO PCT/JP2022/035586 patent/WO2023058475A1/ja unknown
- 2022-09-26 CN CN202280066176.XA patent/CN118043946A/zh active Pending
- 2022-09-26 KR KR1020247014540A patent/KR20240068754A/ko unknown
- 2022-09-26 TW TW111136282A patent/TW202322213A/zh unknown
-
2024
- 2024-04-05 US US18/628,349 patent/US20240249922A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203189A (ja) | 2000-01-20 | 2001-07-27 | Rohm Co Ltd | 半導体製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023058475A1 (ja) | 2023-04-13 |
| JP2023056629A (ja) | 2023-04-20 |
| CN118043946A (zh) | 2024-05-14 |
| US20240249922A1 (en) | 2024-07-25 |
| TW202322213A (zh) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111261485B (zh) | 喷头和气体处理装置 | |
| US20210398786A1 (en) | Plasma processing apparatus | |
| US20200273680A1 (en) | Stage and substrate processing apparatus | |
| KR20240068754A (ko) | 플라즈마 처리 장치 | |
| JP2023088520A (ja) | プラズマエッチング処理装置及び上部電極 | |
| WO2023238750A1 (ja) | プラズマ処理装置内構造体、電極板及びプラズマ処理装置 | |
| US20230187183A1 (en) | Upper electrode and plasma processing apparatus | |
| US20230298864A1 (en) | Upper electrode and plasma processing apparatus | |
| JP2024017868A (ja) | 基板処理装置及びリングアセンブリ | |
| US20240112891A1 (en) | Plasma processing apparatus and substrate processing apparatus | |
| US20230352280A1 (en) | Substrate support assembly, substrate support, substrate processing apparatus, and substrate processing method | |
| WO2024057973A1 (ja) | 静電チャック及び基板処理装置 | |
| US20230317425A1 (en) | Plasma processing apparatus | |
| JP2023004431A (ja) | プラズマ処理装置 | |
| JP2023053918A (ja) | 上部電極アセンブリ及びプラズマ処理装置 | |
| JP2024011192A (ja) | 基板支持器及びプラズマ処理装置 | |
| JP2024021698A (ja) | プラズマ処理装置 | |
| JP2024050423A (ja) | プラズマ処理装置及び基板処理装置 | |
| JP2023054556A (ja) | プラズマ処理装置及び上部電極プレート | |
| KR20230169071A (ko) | 정전 척 및 기판 처리 장치 | |
| TW202333191A (zh) | 電漿處理裝置及靜電吸盤 | |
| KR20230141596A (ko) | 기판 처리 장치 | |
| TW202307910A (zh) | 電漿處理裝置用之電極及電漿處理裝置 | |
| JP2024033855A (ja) | プラズマ処理装置 | |
| JP2022170732A (ja) | プラズマ処理装置 |