KR20240064593A - 쌍극형 정전척 캐리어 제조방법 - Google Patents

쌍극형 정전척 캐리어 제조방법 Download PDF

Info

Publication number
KR20240064593A
KR20240064593A KR1020240052462A KR20240052462A KR20240064593A KR 20240064593 A KR20240064593 A KR 20240064593A KR 1020240052462 A KR1020240052462 A KR 1020240052462A KR 20240052462 A KR20240052462 A KR 20240052462A KR 20240064593 A KR20240064593 A KR 20240064593A
Authority
KR
South Korea
Prior art keywords
conductive film
layer
carrier
carrier layer
conductor
Prior art date
Application number
KR1020240052462A
Other languages
English (en)
Inventor
조북룡
천호식
Original Assignee
주식회사 시에스언리밋
조북룡
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 시에스언리밋, 조북룡 filed Critical 주식회사 시에스언리밋
Priority to KR1020240052462A priority Critical patent/KR20240064593A/ko
Publication of KR20240064593A publication Critical patent/KR20240064593A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 쌍극형 정전척 캐리어 제조방법에 관한 것으로서, 노멀 두께 웨이퍼를 두께 감소(∇100㎛-200㎛) 처리되는 단계(S100); 두께 감소된 웨이퍼로 캐리어 층의 전면에 유전체 층(3)이 성막되는 단계(S200); 캐리어 층의 앞면과 후면에 포토 레지스트 패턴층이 형성되는 단계(S300); 포토 레지스트 패턴층이 각각 형성된 캐리어 층의 앞면과 후면에 도전막이 증착·성막되는 단계(S400); 시드층으로 도전막이 각각 형성된 캐리어 층의 앞면과 후면에 전해도금으로 금속도금막이 형성되는 단계(S500); 캐리어 층의 후면에 금속도금막을 덮는 유전체 층(33)을 포토 에칭 공정으로 후면 접점이 형성되는 단계(S600); 를 포함하는 쌍극형 정전척 캐리어 제조방법으로서, 단계(S400)는 증착장치내에 캐리어 층을 회전시킬 수 있는 지그를 사용하여 전면에 도전막이 증착되고 동시에 포토 레지스트 패턴층의 상부에도 도전막이 증착되며, 단계(S500)는 도전막이 증착된 캐리어 층을 전해도금 장치의 전해액에 담겨 도전막의 표면에 접속된 도선(29a)과 대향전극에 접속된 도선(29b)을 각각 전해도금 장치의 전원에 접속하되 도선(29a)에 도선(29b)보다 소정의 전위차만큼 낮은 전위를 인가하여 도선(29a)에 전기적으로 접속된 도전막의 표면에 동이 석출되어 전해도금이 진행되어 도전막의 상면에 금속도금막이 형성되는 것을 특징으로 하는 쌍극형 정전척 캐리어 제조방법.

Description

쌍극형 정전척 캐리어 제조방법{Method For Manufacturing Bipolar Electrostatic Chuck Carrier}
본 발명은 쌍극형 정전척 캐리어 제조방법에 관한 것으로, 특히 반도체 제조장치에서 정전기력으로 박판 반도체 웨이퍼를 보강 지지하여 핸들링할 수 있는 쌍극형 정전척 캐리어 제조방법에 관한 것이다.
정전척은 프로세스 챔버내에 물리적으로 위치되고 고정되며, 일반적으로 반도체 웨이퍼 기판을 챔버내의 고정된 위치에서 지지하고 유지한다. 정전척에 의해 기판이 지지되는 동안에, 예컨대, 박막 재료를 증착하거나 또는 기판의 표면으로부터 재료를 제거하기 위해, 다양한 프로세스들이 기판에 적용된다. 그러나 큰 직경(Ø)의 울트라 박판 반도체 웨이퍼(예컨대, 약 10㎛ 내지 200㎛ 의 두께)는 표준 두께의 반도체 웨이퍼(예컨대, 775㎛ 두께를 갖는 Ø 300㎜ 반도체 웨이퍼)와 동일한 방식으로 핸들링할 수 없게 된다. 게다가 현재의 프로세스 챔버들은 울트라 박판 반도체 웨이퍼들의 매엽식 프로세싱 핸들링에 문제점을 안고 있다.
종래부터, 반도체 웨이퍼를 지지하는 지지장치로서는 진공척이 일반적으로 이용되고 있지만 얇은 박판 반도체 웨이퍼를 지지하는 경우에는 그 주변이 휘게 되는 결점이 있다.
KR 10-0227821 B1 KR 10-1531647 B1 KR 10-0859061 B1 KR 10-1142000 B1
본 발명의 과제는, 두께 감소 처리를 한 반도체 웨이퍼로 된 캐리어 층 을 갖는 쌍극형 정전척 캐리어 제조방법을 제공하는데 있다.
또한, 본 발명의 부수적인 과제는, 사용 웨이퍼인 박판 반도체 웨이퍼를 파손, 손상하지 않고 신뢰할 수 있는 방법으로 핸들링 할 수 있는 쌍극형 정전척 캐리어 제조방법을 제공하는데 있다.
상기 과제를 달성하기 위해 안출된 본 발명은 노멀 두께 웨이퍼를 노멀 두께보다 두께 감소(∇100㎛-200㎛) 처리되는 단계(S100); 두께 감소된 웨이퍼로 정전척 베이스인 캐리어 층의 전면에 유전체 층(3)이 성막되는 단계(S200); 상기 캐리어 층의 앞면과 후면에 포토 레지스트 패턴층이 형성되는 단계(S300); 상기 포토 레지스트 패턴층이 각각 형성된 상기 캐리어 층의 앞면과 후면에 도전막이 증착·성막되는 단계(S400); 시드층으로 상기 도전막이 각각 형성된 상기 캐리어 층의 앞면과 후면에 전해도금으로 금속도금막이 형성되는 단계(S500); 상기 캐리어 층의 후면에 상기 금속도금막을 덮는 유전체 층(33)을 포토 에칭 공정으로 후면 접점이 형성되는 단계(S600); 를 포함하는 쌍극형 정전척 캐리어 제조방법으로서,
상기 도전막이 증착·성막되는 단계(S400)는 증착장치내에 상기 캐리어 층을 회전시킬 수 있는 지그를 사용하여 전면에 상기 도전막이 증착되고 동시에 상기 포토 레지스트 패턴층의 상부에도 상기 도전막이 증착되며,
상기 도전막의 상부에 상기 금속도금막이 전해도금으로 형성되는 단계(S500)는 상기 도전막이 증착된 상기 캐리어 층을 전해도금 장치의 전해액에 담겨 상기 도전막의 표면에 접속된 도선(29a)과 대향전극에 접속된 도선(29b)을 각각 상기 전해도금 장치의 전원에 접속하되 상기 도선(29a)에 상기 도선(29b)보다 소정의 전위차만큼 낮은 전위를 인가하여 상기 도선(29a)에 전기적으로 접속된 상기 도전막의 표면에 동이 석출되어 전해도금이 진행되어 상기 도전막의 상면에 상기 금속도금막이 형성되는 것을 특징으로 한다.
상기 후면 접점이 형성되는 단계(S600)는 스퍼터링 장치내에 상기 캐리어 층을 회전시킬 수 있는 지그로 상기 캐리어 층의 전면에 상기 유전체 층(33)이 스퍼터링되고 상기 포토 에칭 공정으로 후면 개구부의 상기 유전체 층(33)을 에칭한 후 포토 레지스트를 제거하여 상기 후면 접점이 형성되는 것을 특징으로 한다.
본 발명은 두께 감소 처리를 한 반도체 웨이퍼로 된 캐리어 층을 갖는 쌍극형 정전척 캐리어와 사용 웨이퍼인 박판 반도체 웨이퍼를 끼움 구조로 노멀 두께의 웨이퍼로 일체화하는 효과가 있다.
또한, 본 발명은 쌍극형 정전척 캐리어와 박판 반도체 웨이퍼를 끼움 구조로 하여 노멀 두께의 웨이퍼 랙 및 웨이퍼 카세트에 보관하여 반도체 팹 장비에서 핸들링할 수 있는 효과가 있다.
또한, 본 발명은 쌍극형 정전척 캐리어와 박판 반도체 웨이퍼를 끼움 구조로 하여 노멀 두께의 웨이퍼 핸들러에서 프로세스 처리할 수 있는 효과가 있다.
본 명세서에서 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1 및 도 2는 본 발명의 실시예에 따른 쌍극형 정전척 캐리어 제조방법을 개략적으로 나타낸 순서도.
도 3은 본 발명의 실시예에 따른 쌍극형 정전척 캐리어 제조방법에서 정전척 캐리어의 정전 전극 패턴을 개략적으로 나타낸 예시도.
도 4는 본 발명의 실시예에 따른 쌍극형 정전척 캐리어 제조방법에서 정전척 캐리어의 후면접점 영역을 개략적으로 나타낸 예시도.
도 5는 본 발명의 실시예에 따른 쌍극형 정전척 캐리어 제조방법에서 정전 전극 패턴의 금속 도금막을 수행하는 전해도금 장치 단면도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 이하, 첨부한 도면을 참조하여 본 발명에 따른 쌍극형 정전척 캐리어 제조방법의 바람직한 실시예에 대해 상세하게 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 쌍극형 정전척 캐리어 제조방법을 개략적으로 나타낸 순서도이다.
도 1 및 도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 쌍극형 정전척 캐리어 제조방법은 노멀 두께(normal thickness)의 반도체 실리콘 웨이퍼(2A)를 상면 또는 하면 또는 상면 및 하면을 폴리싱(polishing) 또는 그라인딩(grinding)하여 노멀 두께보다 100㎛ 내지 200㎛ 만큼 얇게 되어, 두께 감소(∇100㎛-200㎛) 처리를 한 반도체 웨이퍼로 프로세스 처리(단계 S100)된다.
상술한 노멀 두께의 실리콘 웨이퍼(2A)를 보면 4 인치 웨이퍼인 경우에는 대략 525㎛ 정도의 두께, 5 인치 웨이퍼인 경우에는 대략 625㎛ 정도의 두께, 6 인치 웨이퍼인 경우에는 대략 675㎛ 정도의 두께, 8 인치 웨이퍼인 경우에는 대략 725㎛ 정도의 두께를 갖으며, 반도체 팹 라인에서 이들 웨이퍼는 노멀 두께용 웨이퍼 랙 및 웨이퍼 카세트에 보관 이동되고 있다.
이렇게 정전척의 베이스(base)인 캐리어 층(2)으로 사용하기 위하여 노멀 두께의 웨이퍼를 100㎛ 내지 200㎛ 만큼 폴리싱 또는 그라인딩하여 두께 감소(∇100㎛-200㎛) 처리된다.
상기 캐리어 층(2)은 단결정 실리콘 뿐만 아니라 Ⅲ-V 반도체, AlGaAsP, Ge, GaAs, SiC, InP, 또는 InGaAs 중에서 원반상으로 두께가 노멀 두께이면 적당하며, 폴리싱 또는 그라인딩하여 노멀 두께보다 100㎛ 내지 200㎛ 만큼 얇게 하여 두께 감소(∇100㎛-200㎛) 처리를 할 수 있으며, 이것을 상기 캐리어 층(2)으로 사용할 수 있다.
그 다음, 정전척의 베이스(base)인 상기 캐리어 층의 전면(all sides)에 유전체 막이 성막되어 제 1 유전체층(3)이 형성(단계 S200)된다.
즉, 단결정 실리콘으로 이루어진 캐리어 층(2)의 전면(all sides)에 유전체 막으로 실리콘 산화막(3)이 성막되는 것이다. 이 실리콘 산화막(3)은 유전체층으로 형성 방법으로서는 캐리어 층(2)인 두께 감소(∇100㎛-200㎛)된 실리콘 웨이퍼(2)의 열산화(thermal oxidation)로 두께 감소(∇100㎛-200㎛)된 실리콘 웨이퍼(2)의 표면에 얇고 균일한 실리콘 산화막(3)이 형성되는 것이다. 또한 그 막 두께는 수 nm 에서 수 ㎛ 범위로 이루어지는 것이 바람직하다.
그 다음, 상기 캐리어 층(2)의 앞면과 후면에 포토리소그래피(photo lithography) 공정에 의해 포토 레지스트 패턴층(22)이 각각 형성(단계 S300)된다.
즉, 상기 캐리어 층(2)의 앞면 과 후면에 각각 네거티브(negative) 타입 포토 레지스트(photo resist)가 도포된 상태에서 포토리소그래피 공정을 통해 상기 캐리어 층(2)의 앞면 과 후면에 포토 레지스트 패턴층(22)으로 둘러싸여 있으며 저부에 유전체층으로 실리콘 산화막(3)이 노출된 개구부를 갖는 형태의 포토 레지스트 패턴층(22)이 형성되는 것이다.
이때, 상기 포토 레지스트 패턴층(22)으로 둘러싸인 개구부를 보면, 상기 캐리어 층(2)의 앞면에는 정전인력을 발생시키는 정전 전극(13a, 13b)이 형성되고, 상기 캐리어 층(2)의 후면에는 후면 접점(7a, 7b)이 형성되는 것이다. 후면 접점(7a, 7b)에 전압을 가하여, 후면 접점(7a)는 횡측 영역(6a)를 거쳐 앞면의 정전 전극(13a)에, 한편 후면 접점(7b)는 횡측 영역(6b)를 거쳐 앞면의 정전 전극 (13b)에 전기적으로 도통되게 되는 것이다.
그리고 포토 레지스트 도포(coating) 방법으로는 액상 포토 레지스트를 이용한 스핀코트법, 스프레이 코트법, 인쇄법 등이 있으며, 필름형 포토 레지스트인 드라이필름 포토 레지스트를 열압착 등에 의해 부착하는 방법도 이 공정에 채용할 수 있다. 또한 포토 레지스트로서 네거티브 타입, 포지티브(positive) 타입 모두 적용할 수 있으나 본 발명의 실시예에서는 네거티브 타입 포토 레지스트를 사용하는 것이 바람직하다. 네거티브 타입 포토 레지스트의 현상공정에서는 현상액에 의해 미노광부(non-exposed area)를 현상(development)함으로써 미노광부 영역의 포토 레지스트를 제거한다.
여기서, 상기 정전 전극(13a, 13b)은 도 3에서와 같이 쌍극형의 패턴으로 이루어지는 것이 바람직하다.
그 다음, 상기 포토 레지스트 패턴층(22)이 각각 형성된 상기 캐리어 층(2)의 앞면과 후면에 박막 형태의 도전성 물질인 도전막이 증착·성막(단계 S400)된다.
물리 증착공정에 의해 상기 캐리어 층(2)의 전면(all sides)에 수 ㎛ 내지 수십 ㎛ 두께의 도전막(55)이 증착·성막되는 것이다. 물리 증착공정 방법에는 진공증착, 이온 플레이팅, 스퍼터 증착방법 등이 있으며, 물리 증착공정에서 증착·성막된 도전막(55)은 시드(seed) 층으로 동(Cu), 또는 니켈(Ni) 금속을 포함한다. 그리고 증착장치(도시하지 않음)을 이용한 물리 증착공정은 증착장치내에 대상물인 상기 캐리어 층(2)을 회전시킬 수 있는 지그(도시하지 않음)를 사용하여 전면(all sides)에 도전막(55)이 증착·성막되는 것이다.
이렇게 개구부인 도전 영역(13a, 5a, 6a, 14a, 13b, 5b, 6b, 14b) 과 후면 개구부(9a, 9b)에 도전막(55)이 증착되며, 그리고 상기 포토 레지스트 패턴층(22)의 상부에도 도전막(55)이 증착되는 것이다.
그 다음, 상기 포토 레지스트 패턴층(22)을 제거한 후 상기 캐리어 층(2)의 도전 영역(13a, 5a, 6a, 14a, 13b, 5b, 6b, 14b)과 후면 개구부(9a, 9b)에 증착된 상기 도전막(55)의 상부에 전해도금 공정에 의해 금속도금막(56)이 형성(단계 S500)된다.
즉, 상기 캐리어 층(2)의 표면에 각각 동(Cu), 또는 니켈(Ni) 이 박막형태로 도전성 박막인 상기 도전막(55)이 증착된 상태에서 전해도금 공정을 통해 시드(seed) 층인 상기 도전막(55)의 상면에 금속도금막(56)이 형성되는 것이다.
여기서, 도 5에서와 같이 상기 도전막(55)이 증착된 상기 캐리어 층(2)은 전해도금 장치(25)의 전해액(26) 내에 담겨 있으며, 상기 도전막(55)의 표면에는, 전원(27)에 전기적으로 접속되어 있는 도선(29a)이 전기적으로 접속되며, 전해액(26)은 동이온(Cu ion)을 포함하고, 도선(29a)에 도선(29b)보다 소정의 전위차만큼 낮은 전위를 인가함으로써, 상기 캐리어 층(2)의 도전 영역(13a, 5a, 6a, 14a, 13b, 5b, 6b, 14b)에 증착·성막된 상기 도전막(55)의 표면에 동(Cu)이 석출되어 전해 도금이 진행되는 것이다.
이렇게 상기 캐리어 층(2)의 표면에 증착·성막된 상기 도전막(55)의 상면에 금속도금막(56) 형성이 된다.
그 다음, 상기 캐리어 층(2)의 전면(all sides), 도전 영역(13a, 5a, 6a, 14a, 13b, 5b, 6b, 14b), 후면 개구부(9a, 9b)에 전해도금으로 형성된 상기 금속도금막(56)를 덮는 제 2 유전체층으로 실리콘 산화막(33)을 성막한 후 상기 실리콘 산화막(33)을 포토에칭(photo-etching) 공정에 의해 상기 캐리어 층(2)의 후면 개구부(9a, 9b)에 후면 접점(7a, 7b)이 형성(단계 S600)된다.
상기 실리콘 산화막(33)은 유전체층으로 스퍼터링 장치내에 대상물인 상기 캐리어 층(2)을 회전시킬 수 있는 지그(도시하지 않음)로 상기 캐리어 층(2)의 전면(all sides)에 유전체층으로 상기 실리콘 산화막(33)을 스퍼터링되는 것이다.
포토리소그래피 공정으로 노출된 후면 개구부(9a, 9b)의 상기 실리콘 산화막(33)을 에칭한 후 포토 레지스트를 제거하여 상기 후면 접점(7a, 7b)이 형성되는 것이다.
이것으로 도 4에서 같이 상기 후면 접점(7a, 7b)을 노출시켜 후면 접점(7a) 또는 후면 접점(7b)에 전압을 가하여 상기 캐리어 층(2)의 앞면의 정전 전극(13a) 또는 정전 전극(13b)에 전기적으로 도통되게 되는 것이다.
도 5는 본 발명의 실시예에 따른 쌍극형 정전척 캐리어 제조방법에서 정전 전극 패턴의 금속 도금막을 수행하는 전해도금 장치 단면도이다.
상기 도전막(55)이 증착된 상기 캐리어 층(2)은 전해도금 장치(25)의 전해액(26) 내에 담겨 있으며, 상기 도전막(55)의 표면에는, 전원(27)에 전기적으로 접속되어 있는 도선(29a)이 전기적으로 접속되어 있다. 전해액(26)내에, 대향전극(28)이 설치되고, 대향전극(28)에는 전원(27)에 접속되어 있는 도선(29b)이 접속되어 있다. 전해액(26)은 동 이온(Cu ion)을 포함하고, 도선(29a)에 도선(29b)보다 소정의 전위차만큼 낮은 전위를 인가함으로써, 상기 캐리어 층(2)의 상면에는 도전 영역(13a, 5a, 6a, 14a, 13b, 5b, 6b, 14b)에, 한편 상기 캐리어 층(2)의 후면에는 후면 개구부(9a, 9b)에 증착된 상기 도전막(55)의 표면에 동(Cu)이 석출되어 전해도금이 진행된다. 대향전극(28)으로서는, 동판(copper plate)을 사용한다.
전해도금 공정(S500)으로 시드층인 상기 도전막(55) 상에 상기 금속도금막(56)이 형성된다.
본 발명에 의해 제작한 쌍극형 정전척 캐리어에 의해, 예를 들어 극히 얇은 웨이퍼를 지지하고 반도체 산업에 사용되는 장비로 가공, 운반 및 보관을 할 수 있다. 쌍극형 정전척 캐리어의 도체부인 금속도금막(56)에 전압을 인가함으로써 쌍극형 정전척 캐리어의 앞면에서 극이 다른 전극(13a, 13b) 간에 쌍극성의 정전계가 생성되고 이로 인해 박판 반도체 웨이퍼가 안정적으로 유지되게 된다.
쌍극형 정전척 캐리어(1) 및 반도체 라인에서 프로세싱되는 박판 반도체 웨이퍼(15)를 포함한 이러한 끼움 구조를 노멀 두께를 갖는 실리콘 웨이퍼처럼 반도체 팹라인의 장비에서 가공하고 핸들러에서 반송하여 웨이퍼 랙에 보관할 수 있다.
이상의 설명으로부터, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이와 관련하여, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1 : 쌍극형 정전척 캐리어
2 : 정전척 베이스, 캐리어 층 , 두께 감소 처리를 한 실리콘 웨이퍼
2A : 노멀 두께의 실리콘 웨이퍼
3 : 실리콘산화막, 제 1 유전체층
5a, 5b : 도전영역
6a, 6b : 횡측영역, 도전영역
7a, 7b : 후면 접점
9a, 9b : 후면 개구부
13a, 13b : 도전영역, 정전 전극
14a, 14b : 도전영역
15 : 사용웨이퍼, 박판 반도체 웨이퍼 22 : 포토 레지스트 층
25 : 전해도금 장치 26 : 전해액
27 : 전원 28 : 대향전극
29a : 도선 29b : 도선
33 : 실리콘산화막, 제 2 유전체층
55 : 도전막
56 : 금속도금막

Claims (2)

  1. 노멀 두께 웨이퍼를 노멀 두께보다 두께 감소(∇100㎛-200㎛ 처리되는 단계(S100);
    두께 감소된 웨이퍼로 정전척 베이스인 캐리어 층의 전면에 유전체 층(3)이 성막되는 단계(S200);
    상기 캐리어 층의 앞면과 후면에 포토 레지스트 패턴층이 형성되는 단계(S300);
    상기 포토 레지스트 패턴층이 각각 형성된 상기 캐리어 층의 앞면과 후면에 도전막이 증착·성막되는 단계(S400);
    시드층으로 상기 도전막이 각각 형성된 상기 캐리어 층의 앞면과 후면에 전해도금으로 금속도금막이 형성되는 단계(S500);
    상기 캐리어 층의 후면에 상기 금속도금막을 덮는 유전체 층(33)을 포토 에칭 공정으로 후면 접점이 형성되는 단계(S600); 를 포함하는 쌍극형 정전척 캐리어 제조방법으로서,
    상기 도전막이 증착·성막되는 단계(S400)는 증착장치내에 상기 캐리어 층을 회전시킬 수 있는 지그를 사용하여 전면에 상기 도전막이 증착되고 동시에 상기 포토 레지스트 패턴층의 상부에도 상기 도전막이 증착되며,
    상기 도전막의 상부에 상기 금속도금막이 전해도금으로 형성되는 단계(S500)는 상기 도전막이 증착된 상기 캐리어 층을 전해도금 장치의 전해액에 담겨 상기 도전막의 표면에 접속된 도선(29a)과 대향전극에 접속된 도선(29b)을 각각 상기 전해도금 장치의 전원에 접속하되 상기 도선(29a)에 상기 도선(29b)보다 소정의 전위차만큼 낮은 전위를 인가하여 상기 도선(29a)에 전기적으로 접속된 상기 도전막의 표면에 동이 석출되어 전해도금이 진행되어 상기 도전막의 상면에 상기 금속도금막이 형성되는 것을 특징으로 하는 쌍극형 정전척 캐리어 제조방법.
  2. 제1항에 있어서,
    상기 후면 접점이 형성되는 단계(S600)는 스퍼터링 장치내에 상기 캐리어 층을 회전시킬 수 있는 지그로 상기 캐리어 층의 전면에 상기 유전체 층(33)이 스퍼터링되고 상기 포토 에칭 공정으로 후면 개구부의 상기 유전체 층(33)을 에칭한 후 포토 레지스트를 제거하여 상기 후면 접점이 형성되는 것을 특징으로 하는 쌍극형 정전척 캐리어 제조방법.
KR1020240052462A 2022-06-16 2024-04-19 쌍극형 정전척 캐리어 제조방법 KR20240064593A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240052462A KR20240064593A (ko) 2022-06-16 2024-04-19 쌍극형 정전척 캐리어 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220073507A KR20230172838A (ko) 2022-06-16 2022-06-16 쌍극형 정전척 캐리어의 제조방법
KR1020240052462A KR20240064593A (ko) 2022-06-16 2024-04-19 쌍극형 정전척 캐리어 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220073507A Division KR20230172838A (ko) 2022-06-16 2022-06-16 쌍극형 정전척 캐리어의 제조방법

Publications (1)

Publication Number Publication Date
KR20240064593A true KR20240064593A (ko) 2024-05-13

Family

ID=89320356

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220073507A KR20230172838A (ko) 2022-06-16 2022-06-16 쌍극형 정전척 캐리어의 제조방법
KR1020240052462A KR20240064593A (ko) 2022-06-16 2024-04-19 쌍극형 정전척 캐리어 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020220073507A KR20230172838A (ko) 2022-06-16 2022-06-16 쌍극형 정전척 캐리어의 제조방법

Country Status (1)

Country Link
KR (2) KR20230172838A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227821B1 (ko) 1996-06-11 1999-11-01 윤종용 웨이퍼 고정용 정전척의 전원공급장치
KR100859061B1 (ko) 2005-03-31 2008-09-17 니혼도꾸슈도교 가부시키가이샤 정전 척
KR101142000B1 (ko) 2004-06-28 2012-05-17 쿄세라 코포레이션 정전척
KR101531647B1 (ko) 2007-08-02 2015-06-25 가부시키가이샤 알박 정전 척 기구의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227821B1 (ko) 1996-06-11 1999-11-01 윤종용 웨이퍼 고정용 정전척의 전원공급장치
KR101142000B1 (ko) 2004-06-28 2012-05-17 쿄세라 코포레이션 정전척
KR100859061B1 (ko) 2005-03-31 2008-09-17 니혼도꾸슈도교 가부시키가이샤 정전 척
KR101531647B1 (ko) 2007-08-02 2015-06-25 가부시키가이샤 알박 정전 척 기구의 제조 방법

Also Published As

Publication number Publication date
KR20230172838A (ko) 2023-12-26

Similar Documents

Publication Publication Date Title
CN109314043B (zh) 在石墨烯薄片上沉积钝化层
US20090109595A1 (en) Method and system for performing electrostatic chuck clamping in track lithography tools
US5456756A (en) Holding apparatus, a metal deposition system, and a wafer processing method which preserve topographical marks on a semiconductor wafer
US6428673B1 (en) Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology
US5078852A (en) Plating rack
KR20020037173A (ko) 박막 형성방법 및 이를 적용한 액정표시소자
EP1612855A2 (en) Method and apparatus for plating semiconductor wafers
JP2008159097A (ja) 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法
WO2022118431A1 (ja) めっき装置、およびめっき方法
JP2002222823A (ja) 半導体集積回路およびその製造方法
TW506005B (en) Method for manufacturing of a semiconductor device
US20080149490A1 (en) Electroplating on ultra-thin seed layers
KR20240064593A (ko) 쌍극형 정전척 캐리어 제조방법
US6214413B1 (en) Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
JP2002313891A (ja) 基板搬送用トレーおよびその製造方法
US4462881A (en) Method of forming a multilayer thin film
KR20070088787A (ko) 전기도금 프로세스용 웨이퍼 지지 장치 및 그것을 사용하는방법
TWI774311B (zh) 用於半導體元件的鈍化層及其製造方法
KR20240058804A (ko) 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법
WO2007044168A1 (en) Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
JP7098089B1 (ja) めっき装置
JP3104727B2 (ja) アパーチャの製造方法
JP3972988B2 (ja) 半導体装置の製造方法
JPS62252937A (ja) 半導体装置の製造方法
US20080284034A1 (en) Method of reducing the surface roughness of spin coated polymer films

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal