KR20240055940A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240055940A
KR20240055940A KR1020220135628A KR20220135628A KR20240055940A KR 20240055940 A KR20240055940 A KR 20240055940A KR 1020220135628 A KR1020220135628 A KR 1020220135628A KR 20220135628 A KR20220135628 A KR 20220135628A KR 20240055940 A KR20240055940 A KR 20240055940A
Authority
KR
South Korea
Prior art keywords
layer
electrode
disposed
display device
photovoltaic
Prior art date
Application number
KR1020220135628A
Other languages
English (en)
Inventor
배광수
김건희
이선희
최민오
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220135628A priority Critical patent/KR20240055940A/ko
Priority to US18/370,419 priority patent/US20240237415A9/en
Priority to CN202311365148.0A priority patent/CN117917934A/zh
Publication of KR20240055940A publication Critical patent/KR20240055940A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는, 발광 영역들 및 비발광 영역을 포함하는 표시 영역을 포함하는 표시 패널을 포함하고, 표시 패널은, 상기 발광 영역들에 대응되는 제1 개구부들 및 상기 비발광 영역과 대응되는 적어도 하나의 제2 개구부가 정의된 화소 정의막, 각각이 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 제1 개구부들 중 대응되는 상기 제1 개구부에 배치된 발광층을 포함하는 발광 소자들, 제1 전지 전극, 제2 전지 전극, 상기 제1 전지 전극과 상기 제2 전지 전극 사이에 배치되고 상기 적어도 하나의 제2 개구부에 배치된 광전지층을 포함하는 적어도 하나의 광전지 소자를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 발명으로 보다 상세하게는, 소비 전력을 저감시키는 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하여 사용자에게 정보를 제공하거나 사용자의 입력을 감지하는 등 사용자와 유기적으로 소통할 수 있는 다양한 기능을 제공한다. 최근의 표시 장치들은 사용자의 생체 정보를 감지하기 위한 기능을 함께 포함하고 있다.
생체 정보 인식 방식으로는 전극들 사이에 형성된 정전용량 변화를 감지하는 정전용량 방식, 광 센서를 이용하여 입사되는 광을 감지하는 광 방식, 압전체 등을 활용하여 진동을 감지하는 초음파 방식 등이 있다. 표시 장치는 다양한 기능들을 포함함에 따라 기존 전원 공급 모듈 이외에 추가적으로 소비 전력을 보완할 수 있는 기술이 개발되고 있다.
본 발명은 액티브 영역 내에 배치된 광전지 소자를 포함함에 따라 소비 전력이 저감된 표시 장치 제공을 목적으로 한다.
표시 장치는 광을 제공하는 발광 영역들 및 상기 발광 영역들과 인접한 비발광 영역을 포함하는 표시 영역을 포함하는 표시 패널을 포함하고, 상기 표시 패널은, 상기 발광 영역들에 대응되는 제1 개구부들 및 상기 비발광 영역과 대응되는 적어도 하나의 제2 개구부가 정의된 화소 정의막; 각각이 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 제1 개구부들 중 대응되는 상기 제1 개구부에 배치된 발광층을 포함하는 발광 소자들; 및 제1 전지 전극, 제2 전지 전극, 상기 제1 전지 전극과 상기 제2 전지 전극 사이에 배치되고 상기 적어도 하나의 제2 개구부에 배치된 광전지층을 포함하는 적어도 하나의 광전지 소자를 포함한다.
상기 제1 전극들 및 상기 제1 전지 전극은 동일층 상에 배치된 것을 특징으로 할 수 있다.
상기 제2 전극 및 상기 제2 전지 전극은 일체 형상인 것을 특징으로 할 수 있다.
상기 제2 전극과 상기 제2 전지 전극 상에 배치된 보호층을 더 포함하는 것을 특징으로 할 수 있다.
상기 적어도 하나의 제2 개구부는 복수로 제공되고, 상기 제1 전지 전극 및 광전지층은 복수로 제공되고, 상기 제1 전지 전극들 각각의 적어도 일부는 상기 제2 개구부들 중 대응되는 제2 개구부에 의해 노출되고, 상기 광전지층들 각각은 상기 제2 개구부들 중 대응되는 상기 제2 개구부에 배치되는 것을 특징으로 할 수 있다.
상기 화소 정의막은 상기 비발광 영역과 중첩하고, 상기 제2 개구부들과 이격된 제3 개구부들이 정의되고, 상기 표시 패널은, 각각이 제1 센서 전극, 제2 센서 전극, 및 상기 제1 센서 전극과 상기 제2 센서 전극 사이에 배치되고 상기 제3 개구부들 중 대응되는 상기 제3 개구부에 배치된 수광층을 포함하는 광감지 소자 및 적어도 하나의 트랜지스터를 포함하는 센서 구동부를 포함하는 광센서들을 포함하는 것을 특징으로 할 수 있다.
상기 제2 개구부들 각각의 면적과 상기 제3 개구부들 각각의 면적은 상이한 것을 특징으로 할 수 있다.
상기 제2 개구부는 단일의 개구부로 정의되고, 상기 광전지층의 형상은 상기 비발광 영역의 형상과 대응되는 것을 특징으로 할 수 있다.
상기 발광 소자들을 커버하는 제1 무기층, 제2 무기층, 및 상기 제1 무기층 및 상기 제2 무기층 사이에 배치된 유기층을 포함하는 봉지층을 더 포함하는 것을 특징으로 할 수 있다.
도전층들 및 적어도 하나의 감지 절연층을 포함하고, 상기 봉지층 상에 직접 배치된 입력 감지층을 더 포함하는 것을 특징으로 할 수 있다.
상기 화소 정의막과 중첩하는 차광층 및 상기 발광 영역들 중 대응되는 발광 영역에 중첩하는 컬러 필터들을 포함하는 컬러 필터층을 더 포함하는 것을 특징으로 할 수 있다.
반사 방지 필름, 편광 필름, 및 그레이 필터 중 적어도 어느 하나를 포함하고, 상기 입력 감지층 상에 배치된 광학 부재를 더 포함하는 것을 특징으로 할 수 있다.
상기 적어도 하나의 광전지 소자는 상기 제1 전지 전극과 상기 광전지층 사이에 배치된 전지 정공 제어층 및 상기 광전지층과 상기 제2 전지 전극 사이에 배치된 전지 전자 제어층을 더 포함하는 것을 특징으로 할 수 있다.
상기 발광 소자들 각각은 상기 제1 전극과 상기 발광층 사이에 배치된 정공 제어층 및 발광층과 상기 제2 전극 사이에 배치된 전자 제어층을 더 포함하고, 상기 전자 제어층과 상기 전지 전자 제어층 및 상기 정공 제어층과 상기 전지 정공 제어층 중 적어도 어느 하나는 일체의 형상인 것을 특징으로 할 수 있다.
표시 장치는 광을 제공하는 발광 영역들 및 상기 발광 영역들과 인접한 비발광 영역을 포함하는 표시을 포함하는 표시 패널을 포함하고, 상기 표시 패널은, 상기 발광 영역들 각각에 대응되는 개구부들이 정의되고 상기 비발광 영역에 중첩하는 화소 정의막; 각각이 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 개구부들 중 대응되는 상기 개구부에 배치된 발광층을 포함하는 발광 소자들; 상기 발광 소자들을 커버하는 봉지층; 상기 화소 정의막의 일부와 중첩하는 제1 격벽 개구부 및 상기 개구부들 각각에 대응되는 제2 격벽 개구부들이 정의되고, 상기 봉지층 상에 배치된 격벽층; 및 제1 전지 전극, 제2 전지 전극, 상기 제1 전지 전극과 상기 제2 전지 전극 사이에 배치되고 상기 제1 격벽 개구부에 배치된 광전지층을 포함하는 광전지 소자를 포함한다.
상기 봉지층 상에 배치되고 상기 광전지 소자를 커버하는 전지 무기층 및 상기 전지 무기층 상에 배치된 전지 유기층을 더 포함하는 것을 특징으로 할 수 있다.
상기 전지 유기층 상에 배치된 제1 감지 절연층, 상기 비발광 영역과 중첩하고 상기 제1 감지 절연층 상에 배치된 제1 도전층, 상기 제1 감지 절연층 상에 배치되어 상기 제1 도전층을 커버하는 제2 감지 절연층, 상기 화소 정의막과 중첩하는 복수의 도전 라인들을 포함하고 상기 제2 감지 절연층 상에 배치된 제2 도전층, 및 상기 제2 도전층 상에 배치되어 상기 제2 도전층을 커버하는 제3 감지 절연층을 포함하는 입력 감지층을 더 포함하는 것을 특징으로 할 수 있다.
상기 도전 라인들은 메쉬 형상을 갖고, 상기 광전지층은 상기 메쉬 형상과 대응되는 형상을 갖는 것을 특징으로 할 수 있다.
상기 제1 도전층은 상기 제2 감지 절연층에 정의된 컨택홀을 통해 상기 도전 라인들 중 대응되는 상기 도전 라인들과 연결된 브릿지 패턴을 포함하고, 상기 제2 전지 전극은 상기 브릿지 패턴과 대응되는 형상을 갖는 것을 특징으로 할 수 있다.
상기 제2 감지 전극의 선 폭은, 상기 브릿지 패턴의 선 폭보다 큰 것을 특징으로 할 수 있다.
본 발명에 따른 표시 장치는 표시 패널에 포함된 추가 에너지원을 포함함에 따라, 소비 전력이 개선된 표시 장치를 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2c는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 3b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 5b는 본 발명의 일 실시예에 따른 화소 및 센서의 등가 회로도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다.
도 8b는 본 발명의 일 실싱예에 따른 입력 감지층의 일 영역을 확대한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 입력 감지층과 광전지층의 배치 관계를 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 입력 감지층과 광전지층의 배치 관계를 도시한 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 2c는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1a를 참조하면, 본 발명의 실시예에 따른 표시 장치(DD)는 제1 방향(DR1)에 평행한 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 평행한 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 및 웨어러블 전자 장치 등의 전자 장치에 적용될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시 장치(DD)에서 생성된 영상(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다.
표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉은 물론 표시 장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
일 실시예에 따른 표시 장치(DD)는 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다. 표시 장치(DD)의 표시면(IS)에는 사용자의 생체 정보를 감지할 수 있는 생체 정보 감지 영역이 제공될 수 있다. 생체 정보 감지 영역은 투과 영역(TA)의 전체 영역에 제공되거나, 투과 영역(TA)의 일부 영역에 제공될 수 있다. 도 1a에서는 투과 영역(TA)의 전체가 생체 정보 감지 영역으로 활용되는 것을 도시하였으나, 본 발명은 이에 한정되지 않으며, 생체 정보 감지 영역이 투과 영역(TA)의 일부분에 제공될 수도 있다. 생체 정보는 예를 들어, 사용자 지문 정보에 해당할 수 있다.
표시 장치(DD)는 윈도우(WM), 표시 모듈 및 하우징(EDC)을 포함할 수 있다. 본 실시예에서, 윈도우(WM)와 하우징(EDC)은 결합되어 표시 장치(DD)의 외관을 구성한다.
윈도우(WM)의 전면은 표시 장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
표시 모듈은 표시 패널 및 입력 감지층을 포함할 수 있다. 표시 패널은 전기적 신호에 따라 영상을 표시하고, 입력 감지층은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 본 발명에 따른 표시 패널은 투과 영역(TA)에 제공되는 태양광을 수광하여 광전현상을 일으키는 광전지 소자를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 모듈에 포함된 표시 패널은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널은 유기발광 표시 패널, 무기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시 패널의 발광층은 무기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널은 유기발광 표시 패널로 설명된다.
하우징(EDC)은 윈도우(WM)와 결합된다. 하우징(EDC)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공한다. 표시 모듈은 내부 공간에 수용될 수 있다. 하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 일 실시예에 따른 표시 장치(DD)는 표시 모듈의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
도 1b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DDa)는 웨어러블 전자 장치일 수 있다. 도 1b에는 웨어러블 전자 장치의 일 예시로 스마트 워치를 도시하였다.
표시 장치(DDa)는 시간 정보, 날씨 정보, 통화, 또는 각종 어플 또는 동작을 수행하기 위한 영상(IM) 등을 표시할 수 있다. 표시 장치(DDa)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 사용자는 터치 동작을 통해 전자 장치(DDa)를 동작할 수 있다. 표시 장치(DDa)는 본체(DE) 및 본체(DE)를 사용자의 신체에 고정하기 위한 스트랩(ST)을 포함할 수 있다. 스트랩(ST)은 본체(DE)로부터 분리 및 교체될 수 있다.
본체(DE)는 도 1a에서 설명한 표시 장치(DD)와 같이 표시 패널 및 입력 감지층을 포함할 수 있다. 본체(DE)의 외관은 원(circle) 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니고, 본체(DE)의 외관은 모서리가 둥근 사각(square) 형상을 가질 수 있다. 이하에서 설명될 표시 장치에 관한 실시예들은 도 1a 및 도 1b에서 설명한 표시 장치(DD, DDa)에 적용될 수 있다.
도 2a를 참조하면, 일 실시예에 따른 표시 장치(DD-1)는 표시 모듈(DM-1) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-1)은 표시 패널(DP-1), 입력 감지층(ISL), 및 컬러 필터층(CFL)을 포함할 수 있다.
표시 패널(DP-1)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 및 봉지층(TFE)을 포함한다. 본 발명에 따른 표시 패널(DP-1)은 플렉서블(flexible) 표시 패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 패널(DP-1)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시 패널 또는 리지드(rigid) 표시 패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로층(DP_CL)은 베이스층(BL) 상에 배치된다. 회로층(DP_CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP_CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동 회로 및 외부 정보를 인식하기 위한 복수개의 센서들 각각에 포함된 센서 구동 회로 등을 포함할 수 있다. 외부 정보는 생체 정보일 수 있다.
본 발명의 일 예로, 센서는 지문 인식 센서, 근접 센서, 홍채 인식 센서 등일 수 있다. 또한, 센서는 광학 방식으로 생체 정보를 인식하는 광학식 센서일 수 있다. 회로층(DP_CL)은 화소 구동 회로를 포함하는 화소 구동부 및 센서 구동 회로를 포함하는 센서 구동부 및 이에 연결된 신호 라인들을 더 포함할 수 있다.
표시 소자층(DP_ED)은 화소들 각각에 포함된 발광 소자, 센서들 각각에 포함된 광감지 소자, 및 광전지 각각에 포함된 광전지 소자를 포함할 수 있다. 본 발명의 일 예로, 광감지 소자는 포토 다이오드일 수 있다. 광학식 지문 센서는 사용자의 지문에 의해 반사된 광을 감지할 수 있다. 광전지 소자는 외부 입력되는 태양광을 기초로 전기적 에너지를 생성하는 광전지(optical photo voltaic)에 해당할 수 있다. 표시 소자층(DP_ED)과 관련된 자세한 설명은 후술한다.
봉지층(TFE)은 표시 소자층(DP_ED)을 밀봉한다. 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 무기막은 무기 물질을 포함하고, 수분/산소로부터 표시 소자층(DP_ED)을 보호할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 표시 소자층(DP_ED)을 보호할 수 있다.
표시 패널(DP-1) 상에 입력 감지층(ISL)이 형성될 수 있다. 입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISL)은 연속 공정에 의해 표시 패널(DP-1) 상에 형성될 수 있다. 즉, 입력 감지층(ISL)이 표시 패널(DP-1) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISL)과 봉지층(TFE) 사이에 배치되지 않는다.
그러나, 대안적으로 입력 감지층(ISL)과 표시 패널(DP-1) 사이에 내부 접착필름이 배치될 수 있다. 이 경우, 입력 감지층(ISL)은 표시 패널(DP-1)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP-1)과 별도의 공정을 통해 제조된 후, 내부 접착필름에 의해 표시 패널(DP-1)의 상면에 고정될 수 있다.
입력 감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시 패널(DP-1)에 제공할 수 있다. 입력 감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 감지 전극들을 포함할 수 있다. 감지 전극들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시 패널(DP-1)은 입력 감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
본 실시예에 따른 표시 모듈(DM-1)은 컬러 필터층(CFL)을 포함할 수 있다. 본 발명의 일 예로, 컬러 필터층(CFL)은 입력 감지층(ISL) 상에 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 컬러 필터층(CFL)은 표시 패널(DP)과 입력 감지층(ISL) 사이에 배치될 수도 있다. 컬러 필터층(CFL)은 복수의 컬러 필터들을 포함할 수 있다.
도 2b를 참조하면, 일 실시예에 따른 표시 장치(DD-2)는 표시 모듈(DM-2) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-2)은 표시 패널(DP-2), 입력 감지층(ISL), 및 광학 부재(POL)를 포함할 수 있다. 표시 패널(DP-2)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 및 봉지층(TFE)을 포함한다. 윈도우(WM), 표시 패널(DP-2), 및 입력 감지층(ISL)에 관한 설명은 도 1a에서 설명한 윈도우(WM), 표시 패널(DP-1), 및 입력 감지층(ISL)과 대응될 수 있다.
본 실시예에 따른 광학 부재(POL)는 입력 감지층(ISL) 상에 배치될 수 있다. 광학 부재(POL)는 외부광의 반사율을 감소시키기 위한 반사 방지 필름, 편광 필름, 및 그레이 필터 중 적어도 어느 하나를 포함할 수 있다. 편광 필름은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
표시 패널(DP-2) 상에 광학 부재(POL)가 배치된 표시 모듈(DM-2)의 경우, 도 1a에 설명한 표시 패널(DP-1)에 컬러 필터층(CFL)이 배치된 표시 모듈(DM-1)보다 윈도우(WM)의 투과 영역(TA)으로 입사되는 태양광의 광량이 많을 수 있다.
도 2c를 참조하면, 일 실시예에 따른 표시 장치(DD-3)는 표시 모듈(DM-3) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-3)은 표시 패널(DP-3), 입력 감지층(ISL), 및 광학 부재(POL)를 포함할 수 있다. 표시 패널(DP-3)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 및 봉지층(TFE)을 포함한다. 본 실시예에 따른 표시 패널(DP-3)은 태양 전지층(OPL)을 더 포함할 수 있다.
윈도우(WM), 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 봉지층(TFE), 입력 감지층(ISL), 및 광학 부재(POL)에 관한 설명은 도 1a 내지 2b에서 설명한 윈도우(WM), 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 봉지층(TFE), 입력 감지층(ISL), 및 광학 부재(POL)와 대응될 수 있다.
태양 전지층(OPL)은 봉지층(TFE)과 입력 감지층(ISL) 사이에 배치될 수 있다. 태양 전지층(OPL)은 투과 영역(TA)에 제공되는 태양광을 수광하여 광전현상을 일으키는 광전지 소자를 포함할 수 있다. 광전지 소자에 관한 설명은 후술하도록 한다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다. 도 3b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 4a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 3a 내지 도 4b에서 설명할 표시 장치(DD-1a)의 적층 구조는 도 2a에서 설명한 표시 장치(DD-1)와 대응될 수 있다.
도 3a 및 도 3b를 참조하면, 일 실시예에 따른 표시 장치(DD-1a)는 표시 패널(DP-1a), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 및 전압 발생기(400)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(ECS), 및 제3 제어 신호(DCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제3 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시 패널(DP-1a)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 제2 초기화 전압(VINT2), 및 리셋 전압(VRST)을 발생한다.
표시 패널(DP-1a)은 투과 영역(TA, 도 1a 참조)에 대응하는 표시 영역(DA) 및 베젤 영역(BZA, 도 1a 참조)에 대응하는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP-1a)은 표시 영역(DA)에 배치되는 복수의 화소들(PX)을 포함할 수 있다. 본 발명의 일 예로, 복수의 화소들(PX)은 제1 및 제2 방향(DR1, DR2) 상에서 교번적으로 배치될 수 있다.
표시 패널(DP-1a)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 및 데이터 라인들(DL1~DLm)을 더 포함한다.
초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1~DLm)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 그리고 데이터 라인들(DL1~DLm)에 각각 전기적으로 연결된다.
복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 3a에 도시된 바와 같이, 첫 번째 행의 화소들(PX)은 제1 초기화 스캔 라인(SIL1), 제1 보상 스캔 라인(SCL1), 제1 및 제2 기입 스캔 라인(SWL1, SWL2)에 연결될 수 있다. 또한, 두 번째 행의 화소들(PX)은 제2 초기화 스캔 라인(SIL2), 제2 보상 스캔 라인(SCL2), 제2 및 제3 기입 스캔 라인(SWL2, SWL3)에 연결될 수 있다. 다만 화소들(PX)과 스캔 라인들의 연결관계는 이에 한정되지 않는다.
스캔 드라이버(300)는 표시 패널(DP-1a)의 비표시 영역(NDA)에 배치될 수 있다. 스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 제1 제어 신호(SCS)는 시작 신호 및 복수의 클럭 신호를 포함할 수 있다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1~SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1~SCLn)로 보상 스캔 신호들을 출력하며, 기입 스캔 라인들(SWL1~SWLn+1)로 기입 스캔 신호들을 출력할 수 있다.
발광 드라이버(350)는 표시 패널(DP-1a)의 비표시 영역(NDA)에 배치될 수 있다. 발광 드라이버(350)는 구동 컨트롤러(100)로부터 제2 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제2 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)가 발광 제어 라인들(EML1~EMLn)에 연결될 수 있다. 이 경우, 스캔 드라이버(300)는 발광 제어 라인들(EM L1~EMLn)로 발광 제어 신호들을 출력할 수 있다.
도 3b에는 도 3a에 도시된 복수의 화소들(PX) 중 하나의 화소(PXij)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들(PX) 각각은 동일한 회로 구조를 가지므로, 상기 화소(PXij)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다.
화소(PXij)는 데이터 라인들(DL1~DLm) 중 i번째 데이터 라인(DLi)(이하, 데이터 라인이라 함), 초기화 스캔 라인들(SIL1~SILn) 중 j번째 초기화 스캔 라인(SILj)(이하, 초기화 스캔 라인이라 함), 보상 스캔 라인들(SCL1~SCLn) 중 j번째 보상 스캔 라인(SCLj)(이하, 보상 스캔 라인이라 함), 기입 스캔 라인들(SWL1~SWLn) 중 j번째 및 j+1번째 스캔 라인(SWLj, SWLj+1)(이하, 제1 및 제2 기입 스캔 라인이라 함), 발광 제어 라인들(EML1~EMLn) 중 j번째 발광 제어 라인(EMLj)(이하, 발광 제어 라인이라 함)에 접속된다.
화소(PXij)는 발광 소자(ED) 및 화소 구동부(PDC)를 포함한다. 발광 소자(ED)는 발광 다이오드일 수 있다. 본 발명의 일 예로, 발광 소자(ED)는 유기 발광층을 포함하는 유기발광 다이오드일 수 있다.
화소 구동부(PDC)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 하나의 커패시터(Cst)를 포함한다. 제1 내지 제7 트랜지스터들(T1~T7)은 모두 P-타입 트랜지스터일 수 있다. 또는, 제1 내지 제7 트랜지스터들(T1~T7)은 모두 N-타입 트랜지스터일 수 있다. 화소 구동부(PDC)는 도 2a에서 설명한 회로층(DP_CL)에 배치된 것일 수 있다.
일 실시예에서, 제1 내지 제7 트랜지스터들(T1~T7) 각각은 저온 폴리 실리콘(low-temperature polycrystalline silicon, LTPS) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제7 트랜지스터들(T1~T7) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 중 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5~T7)는 PMOS 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체를 반도체층으로 하는 NMOS 트랜지스터일 수 있다. 일 실시예에서, 제1 내지 제7 트랜지스터들(T1~T7) 중 적어도 하나가 N-타입 트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다.
초기화 스캔 라인(SILj), 보상 스캔 라인(SCLj), 제1 및 제2 기입 스캔 라인(SWLj, SWLj+1) 및 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj, 이하, 초기화 스캔 신호라 함), j번째 보상 스캔 신호(SCj, 이하, 보상 스캔 신호라 함), j번째 및 j+1번째 기입 스캔 신호(SWj, SWj+1)(이하, 제1 및 제2 기입 스캔 신호라 함), 그리고 j번째 발광 제어 신호(EMj, 이하, 발광 제어 신호라 함)를 화소(PXij)로 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 화소(PXij)로 전달한다. 데이터 신호(Di)는 표시 장치(DD-1a)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다.
제1 및 제2 구동 전압 라인들(VL1, VL2) 각각은 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)을 화소(PXij)로 전달할 수 있다. 또한, 제1 및 제2 초기화 전압 라인들(VL3, VL4)은 각각 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 화소(PXij)로 전달할 수 있다.
제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 수신하는 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 접속된다. 제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 제3 전극을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 소자(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 제1 기입 스캔 라인(SWLj)과 연결된 제3 전극을 포함한다. 제2 트랜지스터(T2)는 제1 기입 스캔 라인(SWLj)을 통해 전달받은 제1 기입 스캔 신호(SWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속된다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제3 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 보상 스캔 라인(SCLj)과 연결된 제3 전극을 포함한다. 제3 트랜지스터(T3)는 보상 스캔 라인(SCLj)을 통해 전달받은 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제3 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제2 초기화 전압(VINT2)이 인가되는 제2 초기화 라인(VL4)과 제1 노드(N1) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제3 전극과 연결된 제1 전극, 제2 초기화 전압(VINT2)이 전달되는 제2 초기화 전압 라인(VL4)과 연결된 제2 전극 및 초기화 스캔 라인(SILj)과 연결된 제3 전극을 포함한다. 제4 트랜지스터(T4)는 초기화 스캔 라인(SILj)을 통해 전달받은 초기화 스캔 신호(SIj)에 따라 턴 온된다. 턴 온된 제4 트랜지스터(T4)는 제2 초기화 전압(VINT2)을 제1 트랜지스터(T1)의 제3 전극에 전달하여 제1 트랜지스터(T1)의 제3 전극의 전위(즉, 제1 노드(N1)의 전위)를 초기화시킨다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 제3 전극을 포함한다. 제5 트랜지스터(T5)는 제1 발광 제어 트랜지스터로 지칭될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 제3 전극을 포함한다. 제6 트랜지스터(T6)는 제2 발광 제어 트랜지스터로 지칭될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제5 트랜지스터(T5)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 발광 소자(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제1 초기화 전압(VINT1)이 전달되는 제1 초기화 전압 라인(VL3)에 연결된 제1 전극, 제6 트랜지스터(T6)의 제2 전극과 연결된 제2 전극 및 제2 기입 스캔 라인(SWLj+1)과 연결된 제3 전극을 포함한다. 제1 초기화 전압(VINT1)은 제2 초기화 전압(VINT2)보다 낮거나 같은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제1 및 제2 초기화 전압(VINT1, VINT2) 각각은 -3.5V의 전압을 가질 수 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 제3 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 소자(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 낮은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제2 구동 전압(ELVSS)은 제1 및 제2 초기화 전압(VINT1, VINT2)보다 낮은 전압 레벨을 가질 수 있다.
초기화 스캔 라인(SILj)을 통해 하이 레벨의 초기화 스캔 신호(SIj)가 제공되면, 하이 레벨의 초기화 스캔 신호(SIj)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 제2 초기화 전압(VINT2)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 제3 전극에 전달되고, 제2 초기화 전압(VINT2)에 의해 제1 노드(N1)가 초기화된다. 따라서, 초기화 스캔 신호(SIj)의 하이 레벨 구간은 화소(PXij)의 초기화 구간일 수 있다.
다음, 보상 스캔 라인(SCLj)을 통해 하이 레벨의 보상 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 제1 트랜지스터(T1)는 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 또한, 로우 레벨의 제1 기입 스캔 신호(SWj)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Di-Vth")이 제1 트랜지스터(T1)의 제3 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 제3 전극의 전위는 보상 전압("Di-Vth")이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압("Di-Vth")이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다. 여기서, 보상 스캔 신호(SCj)의 하이 레벨 구간은 화소(PXij)의 보상 구간으로 지칭될 수 있다.
한편, 제7 트랜지스터(T7)는 제2 기입 스캔 라인(SWLj+1)을 통해 로우 레벨의 제2 기입 스캔 신호(SWj+1)를 공급받아 턴-온된다. 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
본 발명에 따른 화소 구동부(PDC)의 구성은 도 3b에 도시된 실시예에 제한되지 않는다. 도 3b에 도시된 화소 구동부(PDC)는 하나의 예시에 불과하고 화소 구동부(PDC)의 구성은 변형되어 실시될 수 있다.
도 4a는 표시 패널(DP-1a)의 유닛 화소 영역(UPX)을 도시한 것이고, 도 4b는 도 도 4a I-I'를 따라 절단한 단면도이다.
도 4a를 참조하면, 표시 패널(DP-1a)에는 유닛 화소 영역(UPX)이 정의될 수 있다. 유닛 화소 영역(UPX)은 복수 개로 제공될 수 있다. 유닛 화소 영역(UPX)은 제1 유닛 화소 영역(UPX1), 제2 유닛 화소 영역(UPX2), 제3 유닛 화소 영역(UPX3), 및 제4 유닛 화소 영역(UPX4)을 포함할 수 있다.
제1 유닛 화소 영역(UPX1)과 제4 유닛 화소 영역(UPX4)에 배치된 광전지 소자들(OPV)과 화소들(PXG, PXB)의 배열 형태는 서로 대응되고, 제2 유닛 화소 영역(UPX2)과 제3 유닛 화소 영역(UPX3)에 배치된 광전지 소자들(OPV)과 화소들(PXG, PXB)의 배열 형태는 서로 대응될 수 있다. 따라서, 제1 유닛 화소 영역(UPX1)에 대한 설명으로 제4 유닛 화소 영역(UPX4)에 대한 설명을 대신한다. 제2 유닛 화소 영역(UPX2)에 대한 설명으로 제3 유닛 화소 영역(UPX3)에 대한 설명을 대신한다.
제1 유닛 화소 영역(UPX1)에는 광전지 소자들(OPV), 녹색 화소(PXG), 및 청색 화소(PXB)가 배치될 수 있다. 광전지 소자들(OPV)은 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 녹색 화소(PXG)는 청색 화소(PXB)와 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 하나의 광전지 소자(OPV)는 녹색 화소(PXG)와 제2 방향(DR2)으로 이격되고, 청색 화소(PXB)와 제1 방향(DR1)으로 이격될 수 있다. 나머지 하나의 광전지 소자(OPV)는 녹색 화소(PXG)와 제1 방향(DR1)으로 이격되고, 청색 화소(PXB)와 제2 방향(DR2)으로 이격될 수 있다.
제2 유닛 화소 영역(UPX2)에는 광전지 소자들(OPV), 녹색 화소(PXG), 및 적색 화소(PXR)가 배치될 수 있다. 광전지 소자들(OPV)은 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 녹색 화소(PXG)는 적색 화소(PXR)와 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 하나의 광전지 소자(OPV)는 녹색 화소(PXG)와 제2 방향(DR2)으로 이격되고, 적색 화소(PXR)와 제1 방향(DR1)으로 이격될 수 있다. 나머지 하나의 광전지 소자(OPV)는 녹색 화소(PXG)와 제1 방향(DR1)으로 이격되고, 적색 화소(PXR)와 제2 방향(DR2)으로 이격될 수 있다.
일 실시예에 따르면, 적색 화소(PXR), 녹색 화소(PXG) 및 청색 화소(PXB) 각각의 형상은 정사각형 또는 직사각형에 해당할 수 있다. 적색 화소(PXR), 녹색 화소(PXG) 및 청색 화소(PXB) 각각의 크기는 서로 다를 수 있다. 다만, 이에 한정되는 것은 아니며, 적색 화소(PXR), 녹색 화소(PXG) 및 청색 화소(PXB) 각각의 형상 마름모, 원형, 및 타원형 중 어느 하나일 수 있다. 광전지 소자들(OPV)의 형상은 화소들(PXR, PXG, PXB)에 대응될 수 있다. 광전지 소자들(OPV) 각각은 서로 동일한 면적을 가질 수 있다. 다만, 이에 한정되지 않으며, 광전지 소자들(OPV) 각각의 면적은 서로 상이할 수 있다.
도 4b를 참조하면, 일 실시예에 따른 표시 장치(DD-1a)는 표시 모듈(DM-1a) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-1a)은 표시 패널(DP-1a), 입력 감지층(ISL), 및 컬러 필터층(CFL)을 포함할 수 있다. 표시 패널(DP-1a)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 및 봉지층(TFE)을 포함한다.
본 실시예에 따른 표시 패널(DP-1a)에 포함된 구성에 관한 설명은 도 2a에서 설명한 표시 패널(DP-1)에 포함된 구성과 대응될 수 있다. 일 실시예에 따른 표시 소자층(DP_ED)은 화소 정의막(PDL), 화소들(PXR, PXG, PXB) 및 광전지 소자들(OPV)을 포함할 수 있다.
표시 패널(DP-1a)의 표시 영역(DA)은 발광 영역들(PXA) 및 발광 영역들(PXA)과 인접한 비발광 영역(NPXA)을 포함할 수 있다. 녹색 화소(PXG)는 녹색 발광 영역(PXA)에 배치될 수 있다. 청색 화소(PXB)는 청색 발광 영역(PXA)에 배치될 수 있다. 적색 화소(PXR, 생략)는 적색 발광 영역(PXA)에 배치될 수 있다.
발광 영역들(PXA)은 화소들(PXR, PXG, PXB)에서 생성된 광을 제공하는 영역으로 정의될 수 있다. 비발광 영역(NPXA)은 광이 생성되지 않는 영역으로 정의될 수 있다. 비발광 영역(NPXA)은 전지 영역들(OPA) 및 차광 영역들(BMA)을 포함할 수 있다.
본 실시예에 따른 광전지 소자들(OPV)은 비발광 영역(NPXA)에 배치될 수 있다. 광전지 소자들(OPV)은 비발광 영역(NPXA) 중 전지 영역들(OPA)에 배치될 수 있다.
본 실시예에 따른 화소 정의막(PDL)에는 발광 영역들(PXA)과 대응되는 제1 개구부들(OPP1) 및 비발광 영역(NPXA) 중 전지 영역들(OPA)에 대응되는 제2 개구부들(OPP2)이 정의될 수 있다.
제1 개구부들(OPP1) 및 제2 개구부들(OPP2)은 화소 정의막(PDL)이 관통되어 형성된 것일 수 있다. 비발광 영역(NPXA) 내에서 화소 정의막(PDL)과 중첩하는 영역은 차광 영역들(BMA)로 정의될 수 있다.
화소 정의막(PDL)은 고분자 수지로 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리아크릴레이트(Polyacrylate)계 수지 또는 폴리이미드(Polyimide)계 수지를 포함하여 형성될 수 있다. 또한, 화소 정의막(PDL)은 고분자 수지 이외에 무기물을 더 포함하여 형성될 수 있다. 한편, 화소 정의막(PDL)은 광흡수 물질을 포함하여 형성되거나, 흑색 안료 또는 흑색 염료를 포함하여 형성될 수 있다. 흑색 안료 또는 흑색 염료를 포함하여 형성된 화소 정의막(PDL)은 블랙 화소정의막을 구현할 수 있다. 화소 정의막(PDL) 형성 시 흑색 안료 또는 흑색 염료로는 카본 블랙 등이 사용될 수 있으나 실시예가 이에 한정되는 것은 아니다.
녹색 화소(PXG)는 회로층(DP_CL)에 포함된 제1 화소 구동부(PDC1) 및 녹색 발광 소자(ED-G)를 포함할 수 있다. 청색 화소(PXB)는 제2 화소 구동부(PDC2) 및 청색 발광 소자(ED-B)를 포함할 수 있다. 이에 대응되도록 적색 화소(PXR)는 제3 화소 구동부 및 적색 발광 소자(ED-R)를 포함할 수 있다. 이하, 녹색 화소(PXG) 및 청색 화소(PXB)에 관한 설명은 적색 화소(PXR)에 적용될 수 있다.
녹색 발광 소자(ED-G)는 제1 화소 구동부(PDC1)에 연결된 제1 전극(AE-G), 제2 전극(CE), 및 발광층(EML-G)을 포함할 수 있다. 발광층(EML-G)은 제1 전극(AE-G)과 제2 전극(CE)의 사이에 배치될 수 있다. 발광층(EML-G)은 유기 발광 재료를 포함하는 것이거나, 또는 퀀텀닷 재료를 포함하는 것일 수 있다.
또한, 녹색 발광 소자(ED-G)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 포함하는 것일 수 있다. 정공 제어층(HTR)은 제1 전극(AE-G)과 발광층(EML-G) 사이에 배치되고, 전자 제어층(ETR)은 발광층(EML-G)과 제2 전극(CE) 사이에 배치되는 것일 수 있다.
청색 발광 소자(ED-B)는 제2 화소 구동부(PDC2)에 연결된 제1 전극(AE-B), 제2 전극(CE), 및 발광층(EML-B)을 포함할 수 있다. 발광층(EML-B)은 제1 전극(AE-B)과 제2 전극(CE)의 사이에 배치될 수 있다. 발광층(EML-B)은 유기 발광 재료를 포함하는 것이거나, 또는 퀀텀닷 재료를 포함하는 것일 수 있다.
또한, 청색 발광 소자(ED-B)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 포함하는 것일 수 있다. 정공 제어층(HTR)은 제1 전극(AE-B)과 발광층(EML-B) 사이에 배치되고, 전자 제어층(ETR)은 발광층(EML-B)과 제2 전극(CE) 사이에 배치되는 것일 수 있다.
본 실시예에 따르면 제1 전극들(AE-G, AE-B) 각각은 제1 개구부들(OPP1) 중 대응되는 제1 개구부(OPP1)에 의해 적어도 일부가 노출될 수 있다. 발광층들(EML-G, EML-B)은 제1 개구부들(OPP1) 중 대응되는 제1 개구부(OPP1)에 배치될 수 있다.
복수의 화소들(PXG, PXB, PXR)에 포함된 정공 제어층(HTR), 전자 제어층(ETR), 및 제2 전극(CE) 중 적어도 어느 하나는 공통층으로 제공되고, 일체의 형상을 가질 수 있다. 도 4b에는 전자 제어층(ETR) 및 제2 전극(CE)이 공통층으로 제공되어 일체의 형상을 갖는 것을 도시하였으나, 정공 제어층(HTR)도 일체의 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에 따른 표시 패널(DP-1a)의 표시 소자층(DP_ED)은 광전지 소자들(OPV)을 포함할 수 있다. 광전지 소자들(OPV)은 비발광 영역(NPXA) 중 전지 영역들(OPA)에 배치될 수 있다.
광전지 소자들(OPV) 각각은 제1 전극(AE, 제1 전지 전극), 제2 전극(CE, 제2 전지 전극), 및 광전지층(PVL)을 포함하는 것일 수 있다. 제1 전극들(AE)은 제2 개구부들(OPP2) 중 대응되는 제2 개구부(OPP2)에 의해 적어도 일부가 노출될 수 있다. 광전지층(PVL)은 제2 개구부들(OPP2) 중 대응되는 제2 개구부(OPP2)에 배치될 수 있다.
표시 소자층(DP_ED)에서 제1 전극(AE-G, AE-B, AE)은 동일층 상에 배치될 수 있다. 제1 전극(AE-G, AE-B, AE)은 금속재료, 금속합금 또는 도전성 화합물로 형성될 수 있다. 제1 전극(AE-G, AE-B, AE)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 하지만 실시예가 이에 한정되지 않는다. 또한, 제1 전극(AE-G, AE-B, AE)은 화소 전극 또는 감지 전극일 수 있다. 제1 전극(AE-G, AE-B, AE)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제1 전극(AE-G, AE-B, AE)이 투과형 전극인 경우, 제1 전극(AE-G, AE-B, AE)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등을 포함할 수 있다.
제1 전극(AE-G, AE-B, AE)이 반투과형 전극 또는 반사형 전극인 경우, 제1 전극(AE-G, AE-B, AE)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다.
제2 전극(CE)은 공통 전극일 수 있다. 제2 전극(CE)은 캐소드(cathode) 또는 애노드(anode)일 수 있으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(AE-G, AE-B, AE)이 애노드인 경우 제2 전극(CE)은 캐소드일 수 있고, 제1 전극(AE-G, AE-B, AE)이 캐소드인 경우 제2 전극(CE)은 애노드일 수 있다.
제2 전극(CE)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제2 전극(CE)이 투과형 전극인 경우, 제2 전극(CE)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다. 제2 전극(CE)이 반투과형 전극 또는 반사형 전극인 경우, 제2 전극(CE)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgAg)을 포함할 수 있다.
광전지 소자들(OPV) 각각은 제1 전극(AE)과 제2 전극(CE) 사이에 배치되고, 광전지층(PVL)을 포함하는 것일 수 있다. 광전지층(PVL)은 제2 개구부들(OPP2) 중 대응되는 제2 개구부(OPP2)에 배치될 수 있다. 광전지층(PVL)은 광을 수신하여 전기적 에너지로 변환하는 전지 물질을 포함하는 것일 수 있다. 일 실시예에서, 광전지층(PVL)은 결정질 실리콘계(C-SI) 물질을 포함할 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다.
일 실시예에 따른 광전지 소자들(OPV) 각각은 정공 제어층(HTR) 및 전자 제어층(ETR)을 포함하는 것일 수 있다. 정공 제어층(HTR)은 제1 전극(AE)과 광전지층(PVL) 사이에 배치되고, 전자 제어층(ETR)은 광전지층(PVL)과 제2 전극(CE) 사이에 배치되는 것일 수 있다.
일 실시예에서, 발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)을 구성하는 정공 제어층(HTR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 예를 들어, 정공 제어층(HTR)은 정공 주입층 또는 정공 수송층의 단일층의 구조를 가질 수도 있고, 정공 주입 물질 및 정공 수송 물질로 이루어진 단일층 구조를 가질 수도 있다.
일 실시예에서, 발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)에 포함된 정공 제어층(HTR)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
또한, 일 실시예에서 발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)을 구성하는 전자 제어층(ETR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
예를 들어, 전자 제어층(ETR)은 전자 주입층 또는 전자 수송층의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 전자 제어층(ETR)은, 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 차례로 적층된 복수의 층들을 더 포함할 수 있다.
발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)을 구성하는 제2 전극(CE)은 공통층으로 제공될 수 있다. 이에 따라, 발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)을 구성하는 제2 전극(CE)은 일체의 형상을 가질 수 있다.
광전지 소자들(OPV)은 표시 영역(DA) 내에 배치됨에 따라, 표시 영역(DA)으로 입사되는 태양광(photovoltaic)을 수광하여 광전현상을 일으킬 수 있다. 광전지 소자들(OPV)에 의해 빛 에너지가 전기 에너지로 변환되고, 변환된 전기 에너지는 전원 공급 모듈(예를 들어, 베터리 등)로 전기 에너지를 공급할 수 있다. 본 발명에 따른 표시 장치(DD-1a)는 표시 패널(DP-1a)에 포함된 추가 에너지원을 포함함에 따라, 소비 전력이 개선된 표시 장치(DD-1a)를 제공할 수 있다. 일 실시예에 따른 표시 패널(DP-1a)에는 광전지 소자들(OPV)에 의해 변환된 전기 에너지를 저장하는 콘덴서를 더 포함할 수 있다.
일 실시예에 따른 표시 소자층(DP_ED)은 보호층(CPL)을 더 포함할 수 있다. 보호층(CPL)은 공통층인 제2 전극(CE) 상에 배치되어 제2 전극(CE)을 직접 커버할 수 있다. 보호층(CPL)은 후속공정에서 제2 전극(CE)을 보호한다. 보호층(CPL)은 유기물질을 포함할 수 있다.
봉지층(TFE)은 표시 소자층(DP_ED) 상에 배치되어 발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)에 공통적으로 배치된다. 봉지층(TFE)은 복수 개의 절연층을 포함할 수 있다. 봉지층(TFE)은 습기 및 이물질로부터 발광 소자들(ED-G, ED-B) 및 광전지 소자들(OPV)을 보호한다.
입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 입력 감지층(ISL)은 복수의 감지 전극들 및 적어도 하나의 감지 절연층을 포함할 수 있다. 입력 감지층(ISL)은 외부 입력을 감지할 수 있다.
컬러 필터층(CFL)은 표시 소자층(DP_ED) 상에 배치될 수 있다. 컬러 필터층(CFL)은 컬러 필터들(CF-G, CF-B) 및 차광층(BM)을 포함할 수 있다. 컬러 필터들(CF-G, CF-B)은 적색 컬러 필터(생략), 녹색 컬러 필터(CF-G) 및 청색 컬러 필터(CF-B)를 포함하는 것일 수 있다. 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터는 각각 적색 발광 영역(PXA), 녹색 발광 영역(PXA), 및 청색 발광 영역(PXA)에 중첩하여 배치될 수 있다.
녹색 컬러 필터(CF-G)는 녹색 발광 소자(ED-G) 및 하나의 광전지 소자(OPV)와 중첩하는 것일 수 있다. 청색 컬러 필터(CF-B)는 청색 발광 소자(ED-B) 및 다른 하나의 광전지 소자(OPV)와 중첩하는 것일 수 있다.
컬러 필터들(CF-G, CF-B)은 적색광, 녹색광, 및 청색광을 투과시키는 것일 수 있다. 컬러 필터들(CF-G, CF-B)은 고분자 감광수지와 안료 또는 염료를 포함하는 것일 수 있다.
차광층(BM)은 표시 소자층(DP_ED) 상에 배치될 수 있다. 차광층(BM)에는 발광 영역들(PXA)과 일대일로 대응되는 복수의 차광 개구부들(BM-OP)이 정의될 수 있다. 차광층(BM)은 컬러 필터들(CF-G, CF-B)에 의해 커버될 수 있다. 예를 들어, 복수의 차광 개구부들(BM-OP)은 컬러 필터들(CF-G, CF-B)에 의해 커버될 수 있다. 차광층(BM)은 차광 영역들(BMA)에 중첩할 수 있다.
차광층(BM)은 입력 감지층(ISL) 상에 배치되고 이웃하는 컬러 필터들(CF-G, CF-B)의 경계에 중첩하는 것일 수 있다. 차광층(BM)은 빛 샘 현상을 방지하고, 인접하는 컬러 필터들(CF-G, CF-B) 사이의 경계를 구분하는 것일 수 있다.
차광층(BM)은 블랙 매트릭스(black matrix)일 수 있다. 차광층(BM)은 유기 안료 또는 염료를 포함하는 것일 수 있다. 차광층(BM)은 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 차광층(BM)은 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol monomethyl ether acetate), 3-메톡시부틸아세테이트(3-methoxybutyl acetate) 및 유기 흑색 안료를 포함한 차광 조성물로부터 형성된 것일 수 있다. 또한, 차광층(BM)은 화소 정의막(PDL)과 중첩하는 것일 수 있다.
컬러 필터층(CFL) 상에는 윈도우(WM)가 배치될 수 있다. 윈도우(WM)와 컬러 필터층(CFL) 사이에는 이들을 결합시키는 별도의 접착층이 배치될 수 있다. 접착층은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 및 감압 접착제(PSA, Pressure Sensitive Adhesive) 중 어느 하나를 포함할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다. 도 5b는 본 발명의 일 실시예에 따른 화소 및 센서의 등가 회로도이다. 도 6a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 6b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 5a 내지 도 6b에서 설명할 표시 장치(DD-1b)의 적층 구조는 도 2a에서 설명한 표시 장치(DD-1)의 적층 구조와 대응될 수 있다. 도 1a 내지 도 4b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며 중복된 설명은 생략한다.
도 5a를 참조하면, 일 실시예에 따른 표시 장치(DD-1b)는 표시 패널(DP-1b), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 및 전압 발생기(400)를 포함할 수 있다. 일 실시예에 따른 표시 장치(DD-1b)는 리드 아웃 회로(500)를 더 포함한다.
데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 전압 발생기(400)는 도 3a에서 설명한 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 전압 발생기(400)와 대응될 수 있다.
일 실시예에 따른 표시 패널(DP-1b)은 표시 영역(DA)에 배치되는 복수의 화소들(PX) 및 표시 영역(DA)에 배치되는 복수의 센서들(FX)을 포함할 수 있다. 본 발명의 일 예로, 복수의 센서들(FX) 각각은 서로 인접하는 두 개의 화소들(PX) 사이에 배치될 수 있다. 복수의 화소들(PX) 및 복수의 센서들(FX)은 제1 및 제2 방향(DR1, DR2) 상에서 교번적으로 배치될 수 있다.
복수의 센서들(FX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn) 및 리드아웃라인들(RL1~RLm)에 각각 전기적으로 연결된다. 복수의 센서들(FX) 각각은 2개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 첫 번째 행의 센서들(FX)은 제1 초기화 스캔 라인(SIL1) 및 제1 보상 스캔 라인(SCL1)에 연결될 수 있다. 또한, 두 번째 행의 센서들(FX)은 제2 초기화 스캔 라인(SIL2) 및 제2 보상 스캔 라인(SCL2)에 연결될 수 있다.
리드 아웃 회로(500)는 구동 컨트롤러(100)로부터 제어 신호(RCS)를 수신한다. 리드 아웃 회로(500)는 제어 신호(RCS)에 응답해서, 리드아웃라인들(RL1~RLm)로부터 감지 신호들을 수신할 수 있다. 리드 아웃 회로(500)는 리드아웃라인들(RL1~RLm)로부터 수신된 감지 신호들을 가공하고, 가공된 감지 신호들(S_FS)을 구동 컨트롤러(100)로 제공할 수 있다. 구동 컨트롤러(100)는 감지 신호들(S_FS)에 근거하여 생체 정보를 인식할 수 있다.
도 5b에는 복수의 화소들(PX) 중 하나의 화소(PXij)의 등가 회로도 및 복수의 센서들(FX) 중 하나의 센서(FXij)의 등가 회로도가 예시적으로 도시되었다. 화소(PXij)의 등가 회로도는 도 3b에서 설명한 등가 회로도에 대응될 수 있다.
도 5b를 참조하면, 센서(FXij)는 리드아웃라인들(RL1~RLm) 중 i번째 리드아웃라인(RLi)(이하, 리드아웃라인이라 함), 초기화 스캔 라인(SILj), 보상 스캔 라인(SCLj)에 접속된다. 상기 센서(FXij)는 제1 및 제2 구동 전압 라인(VL1, VL2), 리셋 전압 라인(VL5)에 더 접속될 수 있다.
센서(FXij)는 광감지 소자(OPD, 도 6b 참조) 및 센서 구동부(SDC)를 포함한다. 일 실시예에서, 센서(FXij)는 복수의 광감지 소자들(n_OPD) 및 하나의 센서 구동부(SDC)를 포함할 수 있다. 예를 들어, 하나의 센서 구동부(SDC)에는 n개의 광감지 소자들(n_OPD)이 연결될 수 있다. 광감지 소자(OPD)는 포토 다이오드일 수 있다. 본 발명의 일 예로, 광감지 소자(OPD)는 광전 변환층으로 유기 물질을 포함하는 유기 포토 다이오드일 수 있다. 광감지 소자(OPD)의 애노드는 제1 센싱 노드(SN1)에 연결되고, 캐소드는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다.
센서 구동부(SDC)는 3개의 트랜지스터들(ST1, ST2, ST3)을 포함한다. 3개의 트랜지스터들(ST1, ST2, ST3)은 각각 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)일 수 있다. 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 일부는 P-타입 트랜지스터일 수 있고, 일부는 N-타입 트랜지스터일 수 있다. 본 발명의 일 예로, 증폭 트랜지스터(ST2)는 PMOS 트랜지스터일 수 있고, 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)는 NMOS 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)가 모두 N-타입 트랜지스터이거나, 모두 P-타입 트랜지스터일 수도 있다.
리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 일부(예를 들어, 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3))는 화소(PXij)의 제3 및 제4 트랜지스터(T3, T4)와 동일한 타입의 트랜지스터일 수 있다. 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 일부(예를 들어, 증폭 트랜지스터(ST2))는 화소(PXij)의 제1 및 제2 트랜지스터(T1, T2)와 동일한 타입의 트랜지스터일 수 있다.
본 발명에 따른 센서 구동부(SDC)의 회로 구성은 도 5b에 제한되지 않는다. 도 5b에 도시된 센서 구동부(SDC)는 하나의 예시에 불과하고 센서 구동부(SDC)의 구성은 변형되어 실시될 수 있다.
리셋 트랜지스터(ST1)는 리셋 전압(VRST)을 수신하는 리셋 전압 라인(VL5)에 연결된 제1 전극, 제1 센싱 노드(SN1)와 연결된 제2 전극 및 보상 스캔 신호(SCj)를 수신하는 보상 스캔 라인(SCLj)에 연결된 제3 전극을 포함한다. 리셋 트랜지스터(ST1)는 보상 스캔 신호(SCj)에 응답해서 제1 센싱 노드(SN1)의 전위를 리셋 전압(VRST)으로 리셋시킬 수 있다. 본 발명의 일 예로, 리셋 전압(VRST)은 제1 및 제2 기입 스캔 신호(SWj, SWj+1)의 활성화 구간(즉, 로우 레벨 구간)에 대응하는 전압 레벨을 가질 수 있다. 리셋 전압(VRST)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가질 수 있다.
리셋 트랜지스터(ST1)는 리셋 전압 라인(VL5)과 제1 센싱 노드(SN1) 사이에서 직렬 연결된 복수의 서브 리셋 트랜지스터를 포함할 수 있다. 본 발명의 일 예로, 리셋 트랜지스터(ST1)는 제1 서브 리셋 트랜지스터(ST1_1) 및 제2 서브 리셋 트랜지스터(ST1_2)를 포함한다. 제1 서브 리셋 트랜지스터(ST1_1)의 제3 전극 및 제2 서브 리셋 트랜지스터(ST1_2)의 제3 전극은 보상 스캔 라인(SCLj)에 연결된다. 또한, 제1 서브 리셋 트랜지스터(ST1_1)의 제2 전극과 제2 서브 리셋 트랜지스터(ST1_2)의 제1 전극은 서로 전기적으로 연결될 수 있다. 또한 제1 서브 리셋 트랜지스터(ST1_1)의 제1 전극은 리셋 전압 라인(VL5)과 연결되며, 제2 서브 리셋 트랜지스터(ST1_2)의 제2 전극은 제1 센싱 노드(SN1)와 전기적으로 연결될 수 있다. 그러나, 서브 리셋 트랜지스터의 개수는 이에 한정되지 않고, 다양하게 변형될 수 있다.
증폭 트랜지스터(ST2)는 제1 구동 전압(ELVDD)을 수신하는 제1 구동 전압 라인(VL1)에 연결된 제1 전극, 제2 센싱 노드(SN2)와 연결된 제2 전극 및 제1 센싱 노드(SN1)와 연결된 제3 전극을 포함한다. 증폭 트랜지스터(ST2)는 제1 센싱 노드(SN1)의 전위에 따라 턴 온되어 제2 센싱 노드(SN2)로 제1 구동 전압(ELVDD)을 인가할 수 있다.
출력 트랜지스터(ST3)는 제2 센싱 노드(SN2)와 연결된 제1 전극, 리드아웃라인(RLi)과 연결된 제2 전극 및 초기화 스캔 신호(SIj)를 수신하는 초기화 스캔 라인(SILj)에 연결된 제3 전극을 포함한다. 출력 트랜지스터(ST3)는 초기화 스캔 신호(SIj)에 응답해서 감지 신호(FSi)를 리드아웃라인(RLi)으로 전달할 수 있다.
표시 패널(DP-1b)에는 화소(PXij) 및 센서(FXij)가 구비되고, 화소(PXij)를 구동하기 위한 초기화 스캔 신호(SIj) 및 보상 스캔 신호(SCj)를 이용하여 센서(FXij)가 구동될 수 있다. 특히, 화소(PXij)의 제3 및 제4 트랜지스터(T3, T4)로 공급되는 초기화 스캔 신호(SIj) 및 보상 스캔 신호(SCj)가 센서(FXij)의 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)로 공급될 수 있다. 따라서, 센서(FXij)를 구동하는데 필요한 별도의 신호 배선 또는 회로가 불필요하므로, 센서(FXij)를 표시 패널(DP-1b)에 배치하더라도, 개구율 감소를 최소화 또는 방지할 수 있다.
도 6a는 표시 패널(DP-1b)의 유닛 화소 영역(UPX)을 도시한 것이고, 도 6b는 도 도 6a의 II-II'를 따라 절단한 단면도이다.
도 6a를 참조하면, 표시 패널(DP-1b)에는 유닛 화소 영역(UPX)이 정의될 수 있다. 유닛 화소 영역(UPX)은 복수 개로 제공될 수 있다. 유닛 화소 영역(UPX)은 제1 유닛 화소 영역(UPX1), 제2 유닛 화소 영역(UPX2), 제3 유닛 화소 영역(UPX3), 및 제4 유닛 화소 영역(UPX4)을 포함할 수 있다.
제1 유닛 화소 영역(UPX1)과 제4 유닛 화소 영역(UPX4)에 배치된 광센서(FPS), 광전지 소자(OPV), 및 화소들(PXG, PXB)의 배열 형태는 서로 대응되고, 제2 유닛 화소 영역(UPX2)과 제3 유닛 화소 영역(UPX3)에 배치된 광센서(FPS), 광전지 소자(OPV), 및 화소들(PXG, PXR)의 배열 형태는 서로 대응될 수 있다. 따라서, 제1 유닛 화소 영역(UPX1)에 대한 설명으로 제4 유닛 화소 영역(UPX4)에 대한 설명을 대신한다. 제2 유닛 화소 영역(UPX2)에 대한 설명으로 제3 유닛 화소 영역(UPX3)에 대한 설명을 대신한다.
제1 유닛 화소 영역(UPX1)에는 광센서(FPS), 광전지 소자(OPV), 녹색 화소(PXG), 및 청색 화소(PXB)가 배치될 수 있다. 광센서(FPS)와 광전지 소자(OPV)는 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 녹색 화소(PXG)는 청색 화소(PXB)와 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 광센서(FPS)는 녹색 화소(PXG)와 제2 방향(DR2)으로 이격되고, 청색 화소(PXB)와 제1 방향(DR1)으로 이격될 수 있다. 광전지 소자(OPV)는 녹색 화소(PXG)와 제1 방향(DR1)으로 이격되고, 청색 화소(PXB)와 제2 방향(DR2)으로 이격될 수 있다.
제2 유닛 화소 영역(UPX2)에는 광센서(FPS), 광전지 소자(OPV), 녹색 화소(PXG), 및 적색 화소(PXR)가 배치될 수 있다. 광센서(FPS)와 광전지 소자(OPV)은 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 녹색 화소(PXG)는 적색 화소(PXR)와 제1 방향(DR1) 및 제2 방향(DR2) 각각의 사선 방향으로 이격될 수 있다. 광센서(FPS)는 녹색 화소(PXG)와 제2 방향(DR2)으로 이격되고, 적색 화소(PXR)와 제1 방향(DR1)으로 이격될 수 있다. 광전지 소자(OPV)는 녹색 화소(PXG)와 제1 방향(DR1)으로 이격되고, 적색 화소(PXR)와 제2 방향(DR2)으로 이격될 수 있다.
일 실시예에 따르면, 광센서(FPS)의 면적과 광전지 소자(OPV)의 면적은 서로 상이할 수 있다. 예를 들어, 광센서(FPS)의 면적이 광전지 소자(OPV)의 면적보다 클 수 있다. 다만, 이에 한정되는 것은 아니고, 광전지 소자(OPV)의 면적은 광센서(FS)의 면적과 같거나 클 수 있다.
도 6b를 참조하면, 일 실시예에 따른 표시 장치(DD-1b)는 표시 모듈(DM-1b) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-1b)은 표시 패널(DP-1b), 입력 감지층(ISL), 및 컬러 필터층(CFL)을 포함할 수 있다. 표시 패널(DP-1b)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 및 봉지층(TFE)을 포함한다.
본 실시예에 따른 표시 패널(DP-1b)에 포함된 구성에 관한 설명은 도 2a 및 도 4b에서 설명한 표시 패널(DP-1, DP-1a)에 포함된 구성과 대응될 수 있다. 일 실시예에 따른 표시 소자층(DP_ED)은 화소 정의막(PDL), 화소들(PXR, PXG, PXB), 광센서들(FPS), 및 광전지 소자들(OPV)을 포함할 수 있다.
표시 패널(DP-1b)의 표시 영역(DA)은 발광 영역들(PXA) 및 발광 영역들(PXA)과 인접한 비발광 영역(NPXA)을 포함할 수 있다. 녹색 화소(PXG)는 녹색 발광 영역(PXA)에 배치될 수 있다. 청색 화소(PXB)는 청색 발광 영역(PXA)에 배치될 수 있다. 적색 화소(PXR, 생략)는 적색 발광 영역(PXA)에 배치될 수 있다.
본 실시예에 따른 광센서들(FPS) 및 광전지 소자들(OPV)은 비발광 영역(NPXA)에 배치될 수 있다. 광전지 소자들(OPV)은 비발광 영역(NPXA) 중 전지 영역들(OPA)에 배치되고, 광센서들(FPS)은 비발광 영역(NPXA) 중 센싱 영역들(OSA)에 배치될 수 있다.
본 실시예에 따른 화소 정의막(PDL)에는 발광 영역들(PXA)과 대응되는 제1 개구부들(OPP1) 및 비발광 영역(NPXA) 중 전지 영역들(OPA)에 대응되는 제2 개구부들(OPP2)이 정의될 수 있다. 또한, 화소 정의막(PDL)에는 비발광 영역(NPXA) 중 센싱 영역들(OSA)에 대응되는 제3 개구부들(OPP3)이 정의될 수 있다.
제1 개구부들(OPP1), 제2 개구부들(OPP2), 및 제3 개구부들(OPP3)은 화소 정의막(PDL)이 관통되어 형성된 것일 수 있다. 비발광 영역(NPXA) 내에서 화소 정의막(PDL)과 중첩하는 영역은 차광 영역들(BMA)로 정의될 수 있다.
화소들(PXG, PXB) 각각은 화소 구동부(PDC1, PDC2) 및 발광 소자(ED-G, ED-B)를 포함할 수 있다. 발광 소자(ED-G, ED-B)는 화소 구동부(PDC1, PDC2)에 연결된 제1 전극(AE-G, AE-B), 제2 전극(CE), 및 발광층(EML-G, EML-B)을 포함할 수 있다.
또한, 발광 소자(ED-G, ED-B)는 제1 전극(AE-G, AE-B)과 발광층(EML-G, EML-B) 사이에 배치된 정공 제어층(HTR) 및 발광층(EML-G, EML-B)과 제2 전극(CE) 사이에 배치된 전자 제어층(ETR)을 더 포함하는 것일 수 있다. 정공 제어층(HTR), 전자 제어층(ETR), 및 제2 전극(CE) 중 적어도 어느 하나는 공통층으로 제공되고, 일체의 형상을 가질 수 있다.
본 실시예에 따르면 제1 전극들(AE-G, AE-B) 각각은 제1 개구부들(OPP1) 중 대응되는 제1 개구부(OPP1)에 의해 적어도 일부가 노출될 수 있다. 발광층들(EML-G, EML-B)은 제1 개구부들(OPP1) 중 대응되는 제1 개구부(OPP1)에 배치될 수 있다.
광전지 소자들(OPV) 각각은 제1 전극(AE, 제1 전지 전극), 제2 전극(CE, 제2 전지 전극), 및 광전지층(PVL)을 포함하는 것일 수 있다. 제1 전극들(AE)은 제2 개구부들(OPP2) 중 대응되는 제2 개구부(OPP2)에 의해 적어도 일부가 노출될 수 있다. 광전지층(PVL)은 제2 개구부들(OPP2) 중 대응되는 제2 개구부(OPP2)에 배치될 수 있다.
일 실시예에 따른 광센서들(FS) 각각은 광감지 소자(OPD) 및 센서 구동부(SDC)를 포함할 수 있다. 센서 구동부(SDC)는 도 5b에서 설명한 센서 구동부(SDC)와 대응될 수 있다.
하나의 광감지 소자(OPD)는 하나의 센서 구동부(SDC)와 전기적으로 연결될 수 있다. 광감지 소자(OPD)는 유기 포토 다이오드를 포함할 수 있다. 일 실시예에 따르면, 두 개 이상(n개)의 광감지 소자들(OPD)은 하나의 센서 구동부(SDC)에 연결될 수도 있다.
광감지 소자들(OPD) 각각은 제1 전극(AE, 제1 센서 전극), 제2 전극(CE, 제2 센서 전극), 및 수광층(OPL)을 포함하는 것일 수 있다. 제1 전극들(AE) 각각은 제3 개구부들(OPP3) 중 대응되는 제3 개구부(OPP3)에 의해 적어도 일부가 노출될 수 있다. 수광층들(OPL) 각각은 제3 개구부들(OPP3) 중 대응되는 제3 개구부(OPP3)에 배치될 수 있다.
광감지 소자들(OPD) 각각은 정공 제어층(HTR) 및 전자 제어층(ETR)을 포함하는 것일 수 있다. 정공 제어층(HTR)은 제1 전극(AE)과 수광층(OPL) 사이에 배치되고, 전자 제어층(ETR)은 수광층(OPL)과 제2 전극(CE) 사이에 배치되는 것일 수 있다. 정공 제어층(HTR), 전자 제어층(ETR), 및 제2 전극(CE) 중 적어도 어느 하나는 공통층으로 제공되고, 일체의 형상을 가질 수 있다.
수광층(OPL)은 광을 수신하여 전기적 신호로 변환하는 수광 물질을 포함하는 것일 수 있다. 예를 들어, 일 실시예에서 수광층(OPL)은 유기 수광 물질을 포함하는 것일 수 있다. 일 실시예에서, 수광층(OPL)은 유기 고분자 물질 등을 수광 물질로 포함할 수 있으며, 예를 들어, 수광층(OPL)은 공액 고분자(conjugated polymer)를 포함할 수 있다. 수광층(OPL)은 티오펜계 공액 고분자, 벤조디티오펜계 공액 고분자, 티에노[3,4-c]피롤-4,6-디온(TPD)계 공액 고분자, 디케토-피롤-피롤(DPP)계 공액 고분자, 벤조티아디아졸(BT)계 공액 고분자 등을 포함할 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다.
본 실시예에 따른 표시 패널(DP-1b)은 표시 영역(DA)에 배치되고 화소들(PXG, PXB)과 이격된 광전지 소자들(OPV)를 포함함에 따라, 소비 전력이 개선된 표시 장치(DD-1b)를 제공할 수 있다. 이와 동시에 표시 패널(DP-1b)은 표시 영역(DA)에 배치되고 화소들(PXG, PXB) 및 광전지 소자들(OPV)과 이격된 광센서들(FS)을 포함함에 따라 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 7b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 7a 및 도 7b에서 설명할 표시 장치(DD-2)의 적층 구조는 도 2b에서 설명한 표시 장치(DD-2)의 적층 구조와 대응될 수 있다. 도 1a 내지 도 6b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며 중복된 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 일 실시예에 따른 표시 장치(DD-2)는 표시 모듈(DM-2) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-2)은 표시 패널(DP-2), 입력 감지층(ISL), 및 광학 부재(POL)를 포함할 수 있다. 표시 패널(DP-2)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 및 봉지층(TFE)을 포함한다. 윈도우(WM), 표시 패널(DP-2), 및 입력 감지층(ISL)에 관한 설명은 도 1a에서 설명한 윈도우(WM), 표시 패널(DP-1), 및 입력 감지층(ISL)과 대응될 수 있다.
본 실시예에 따른 광학 부재(POL)는 입력 감지층(ISL) 상에 배치될 수 있다. 광학 부재(POL)는 외부광의 반사율을 감소시키기 위한 반사 방지 필름, 편광 필름, 및 그레이 필터 중 적어도 어느 하나를 포함할 수 있다. 편광 필름은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
표시 패널(DP-2) 상에 광학 부재(POL)가 배치된 표시 모듈(DM-2)의 경우, 도 4b 및 도 6b에서 설명한 표시 패널(DP-1a, DP-1B)에 컬러 필터층(CFL)이 배치된 표시 모듈(DM-1a, DM-1b)보다 윈도우(WM)의 투과 영역(TA)으로 입사되는 태양광의 광량이 많을 수 있다.
본 실시예에 따른 표시 패널(DP-2)에는 유닛 화소 영역(UPX)이 정의될 수 있다. 유닛 화소 영역(UPX)은 복수 개로 제공될 수 있다. 유닛 화소 영역(UPX)은 제1 유닛 화소 영역(UPX1), 제2 유닛 화소 영역(UPX2), 제3 유닛 화소 영역(UPX3), 및 제4 유닛 화소 영역(UPX4)을 포함할 수 있다.
본 실시예에 따르면, 제1 및 제4 유닛 화소 영역들(UPX1, UPX4)에는 이격된 녹색 화소(PXG), 및 청색 화소(PXB)가 배치되고, 제2 및 제3 유닛 화소 영역들(UPX2, UPX3)에는 이격된 녹색 화소(PXG), 및 적색 화소(PXR)가 배치될 수 있다. 또한, 유닛 화소 영역(UPX)의 비발광 영역(PXA) 전면에 중첩하는 광전지 소자(OPV)가 배치될 수 있다.
본 발명에 따른 화소 정의막(PDL)은 화소들(PXG, PXB, PXR)을 둘러싸는 폐 라인 형상의 패턴들을 포함할 수 있다. 화소 정의막(PDL)에는 화소들(PXG, PXB, PXR) 각긱에 포함된 제1 전극(AE-G, AE-B)의 적어도 일부를 노출시키는 제1 개구부들(OPP1) 및 비발광 영역(NPXA)과 중첩하는 제2 개구부(OPP2)가 정의될 수 있다.
본 실시예에서 광전지 소자(OPV)는 제1 전극(AE, 제1 전지 전극), 제2 전극(CE, 제2 전지 전극), 및 광전지층(PVL)을 포함하는 것일 수 있다. 제1 전극(AE)은 제2 개구부(OPP2)에 의해 적어도 일부가 노출될 수 있다. 광전지층(PVL)은 제2 개구부(OPP2)에 배치될 수 있다.
일 실시예에 따른 광전지 소자(OPV)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 포함하는 것일 수 있다. 정공 제어층(HTR)은 제1 전극(AE)과 광전지층(PVL) 사이에 배치되고, 전자 제어층(ETR)은 광전지층(PVL)과 제2 전극(CE) 사이에 배치되는 것일 수 있다.
본 실시예에 따른 표시 패널(DP-2)은 입력 감지층(ISL) 상에 광학 부재(POL)가 배치됨에 따라, 컬러 필터층(CFL, 도 4b 및 도 6b 참조)이 배치되는 표시 패널(DP-1a, DP-1b) 대비 윈도우(WM)의 투과 영역(TA, 도 2b)으로 입사되는 태양광의 광량이 많을 수 있다. 또한, 화소 정의막(PDL)을 제외한 비발광 영역(PXA)과 대응되는 전체 영역에 광전지층(PVL)이 배치됨에 따라, 빛 에너지가 전기 에너지로 변환되는 양이 증가될 수 있다. 이에 따라, 소비 전력이 개선된 표시 장치(DD-2)를 제공할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다. 도 8b는 본 발명의 일 실싱예에 따른 입력 감지층의 일 영역을 확대한 평면도이다. 도 9는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 10은 본 발명의 일 실시예에 따른 입력 감지층과 광전지층의 배치 관계를 도시한 평면도이다. 도 11은 본 발명의 일 실시예에 따른 입력 감지층과 광전지층의 배치 관계를 도시한 평면도이다.
도 1a 내지 도 6b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며 중복된 설명은 생략한다.
도 8a를 참조하면, 일 실시예에 따른 입력 감지층(ISL)은 제1 감지 전극(TE1), 제2 감지 전극(TE2), 제1 신호 라인(SL1), 제2 신호 라인(SL2), 감지 패드들(T-PD)을 포함하는 감지 패드부(TDD)을 포함할 수 있다.
제1 감지 전극(TE1)은 제1 방향(DR1)을 따라 연장된다. 제1 감지 전극(TE1)은 복수로 구비되어 제2 방향(DR2)을 따라 배열될 수 있다. 제1 감지 전극(TE1)은 제1 방향(DR1)을 따라 배열된 복수의 제1 감지 패턴들(SP1) 및 인접한 제1 감지 패턴들(SP1) 사이에 배치되어 제1 감지 패턴들(SP1)을 연결하는 브릿지 패턴들(BP1)을 포함한다.
제2 감지 전극(TE2)은 제1 감지 전극(TE1)과 절연되도록 배치될 수 있다. 제2 감지 전극(TE2)은 제2 방향(DR2)을 따라 연장된다. 제2 감지 전극(TE2)은 복수로 구비되어 제1 방향(DR1)을 따라 배열될 수 있다. 제2 감지 전극(TE2)은 제2 방향(DR2)을 따라 배열된 복수의 제2 감지 패턴들(SP2) 및 제2 감지 패턴들(SP2) 사이에 배치된 도전 패턴들(BP2)을 포함한다. 제2 감지 패턴들(SP2)과 도전 패턴들(BP2)은 동일 공정에 의해 패터닝되고 일체의 형상으로 제공될 수 있다.
입력 감지층(ISL)은 제1 감지 전극(TE1)과 제2 감지 전극(TE2) 사이의 상호 정전 용량의 변화를 감지하여 외부 입력을 감지하거나, 제1 감지 전극(TE1)과 제2 감지 전극(TE2) 각각의 자기 정전 용량의 변화를 감지하여 외부 입력을 감지할 수 있다. 본 발명의 일 실시예에 따른 입력 감지층(ISL)은 다양한 방식으로 외부 입력을 감지할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 신호 라인(SL1)은 제1 감지 전극(TE1)에 연결된다. 제1 신호 라인(SL1)은 주변 영역(NSA)에 배치되어 외부에서 시인되지 않을 수 있다. 제2 신호 라인(SL2)은 제2 감지 전극(TE2)에 연결된다. 제2 신호 라인(SL2)은 주변 영역(NSA)에 배치되어 외부에서 시인되지 않을 수 있다.
한편, 본 실시예에서, 하나의 제1 감지 전극(TE1)은 두 개의 제1 신호 라인들(SL1)과 연결될 수 있다. 하나의 제1 감지 전극(TE1)의 일 단 및 타 단은 서로 다른 제1 신호 라인(SL1)에 연결되고, 두 개의 감지 패드들(T-PD)에 연결될 수 있다. 이에 따라, 제2 감지 전극(TE2)에 비해 제1 감지 전극(TE1)이 상대적으로 긴 길이를 갖더라도 전 영역에 대해 전기적 신호가 균일하게 인가될 수 있다. 따라서, 입력 감지층(ISL)은 형상에 구애 받지 않고, 활성 영역(AA) 전체에 대해 고른 외부 입력감지 환경을 제공할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제2 감지 전극(TE2)도 두 개의 제2 신호 라인들(TL2)과 연결될 수 있고, 제1 감지 전극(TE1) 및 제2 감지 전극(TE2) 각각이 하나의 신호 라인들에만 연결될 수도 있다. 본 발명의 일 실시예에 따른 입력 감지층(ISL)은 다양한 방식으로 구동될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드부(TDD)는 연성 회로 기판(TF)이 접속되는 부분으로써, 감지 패드부(TDD)의 감지 패드들(T-PD)은 연성 회로 기판(TF)에 포함된 패드들(미도시)과 연결된다. 감지 패드부(TDD)는 입력 감지층(ISL)에 포함된 절연층들을 관통하여 표시 패널(DP) 상에 배치될 수 있다. 이에 따라, 입력 감지층(ISL)에서 감지 패드부(TDD)를 형성하기 위한 데드 스페이스를 감소시킬 수 있다.
도 8b에는 감지 영역(AA) 내에서 입력 감지층(ISL)에 포함된 감지 전극들(TE1, TE2)과 표시 패널(DP)에 포함된 화소들(PXB, PXR, PXG)과의 관계를 도시하였다.
본 발명에 따른 입력 감지층(ISL)은 제4 방향(DR4) 및 제5 방향(DR5)으로 연장된 복수의 도전 라인들(MSL1, MSL2)을 포함할 수 있다. 도전 라인들(MSL1, MSL2)은 화소들(PXB, PXR, PXG)에 비중첩하고, 비발광 영역(NPXA)에 중첩한다. 따라서, 화소 정의막(PDL)에 정의된 표시 개구부들(OP)은 대응되는 메쉬 개구부들(MSL-OP)과 중첩할 수 있다.
도전 라인들(MSL1, MSL2)은 서로 연결되어 메쉬 형상을 가질 수 있다. 도전 라인들(MSL1, MSL2)은 복수 개의 메쉬 개구부들(MSL-OP)을 정의한다. 도전 라인들(MSL1, MSL2)의 선 폭은 수 마이크로미터 내지 수 나노미터일 수 있다. 메쉬 개구부들(MSL-OP)은 화소들(PXB, PXR, PXG)에 일대일 대응할 수 있다.
도 9b를 참조하면, 일 실시예에 따른 표시 장치(DD-3)는 표시 모듈(DM-3) 및 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM-3)은 표시 패널(DP-3), 입력 감지층(ISL), 및 광학 부재(POL)를 포함할 수 있다. 표시 패널(DP-3)은 베이스층(BL), 회로층(DP_CL), 표시 소자층(DP_ED), 봉지층(TFE), 및 태양 전지층(OPL)을 더 포함할 수 있다. 도 9에서 설명할 표시 장치(DD-3)의 적층 구조는 도 2c에서 설명한 표시 장치(DD-3)와 대응될 수 있다.
본 실시예에 따른 표시 패널(DP-3)은 봉지층(TFE) 상에 배치된 태양 전지층(OPL)을 더 포함할 수 있다. 태양 전지층(OPL)은 제1 전지 절연층(PIL1), 제2 전지 절연층(PIL2), 격벽(WB), 및 광전지 소자(OPV)를 포함할 수 있다.
제1 전지 절연층(PIL1)은 봉지층(TFE) 상에 직접 배치될 수 있다. 제1 전지 절연층(PIL1)은 무기물질을 포함할 수 있다.
제2 전지 절연층(PIL2)은 제1 전지 절연층(PIL1) 상에 배치되어 광전지 소자(OPV)를 커버할 수 있다. 제2 전지 절연층(PIL2)은 입력 감지층(ISL)이 배치될 평탄면을 제공할 수 있다. 제2 전지 절연층(PIL2)은 유기물질을 포함할 수 있다.
격벽(WB)은 제1 전지 절연층(PIL1) 상에 배치되고, 비발광 영역(NPXA)에 중첩할 수 있다. 격벽(WB)에는 제1 격벽 개구부(WB1) 및 제2 객벽 개구부들(WP2)이 정의될 수 있다. 격벽(WB)의 내측면은 제1 격벽 개구부(WB1)를 정의하고, 격벽(WB)의 외측면은 제2 객벽 개구부들(WP2)을 정의할 수 있다. 격벽(WB)의 내측면은 비발광 영역(NPXA)에 중첩하는 격벽(WB)의 측면들 중 서로 마주하는 측면들로 정의되고, 격벽(WB)의 외측면은 발광 영역들(PXA)과 중첩하는 측면들 중 서로 마주하는 측면들로 정의될 수 있다. 따라서, 제1 격벽 개구부(WB1)는 비발광 영역(NPXA)과 대응되고, 제2 객벽 개구부들(WP2) 각각은 발광 영역들(PXA)과 대응될 수 있다. 격벽(WB)은 유기물질을 포함할 수 있다.
광전지 소자(OPV)는 제1 전극(AE, 제1 전지 전극), 제2 전극(CE, 제2 전지 전극), 및 광전지층(PVL)을 포함하는 것일 수 있다. 제1 전극(AE)은 제1 격벽 개구부(WP1)에 의해 적어도 일부가 노출될 수 있다. 광전지층(PVL)은 제1 격벽 개구부(WP1)에 배치될 수 있다.
일 실시예에 따른 광전지 소자(OPV)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 포함하는 것일 수 있다. 정공 제어층(HTR)은 제1 전극(AE)과 광전지층(PVL) 사이에 배치되고, 전자 제어층(ETR)은 광전지층(PVL)과 제2 전극(CE) 사이에 배치되는 것일 수 있다.
본 실시예에서 입력 감지층(ISL)은 태양 전지층(OPL) 상에 배치될 수 있다. 입력 감지층(ISL)은 제1 감지 절연층(IOL1), 제1 도전층(MTL1), 제2 감지 절연층(IOL2), 제2 도전층(MTL2), 및 제3 감지 절연층(IOL3)을 포함할 수 있다.
제1 도전층(MTL1) 및 제2 도전층(MTL2) 각각은 단층구조를 갖거나, 두께 방향을 따라 적층된 다층 구조를 갖는 복수 개의 패턴들을 포함할 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 제2 도전층(MTL2)은 전술한 복수의 도전 라인들(MSL1, MSL2)이 배치될 수 있고, 도전 라인들은 서로 교차하여 메쉬 개구부들(MSL-OP, 도 8b 참조)을 정의할 수 있다.
일 실시예에 따르면, 도 8a에서 설명한 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 연결 패턴들(BP2)은 제2 도전층(MTL2)에 포함되어 복수의 도전 라인들(MSL1, MSL2)로 구성될 수 있으며, 브릿지 패턴(BP1)은 제1 도전층(MTL1)에 포함될 수 있다.
도 10 및 도 11은 제1 도전층(MTL1)에 포함된 브릿지 패턴(BP1), 제2 도전층(MTL2)에 포함되어 복수의 도전 라인들(MSL1, MSL2), 광전지 소자(OPV)의 광전지층(PVL), 및 제2 전극(CE)의 배치 관계를 도시한 것이다. 도 10은 브릿지 패턴(BP1)이 배치된 영역을 도시한 것이고, 도 11은 브릿지 패턴(BP1)이 배치되지 않은 영역을 도시한 것이다.
도 10 및 11을 참조하면, 일 시예에 따른 광전지 소자(OPV)의 광전지층(PVL)은 제2 도전층(MTL2)에 포함되어 복수의 도전 라인들(MSL1, MSL2)과 대응되는 형상을 가질 수 있다. 따라서, 광전지 소자(OPV)의 광전지층(PVL)은 비발광 영역(NPXA)에 전면적으로 중첩하도록 배치될 수 있다.
본 실시예에서 광전지 소자(OPV)의 제2 전극(CE, 제2 전지 전극)은 브릿지 패턴(BP1)과 대응되는 형상을 가질 수 있다. 일 실시예에 따르면 제2 전극(CE)의 선 폭(WD1)은 브릿지 패턴(BP1)의 선 폭(WD2)보다 클 수 있다.
본 실시예에 따르면, 입력 감지층(ISL) 상에 광학 부재(POL)가 배치됨에 따라, 윈도우(WM)의 투과 영역(TA, 도 1a)으로 입사되는 태양광의 광량이 많을 수 있다. 또한, 광전지 소자(OPV)의 광전지층(PVL)이 표시 영역(DA) 내에서 비발광 영역(NPXA)과 중첩하는 전 영역에 배치됨에 따라, 소비 전력이 개선된 표시 장치(DD-3)를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치
DM: 표시 모듈
DP: 표시 패널
BL: 베이스층
DP_CL: 회로층
DP_ED: 표시 소자층
PDL: 화소 정의막
OPP1: 제1 개구부
OPP2: 제2 개구부
TFE: 봉지층
CFL: 컬러 필터층
POL: 광학 부재
OPV: 광전지 소자
AE: 제1 전극
CE: 제2 전극
PVL: 광전지층
HTR: 정공 제어층
ETR: 전자 제어층

Claims (20)

  1. 광을 제공하는 발광 영역들 및 상기 발광 영역들과 인접한 비발광 영역을 포함하는 표시 영역을 포함하는 표시 패널을 포함하고,
    상기 표시 패널은,
    상기 발광 영역들에 대응되는 제1 개구부들 및 상기 비발광 영역과 대응되는 적어도 하나의 제2 개구부가 정의된 화소 정의막;
    각각이 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 제1 개구부들 중 대응되는 상기 제1 개구부에 배치된 발광층을 포함하는 발광 소자들; 및
    제1 전지 전극, 제2 전지 전극, 상기 제1 전지 전극과 상기 제2 전지 전극 사이에 배치되고 상기 적어도 하나의 제2 개구부에 배치된 광전지층을 포함하는 적어도 하나의 광전지 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극들 및 상기 제1 전지 전극은 동일층 상에 배치된 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 전극 및 상기 제2 전지 전극은 일체 형상인 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 전극과 상기 제2 전지 전극 상에 배치된 보호층을 더 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 적어도 하나의 제2 개구부는 복수로 제공되고, 상기 제1 전지 전극 및 광전지층은 복수로 제공되고,
    상기 제1 전지 전극들 각각의 적어도 일부는 상기 제2 개구부들 중 대응되는 제2 개구부에 의해 노출되고, 상기 광전지층들 각각은 상기 제2 개구부들 중 대응되는 상기 제2 개구부에 배치되는 표시 장치.
  6. 제5 항에 있어서,
    상기 화소 정의막은 상기 비발광 영역과 중첩하고, 상기 제2 개구부들과 이격된 제3 개구부들이 정의되고,
    상기 표시 패널은,
    각각이 제1 센서 전극, 제2 센서 전극, 및 상기 제1 센서 전극과 상기 제2 센서 전극 사이에 배치되고 상기 제3 개구부들 중 대응되는 상기 제3 개구부에 배치된 수광층을 포함하는 광감지 소자 및 적어도 하나의 트랜지스터를 포함하는 센서 구동부를 포함하는 광센서들을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 개구부들 각각의 면적과 상기 제3 개구부들 각각의 면적은 상이한 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 개구부는 단일의 개구부로 정의되고,
    상기 광전지층의 형상은 상기 비발광 영역의 형상과 대응되는 표시 장치.
  9. 제1 항에 있어서,
    상기 발광 소자들을 커버하는 제1 무기층, 제2 무기층, 및 상기 제1 무기층 및 상기 제2 무기층 사이에 배치된 유기층을 포함하는 봉지층을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    도전층들 및 적어도 하나의 감지 절연층을 포함하고, 상기 봉지층 상에 직접 배치된 입력 감지층을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 화소 정의막과 중첩하는 차광층 및 상기 발광 영역들 중 대응되는 발광 영역에 중첩하는 컬러 필터들을 포함하는 컬러 필터층을 더 포함하는 표시 장치.
  12. 제10 항에 있어서,
    반사 방지 필름, 편광 필름, 및 그레이 필터 중 적어도 어느 하나를 포함하고, 상기 입력 감지층 상에 배치된 광학 부재를 더 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 적어도 하나의 광전지 소자는 상기 제1 전지 전극과 상기 광전지층 사이에 배치된 전지 정공 제어층 및 상기 광전지층과 상기 제2 전지 전극 사이에 배치된 전지 전자 제어층을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 발광 소자들 각각은 상기 제1 전극과 상기 발광층 사이에 배치된 정공 제어층 및 발광층과 상기 제2 전극 사이에 배치된 전자 제어층을 더 포함하고,
    상기 전자 제어층과 상기 전지 전자 제어층 및 상기 정공 제어층과 상기 전지 정공 제어층 중 적어도 어느 하나는 일체의 형상인 표시 장치.
  15. 광을 제공하는 발광 영역들 및 상기 발광 영역들과 인접한 비발광 영역을 포함하는 표시을 포함하는 표시 패널을 포함하고,
    상기 표시 패널은,
    상기 발광 영역들 각각에 대응되는 개구부들이 정의되고 상기 비발광 영역에 중첩하는 화소 정의막;
    각각이 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 개구부들 중 대응되는 상기 개구부에 배치된 발광층을 포함하는 발광 소자들;
    상기 발광 소자들을 커버하는 봉지층;
    상기 화소 정의막의 일부와 중첩하는 제1 격벽 개구부 및 상기 개구부들 각각에 대응되는 제2 격벽 개구부들이 정의되고, 상기 봉지층 상에 배치된 격벽층; 및
    제1 전지 전극, 제2 전지 전극, 상기 제1 전지 전극과 상기 제2 전지 전극 사이에 배치되고 상기 제1 격벽 개구부에 배치된 광전지층을 포함하는 광전지 소자를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 봉지층 상에 배치되고 상기 광전지 소자를 커버하는 전지 무기층 및 상기 전지 무기층 상에 배치된 전지 유기층을 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 전지 유기층 상에 배치된 제1 감지 절연층, 상기 비발광 영역과 중첩하고 상기 제1 감지 절연층 상에 배치된 제1 도전층, 상기 제1 감지 절연층 상에 배치되어 상기 제1 도전층을 커버하는 제2 감지 절연층, 상기 화소 정의막과 중첩하는 복수의 도전 라인들을 포함하고 상기 제2 감지 절연층 상에 배치된 제2 도전층, 및 상기 제2 도전층 상에 배치되어 상기 제2 도전층을 커버하는 제3 감지 절연층을 포함하는 입력 감지층을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 도전 라인들은 메쉬 형상을 갖고,
    상기 광전지층은 상기 메쉬 형상과 대응되는 형상을 갖는 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 도전층은 상기 제2 감지 절연층에 정의된 컨택홀을 통해 상기 도전 라인들 중 대응되는 상기 도전 라인들과 연결된 브릿지 패턴을 포함하고,
    상기 제2 전지 전극은 상기 브릿지 패턴과 대응되는 형상을 갖는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 감지 전극의 선 폭은, 상기 브릿지 패턴의 선 폭보다 큰 표시 장치.
KR1020220135628A 2022-10-20 2022-10-20 표시 장치 KR20240055940A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220135628A KR20240055940A (ko) 2022-10-20 2022-10-20 표시 장치
US18/370,419 US20240237415A9 (en) 2022-10-20 2023-09-20 Display device
CN202311365148.0A CN117917934A (zh) 2022-10-20 2023-10-20 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220135628A KR20240055940A (ko) 2022-10-20 2022-10-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20240055940A true KR20240055940A (ko) 2024-04-30

Family

ID=90730052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220135628A KR20240055940A (ko) 2022-10-20 2022-10-20 표시 장치

Country Status (3)

Country Link
US (1) US20240237415A9 (ko)
KR (1) KR20240055940A (ko)
CN (1) CN117917934A (ko)

Also Published As

Publication number Publication date
US20240138196A1 (en) 2024-04-25
CN117917934A (zh) 2024-04-23
US20240237415A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
KR20210064483A (ko) 입력 감지 기능을 갖는 표시 패널 및 표시 장치
US20230343288A1 (en) Display device
EP4160366A1 (en) Display device
CN115942831A (zh) 显示装置
EP4328896A1 (en) Display device
KR20240055940A (ko) 표시 장치
KR20230144158A (ko) 표시 장치
US20230104772A1 (en) Electronic device
EP4164360A1 (en) Display device and method of manufacturing the same
US20230320168A1 (en) Display device
US11955078B2 (en) Display device
US11922717B2 (en) Display device
US20230292575A1 (en) Display device, and method of manufacturing display device
US20240122030A1 (en) Display device with sub-pixels and sensing elements
EP4164361A1 (en) Display device
US20230326404A1 (en) Display device
US20230263039A1 (en) Display device
KR20230144682A (ko) 표시 장치
KR20230143266A (ko) 표시 장치
KR20230143237A (ko) 표시 장치
KR20240098250A (ko) 표시 장치
KR20230143228A (ko) 표시 장치
KR20230165927A (ko) 표시 장치
KR20230159656A (ko) 표시 장치
KR20240053721A (ko) 표시 장치