KR20240054426A - Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법 - Google Patents

Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법 Download PDF

Info

Publication number
KR20240054426A
KR20240054426A KR1020220133652A KR20220133652A KR20240054426A KR 20240054426 A KR20240054426 A KR 20240054426A KR 1020220133652 A KR1020220133652 A KR 1020220133652A KR 20220133652 A KR20220133652 A KR 20220133652A KR 20240054426 A KR20240054426 A KR 20240054426A
Authority
KR
South Korea
Prior art keywords
region
mosfet
area
diode
semiconductor device
Prior art date
Application number
KR1020220133652A
Other languages
English (en)
Inventor
김승현
이희배
문재연
박순종
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020220133652A priority Critical patent/KR20240054426A/ko
Priority to US18/301,303 priority patent/US20240128260A1/en
Publication of KR20240054426A publication Critical patent/KR20240054426A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1) 및 제조방법에 관한 것으로, 더욱 상세하게는 SiC(silicon carbide) MOSFET 영역(A1)과 쇼트키 배리어 다이오드(schottky barrier diode) 영역(A2)을 통합 형성함으로써 소자 면적 소형화 및 기생 인덕턴스에 의한 스위칭 발진 등을 방지하도록 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1) 및 제조방법에 관한 것이다.

Description

MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법{SEMICONDUCTOR DEVIVE COMPRISING MOSFET REGION AND DIODE REGION AND MANUFACTURING METHOD THEREOF}
본 발명은 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1) 및 제조방법에 관한 것으로, 더욱 상세하게는 SiC(silicon carbide) MOSFET 영역(A1)과 쇼트키 배리어 다이오드(schottky barrier diode) 영역(A2)을 통합 형성함으로써, 순 방향 전압 강하(Vf) 감소, 소자 면적 소형화 및 기생 인덕턴스에 의한 스위칭 발진 등을 방지하도록 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1) 및 제조방법에 관한 것이다.
실리콘카바이드(SiC)는 실리콘과 비교하여 에너지 밴드갭이 넓고, 높은 절연전계, 높은 전자포화속도, 높은 열 전도도를 갖는 물질이다. 이러한 특성으로 인해 고온, 고전압용 소자 응용을 위한 반도체 물질로 주목받고 있다.
일반적인 전력 MOSFET 소자는 바디 다이오드를 내재하고 있으며, 스위칭 시 상기 바디 다이오드를 free wheeling diode로 활용하므로, 쇼트키 배리어 다이오드의 이용이 필수적인 것은 아니다. 다만, SiC MOSFET 소자의 경우 재료 고유의 에너지 밴드 갭 및 높은 확산 전위(built-in potential)로 인하여 Si MOSFET 소자 대비 높은 순방향 전압 강하(Vf) 특성을 지닌다.
따라서, SiC MOSFET 소자의 스위칭 시 순방향 전압 강하에서 기인한 전력소모가 동일한 정격의 Si MOSFET 대비 상대적으로 크며, 제품 정격이 높아질수록 이로 인한 전력소모는 더욱 커질 수밖에 없다. 따라서, 전력소모가 중요한 어플리케이션의 경우 SiC 쇼트키 배리어 다이오드가 상기 SiC MOSFET 소자와 병렬로 연결되고 외부 패키지(도 1a 참고) 또는 내부 co-pakage되어(도 1b 참고) 이용된다. 이와 같은 독립된 쇼트키 배리어 다이오드의 이용에 따라 제조 원가 상승, 추가 공간 소모 및 기생 인덕턴스로 인한 스위칭 발진 등이 발생할 수 있다.
이와 같은 문제점을 해결하고자 본 발명의 발명자는 개선된 구조를 가지는 신규의 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법을 제시하고자 하며 상세한 내용은 후술한다.
국내등록특허 제10-1896332호 '반도체 소자 및 그 제조 방법'
앞서 본 종래 기술의 문제점을 해결하기 위하여 안출된 것으로,
본 발명은 SiC(silicon carbide) MOSFET 영역과 쇼트키 배리어 다이오드(schottky barrier diode) 영역을 통합 형성함으로써, 순 방향 전압 강하(Vf) 감소, 제작 원가 절감, 소자 면적 소형화 및 기생 인덕턴스에 의한 스위칭 발진 등을 방지하도록 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 쇼트키 배리어 다이오드 영역 형성에 따른 면적 손실을 보상하기 위하여, 단위 셀 영역을 육각 평면 형상의 허니컴 구조로 형성함으로써 채널 밀도를 증가시키도록 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 JFET 영역을 웰 영역과 고농도 영역의 저부를 둘러싸도록 형성함으로써 전류 이동 경로 추가에 따른 전류 분산 및 그에 따른 소자의 저항 특성을 개선하도록 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법을 제공하는데 그 목적이 있다.
본 발명은 앞서 상술한 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의하여 구현될 수 있다.
본 발명의 일 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, MOSFET 영역과 SBD 영역 내 기판; MOSFET 영역과 SBD 영역 내에서 상기 기판 상의 제2 도전형의 저농도 불순물 도핑 영역인 드리프트 영역; MOSFET 영역 내에서 상기 드리프트 영역 표면의 제1 도전형의 불순물 도핑 영역인 웰 영역; 상기 웰 영역 표면의 제2 도전형의 고농도 불순물 도핑 영역인 소스 영역; MOSFET 영역 내에서 상기 드리프트 영역 상의 게이트 절연막; 및 상기 게이트 절연막 상의 게이트 전극;을 포함하는 게이트 영역; 및 상기 드리프트 영역 내에서 상기 게이트 영역 하측의 JFET 영역;을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 상기 JFET 영역은 상기 웰 영역의 일 측벽과 저부를 감싸도록 구성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, MOSFET 영역 내에서 상기 소스 영역 및 웰 영역과 컨택하며 상기 JFET 영역 내의 제1 도전형의 고농도 불순물 도핑 영역인 제1 고농도 영역; 및 상기 드리프트 영역 상에서 상기 소스 영역 및 고농도 불순물 영역과 적어도 부분적으로 컨택하는 제1 오믹 컨택;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, SBD 영역 내에서 상기 드리프트 영역 표면의 제1 도전형의 고농도 불순물 도핑 영역인 제2 고농도 영역;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, SBD 영역 내에서 상기 제2 고농도 영역 상의 제2 오믹 컨택;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, SBD 영역 내에서 상기 드리프트 영역 상의 컨택 영역;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, MOSFET 영역과 SBD 영역 내 기판; MOSFET 영역과 SBD 영역 내에서 상기 기판 상의 제2 도전형의 저농도 불순물 도핑 영역인 드리프트 영역; MOSFET 영역 내에서 실질적으로 육각 평면 형상으로 적어도 일부가 허니컴 구조를 가지는 다수의 단위 셀 영역; 및 임의의 단위 셀 영역들 사이에서 실질적으로 육각 평면 형상 구조를 가지는 한 개 이상의 SBD 영역;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 개별 단위 셀 영역들은 실질적으로 육각 테두리 평면 형상의 게이트 영역; 상기 드리프트 영역 내 그리고 게이트 영역 하측에서 실질적으로 육각 테두리 평면 형상의 웰 영역; 상기 드리프트 영역 내에서 상기 웰 영역과 컨택하는 소스 영역; 상기 드리프트 영역 내에서 상기 소스 영역에 의하여 둘러싸이는 제1 도전형의 고농도 불순물 영역인 제1 고농도 영역; 및 상기 드리프트 영역 내 그리고 게이트 영역 하측의 JFET 영역;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 한 쌍의 SBD 영역들은 서로 컨택하지 않는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 상기 SBD 영역은 각각의 단위 셀 영역들과 컨택하는 6개의 외면을 가지는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 상기 SBD 영역은 상기 드리프트 영역 표면의 제1 도전형의 고농도 불순물 도핑 영역인 제2 고농도 영역; 및 SBD 영역 내에서 상기 제2 고농도 영역 상의 제2 오믹 컨택;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, 상기 드리프트 영역 상에서 상기 게이트 영역을 커버하는 소스 메탈; 및 상기 기판 저면 상의 드레인 메탈;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, MOSFET 영역과 SBD 영역 내 기판; MOSFET 영역과 SBD 영역 내에서 상기 기판 상의 제2 도전형의 저농도 불순물 도핑 영역인 드리프트 영역; MOSFET 영역이며 실질적으로 육각 평면 형상으로 적어도 일부가 허니컴 구조를 가지고 n개의 열을 따라 다수 배열되는 다수의 단위 셀 영역; 및 임의의 단위 셀 영역들 사이에서 실질적으로 육각 평면 형상 구조를 가지며, 인접한 한 쌍의 열들에서 연속적으로 형성되지 않는 SBD 영역;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 개별 SBD 영역들은 다수의 단위 셀 영역들에 의하여 직접 둘러싸이는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 상기 SBD 영역은 상기 SBD 영역이 형성되는 열에서, 상기 열 방향을 따라 단위 셀 영역과 교대로 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서의 상기 SBD 영역은 액티브 영역 전체 면적의 25% 이하인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자는, 상기 드리프트 영역 표면 그리고 개별 SBD 영역 중심 측의 제1 도전형의 고농도 불순물 도핑 영역인 불순물 영역;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법은, 기판 상에 드리프트 영역을 형성하는 단계; MOSFET 영역들인 단위 셀 영역들을 n개의 열을 따라 형성하는 단계; 및 JBD 영역들을 형성하는 단계;를 포함하고, 상기 단위 셀 영역들을 형성하는 단계는 MOSFET 영역 내 그리고 상기 드리프트 영역 표면에 제2 도전형의 불순물 도핑 영역인 JFET 영역을 실질적으로 육각 테두리 평면 형상으로 형성하는 단계; 상기 JFET 영역 표면에 제1 도전형의 불순물 도핑 영역인 웰 영역을 형성하는 단계; 상기 JFET 영역 표면 그리고 상기 웰 영역과 컨택하는 측에 제1 도전형의 불순물 고농도 도핑 영역인 제1 고농도 영역을 형성하는 단계; 상기 웰 영역 표면에 제2 도전형의 불순물 고농도 도핑 영역인 소스 영역을 형성하는 단계; 상기 드리프트 영역 표면에 소스 영역을 형성하는 단계; 및 상기 JFET 영역, 웰 영역 및 소스 영역 상에, 실질적으로 육각 테두리 평면 형상의 게이트 영역을 적어도 일 측이 허니컴 구조를 가지도록 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법에서의 상기 JBD 영역들은 서로 컨택하지 않는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법에서의 상기 SBD 영역들은 연속되는 열에 반복 형성되지 않는 것을 특징으로 한다.
본 발명은 앞서 본 구성에 의하여 다음과 같은 효과를 가진다.
본 발명은 SiC(silicon carbide) MOSFET 영역과 쇼트키 배리어 다이오드(schottky barrier diode) 영역을 통합 형성함으로써, 순 방향 전압 강하(Vf) 감소, 제작 원가 절감, 소자 면적 소형화 및 기생 인덕턴스에 의한 스위칭 발진 등을 방지하도록 하는 효과가 도출된다.
또한, 본 발명은 쇼트키 배리어 다이오드 영역 형성에 따른 면적 손실을 보상하기 위하여, 단위 셀 영역을 육각 평면 형상의 허니컴 구조로 형성함으로써 채널 밀도를 증가시키도록 하는 효과를 가진다.
또한, 본 발명은 JFET 영역을 웰 영역과 고농도 영역의 저부를 둘러싸도록 형성함으로써 전류 이동 경로 추가에 따른 전류 분산 및 그에 따른 소자의 저항 특성을 개선하도록 하는 효과를 나타낸다.
한편, 여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급됨을 첨언한다.
도 1A 및 도 1B는 종래의 SiC MOSFET 소자에 SiC 쇼트키 배리어 다이오드를 활용하는 것을 보여주는 참고도이고;
도 2는 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자의 평면도이고;
도 3은 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자의 AA' 단면도이고;
도 4는 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자의 BB' 단면도이고;
도 5는 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서 제1 고농도 영역, 소스 영역 및 웰 영역만을 표현한 평면도이고;
도 6는 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서 게이트 영역만을 표현한 평면도이고;
도 7 내지 도 17은 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법을 설명하기 위한 단면도이다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시예는 다양한 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것으로 해석되어서는 안 되며 청구범위에 기재된 사항을 기준으로 해석되어야 한다. 또한, 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 참고적으로 제공되는 것일 뿐이다.
본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하에서는, 일 구성요소(또는 층)가 타 구성요소(또는 층) 상에 배치되는 것으로 설명되는 경우, 일 구성요소가 타 구성요소 위에 직접적으로 배치되는 것일 수도, 또는 해당 구성요소들 사이에 다른 구성 요소(들) 또는 층(들)이 사이에 위치할 수도 있음에 유의하여야 한다. 또한, 일 구성요소가 타 구성요소 상 또는 위에 직접적으로 배치되는 것으로 표현되는 경우, 해당 구성요소들 사이에 타 구성 요소(들)이 위치하지 않는다. 또한, 일 구성요소의 '상', '상부', '하부', '상측', '하측' 또는 '일 측', '측면'에 위치한다는 것은 상대적인 위치 관계를 의미하는 것이다.
한편, 일 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 기재된 순서와 상이하게 발생할 수도 있다. 예를 들어, 연속하는 두 블록의 기능 또는 동작이 실질적으로 동시에 수행될 수도 있으며, 거꾸로 수행될 수도 있다.
이하에서는 제1 도전형 불순물 영역을 예를 들어 'P-type' 도핑 영역으로, 제2 도전형 불순물 영역을 'N-type' 도핑 영역으로 이해한다. 또는 경우에 따라 제1 도전형 불순물 영역이 'N-type' 영역 그리고 제2 도전형 불순물 영역이 'P-type' 도핑 영역일 수 있고 이에 제한이 있는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자의 평면도이고; 도 3은 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자의 AA' 단면도이고; 도 4는 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자의 BB' 단면도이고; 도 5는 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서 제1 고농도 영역, 소스 영역 및 웰 영역만을 표현한 평면도이고; 도 6는 도 2에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자에서 게이트 영역만을 표현한 평면도이다.
이하에서는 첨부된 도면들을 참고하여 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1)에 대하여 상세히 설명하도록 한다.
도 2 내지 도 6을 참고하면, 본 발명은 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1)에 관한 것으로, 더욱 상세하게는 SiC(silicon carbide) MOSFET 영역(A1)과 쇼트키 배리어 다이오드(schottky barrier diode; SBD) 영역(A2)을 통합 형성함으로써, 순 방향 전압 강하(Vf) 감소, 소자 면적 소형화 및 기생 인덕턴스에 의한 스위칭 발진 등을 방지하도록 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1)에 관한 것이다.
이러한 소자(1)에는 MOSFET 영역인 제1 영역(A1)과, 쇼트키 배리어 다이오드 영역인 제2 영역(A2)이 형성될 수 있으며 이에 대해서는 후술하도록 한다.
도 3 및 도 4를 참고하면, 먼저 상기 소자(1)에는 기판(101)이 형성된다. 이러한 기판(101)은 예를 들어 제2 도전형의 고농도 불순물 도핑된 SiC(silicon carbide) 웨이퍼를 포함할 수 있다. 더욱 상세하게는, 상기 기판(101)은 예를 들어 4H-SiC 또는 6H-SiC 기판일 수 있다. 이러한 고농도 도핑된 기판(101)은 제2 도전형 불순물로 예를 들어 인(phosphorus)를 포함할 수 있다.
기판(101) 상에는 드리프트 영역(110)이 형성될 수 있다. 이러한 드리프트 영역(110)은 예를 들어 SiC 단결정 기판(101) 상면에 상기 기판(101)의 결정방향과 특정 방위 관계를 유지하면서 성장한 SiC 에피택셜층을 포함할 수 있다. 드리프트 영역(110)은, 예를 들어 화학 기상 증착법(chemical vapor deposition, CVD)으로 형성될 수 있으나, 이에 한정되지 않고 분재 빔 에피택시(molecular beam epitaxy, MBE), 승화 에피택시(sublimation epitaxy), 액상 에피택시(liquid phase epitaxy)등 다양한 공정으로 형성될 수 있다.
또한, 드리프트 영역(110)은 기판(101) 대비 제2 도전형의 저농도 불순물 도핑된 영역으로, 제2 도전형 불순물로 예를 들어 인(phosphorus)를 포함할 수 있다. 상기 드리프트 영역(110)은 제1 영역(A1)과 제2 영역(A2)에 모두 형성될 수 있다.
제1 영역(A1)에서, 드리프트 영역(110) 또는 후술할 JFET 영역(160)의 표면에는 웰 영역(120)이 형성될 수 있다. 이러한 웰 영역(120)은 제1 도전형의 불순물 도핑 영역일 수 있다. 상기 웰 영역(120)에는 채널 영역이 형성될 수 있다. 또한, 웰 영역(120) 표면에는 소스 영역(130)이 형성될 수 있다. 소스 영역(130)은 제2 도전형의 고농도 불순물 도핑 영역일 수 있다. 이 때 소스 영역(130)은 드리프트 영역(110) 대비 더욱 높은 불순물 농도를 가질 수 있다.
또한, 소스 영역(130)은 웰 영역(120) 내에서 후술할 게이트 영역(140)의 저부와 접하는 위치에 형성될 수 있다. 소스 영역(130)은 제1 영역(A1)에 형성된다. 반도체 소자(1)의 MOSFET 동작 시 웰 영역(120)에 채널이 형성되어 전자의 이동 경로를 확보할 수 있다. 따라서, 후술할 소스 전극에서 나온 전자는 게이트 전극(143) 하 측의 소스 영역(130) 및 웰 영역(120)을 통하여 후술할 드레인 전극(180)으로 이동할 수 있다.
또한, 제1 영역(A1)에서, 기판(101) 또는 드리프트 영역(110) 상에는 게이트 영역(140)이 형성될 수 있다. 이러한 게이트 영역(140)은 웰 영역(120) 및 소스 영역(130)과 적어도 부분적으로 오버랩되도록 드리프트 영역(110) 상에 형성될 수 있다.
이러한 게이트 영역(140)은 드리프트(110) 영역 상의 게이트 산화막(141)과, 상기 게이트 산화막(141) 상의 게이트 전극(143)을 포함할 수 있다. 따라서, 게이트 산화막(141)은 그 저부가 웰 영역(120) 및 소스 영역(130)과 접할 수 있다. 게이트 전극(143)은 예를 들어 불순물 도핑된 폴리실리콘막일 수 있다. 또한, 게이트 전극(143)과 게이트 산화막(141)을 둘러싸도록 절연막(145)이 형성될 수 있다. 절연막(145)은 게이트 전극(143)과 게이트 산화막(141)의 측벽을 커버하며, 상기 게이트 전극(143)의 상면을 적어도 부분적으로 커버할 수 있다. 그리고 게이트 영역(140)은 스트라이프 평면 형상이 아닌, 육각 테두리 형성으로 형성될 수 있고 이에 대한 상세한 설명은 후술하도록 한다.
이어서 설명하면, 제1 영역(A1)에서, 드리프트 영역(110) 또는 JFET 영역(160)의 표면에는 고농도 영역(150)이 형성될 수 있다. 이러한 고농도 영역(150)은 드리프트 영역(110)의 표면에 형성되며, 웰 영역(120) 및 소스 영역(130)과 접할 수 있다. 예를 들어, 고농도 영역(150)은 제1 도전형의 고농도 불순물 도핑영역으로, 게이트 영역(140)과 먼 측 웰 영역(120)과 소스 영역(130)의 측벽과 컨택하는 위치에 형성될 수 있다. 또한, 고농도 영역(150)과 소스 영역(130)의 상면 중 적어도 일 측 상에는 소스 메탈(170)과의 오믹 컨택을 위한 오믹 컨택(151)이 형성될 수 있다. 이러한 오믹 컨택(151)은 Ti 또는 TiN을 포함할 수 있으나 이에 제한이 있는 것은 아니다.
또한, 제1 영역(A1)에서, 드리프트 영역(110) 내에는 JFET(junction gate field-effect transistor) 영역(160)이 형성될 수 있다. 이러한 JFET 영역(160)은 드리프트 영역(110) 내에서 게이트 영역(140) 하측에 형성될 수 있다. 예를 들어 JFET 영역(160)은 제2 불순물 도핑 영역으로, 드리프트 영역(110)보다 고농도 불순물 도핑되며, 소스 영역(130)보다 저농도 불순물 도핑되는 것이 바람직하다. 또한, JFET 영역(160)은 게이트 영역(140)의 하측에서 웰 영역(120)의 채널 영역과 인접한 측에 형성되는 것이 바람직하다. 즉, JFET 영역(160)은 게이트 영역(140)과 인접한 측 웰 영역(120)의 측벽과 컨택하는 위치에 형성될 수 있다.
또한, JFET 영역(160)은 웰 영역(120)과 고농도 영역(150)을 둘러싸도록 형성될 수도 있다. 다시 말하면, JFET 영역(160)은 드리프트 영역(110) 내에서, 웰 영역(120)과 고농도 영역(150)의 저부보다 깊은 위치까지 형성되어 상기 웰 영역(120)과 고농도 영역(150)을 둘러싸도록 할 수 있는 것이다. JFET 영역(160)을 이와 같이 형성함으로써 드레인 메탈(180)로부터 소스 메탈(170)로 전류 이동 시, 해당 전류가 게이트 영역(140) 저부와 바로 접하는 측 JFET 영역(160) 뿐만 아니라 웰 영역(120)과 고농도 영역(150) 저부 하측의 JFET 영역(160)을 통하여 이동 가능하므로, 전류 이동 경로 추가에 따른 전류 분산이 가능하다. 이는, 즉 소자의 저항 특성을 개선하는 효과를 가질 수 있다.
또한, 제1 영역(A1)과 제2 영역(A2)에서, 기판(101) 또는 드리프트 영역(110) 상에 소스 메탈(170)을 형성할 수 있다. 소스 메탈(170)은 절연막(145)과 오믹 컨택 영역(151)을 덮도록 상기 드리프트 영역(110) 상에 형성되며, 제2 영역(A2)까지 연장될 수 있는 것이다. 상기 소스 메탈(170)은 Al을 포함할 수 있으나 이에 제한이 있는 것은 아니다.
그리고 기판(101)의 저면 상에는 드레인 메탈(180)이 형성될 수 있다. 상기 드레인 메탈(180)은 드레인 단자(D)와 전기적으로 연결될 수 있다. 일 예로, 상기 드레인 메탈은 Ni 또는 Ag을 포함할 수 있으나 이에 제한이 있는 것은 아니다. 상기 드레인 메탈(180) 역시 제1 영역(A1)과 제2 영역(A2)에 모두 형성될 수 있다.
또한, 제2 영역(A2)에서 드리프트 영역(110)의 표면에는 고농도 영역(210)이 형성될 수 있다. 설명의 편의를 위하여, 전술한 고농도 영역(150)을 '제1 고농도 영역(150)'으로, 제2 영역(a2)의 고농도 영역(210)을 '제2 고농도 영역(210)'으로 지칭한다. 제2 고농도 영역(210)은 제1 고농도 영역(150)과 동일 공정에서 실질적으로 동시에 형성될 수 있고 이에 제한이 있는 것은 아니다. 따라서, 제2 고농도 영역(210)은 제1 도전형의 불순물 고농도 도핑 영역일 수 있다. 다만 이러한 제2 고농도 영역(210)은 본 발명의 필수 구성요소는 아님에 유의하여야 한다.
또한, 제2 영역(A2)에서 제2 고농도 영역(210) 또는 드리프트 영역(110) 상면 상에는 오믹 컨택(220)이 형성될 수 있다. 이러한 오믹 컨택(220)은 Ti 또는 TiN을 포함할 수 있으나 이에 제한이 있는 것은 아니다. 상기 오믹 컨택(220) 역시 본 발명의 필수 구성요소는 아님에 유의하여야 한다. 예를 들어, MPS(merged pin schottky) 다이오드의 경우 제2 고농도 영역(210) 상에 오믹 컨택(220)이 형성될 수 있으나, JBS(junction barrier schottky) 다이오드의 경우 상기 제2 고농도 영역(210) 상에 오믹 컨택(220)이 미형성될 수 있다.
그리고 제2 영역(A2)에서 상기 드리프트 영역(110) 상면 상에, 그리고 필요에 따라 오믹 컨택(220)과 인접하거나 컨택하는 측에 컨택 영역(230)이 형성될 수 있다. 이러한 컨택 영역(230)은 금속층으로, 일 예로 Ni 및/또는 Ti 등을 포함할 수 있으나 이에 제한이 있는 것은 아니다. 이러한 컨택 영역(230)은 드리프트 영역(110)과 소스 메탈(170) 간 접합을 위한 영역이다.
이하에서는 첨부된 도면을 참고하여 종래의 SiC MOSFET 반도체 소자의 문제점과 함께, 이를 해결하기 위한 본 발명의 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1)의 구조에 대하여 더욱 상세히 설명하도록 한다.
일반적인 전력 MOSFET 소자는 바디 다이오드를 내재하고 있으며, 스위칭 시 상기 바디 다이오드를 free wheeling diode로 활용하므로, 쇼트키 배리어 다이오드의 이용이 필수적인 것은 아니다. 다만, SiC MOSFET 소자의 경우 재료 고유의 에너지 밴드 갭 및 확산 전위(built-in potential)이 높아 Si MOSFET 소자 대비 높은 순방향 전압 강하(Vf) 특성을 지닌다.
따라서, SiC MOSFET 소자의 스위칭 시 순방향 전압 강하에서 기인한 전력소모가 동일한 정격의 Si MOSFET 대비 상대적으로 크며, 제품 정격이 높아질수록 이로 인한 전력소모는 더욱 커질 수밖에 없다. 따라서, 전력소모가 중요한 어플리케이션의 경우 SiC 쇼트키 배리어 다이오드가 상기 SiC MOSFET 소자와 병렬로 연결되고 외부 package(도 1a 참고) 또는 내부 co-package화되어(도 1b 참고) 이용된다. 이와 같은 독립된 쇼트키 배리어 다이오드의 이용에 따라 제조 원가 상승, 추가 공간 소모 및 기생 인덕턴스로 인한 스위칭 발진 등이 발생할 수 있다.
도 2 내지 도 6을 참고하면, 이와 같은 문제점을 해결하기 위하여 본 발명의 일 실시예에 따른 소자(1)에서는 MOSFET 영역인 제1 영역(A1)과, 쇼트키 배리어 다이오드(schottky barrier diode) 영역인 제2 영역(A2)이 통합 형성되는 것을 특징으로 한다. 다만, 이와 같은 통합 형성 시 동일 소자 면적 내 제2 영역(A2) 형성에 의하여 채널 밀도가 감소하는 문제점이 있으며 이를 해결하기 위하여 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1)는 다음과 같이 구성요소들을 배열하며 하기에 상세히 설명하도록 한다.
본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자(1)에서는 게이트 영역(140)이 육각 테두리 평면 형상으로 형성된다. 이 때 육각 테두리 평면 형상이 다수 형성되며, 예를 들어 허니컴(honeycomb) 형태로 배열될 수 있다. 따라서 손실 공간이 없어 공간의 이득이 발생할 수 있다. 예를 들어, 육각 평면 형상의 개별 단위 셀(cell; C)이 서로 맞붙어 형성될 때, 다수의 단위 셀 영역(C)에 의하여 n개의 열(Column)이 형성될 수 있다.
개별 단위 셀 영역들(C)은 모두 실질적으로 동일한 평면 형상 및 단면 형상을 가진다. 예를 들어 단위 셀 영역(C)에는, 게이트 영역(140)이 일 예로 육각 테두리 평면 형상을 가질 수 있다. 또한, 게이트 영역(140)의 하측에는 웰 영역(120)이 형성된다. 그리고 상기 웰 영역(120) 내에는 소스 영역(130)이 상기 웰 영역(120)과 컨택하도록 형성된다. 이러한 소스 영역(130)은 일 예로, 실질적으로 육각 테두리 평면 형상을 가질 수 있다. 또한, 단위 셀 영역(C)의 중심 측에는 제1 고농도 영역(150)이 형성될 수 있고, 상기 제1 고농도 영역(150)의 형상에는 제한이 있는 것은 아니며, 일 예로 실질적으로 육각 평면 형상을 가질 수 있다. 마지막으로, 게이트 영역(140)의 하측에는 JFET 영역(160)이 형성되며, 상기 JFET 영역(160)은 실질적으로 육각 평면 형상을 가질 수 있다. 다만 게이트 영역(140)을 제외한 각 구성요소들의 평면 형상은 상기 예시에 의하여 제한되는 것은 아님에 유의하여야 한다.
이 때 특정 m번째 열(0 ＜ m ＜ n)에는 제2 영역(A2)이 미형성될 수 있다. 즉, m번째 열에서는 실질적으로 동일한 형상의 다수의 단위 셀 영역들(C)이 열 방향을 따라 반복 형성될 수 있는 것이다.
또한, m번째 열의 단위 셀 영역(C)과 인접한 m-1번째 및/또는 m+1번째 열에는 제2 영역(A2)이 형성될 수 있다. 일 예로, m-1번째 및/또는 m+1번째 열에는, 열 방향을 따라 제2 영역(A2)과 제1 영역(A1)이 교대로 배치될 수 있다. 즉, 제1 영역(A1)-제2 영역(A2)-제1 영역(A1)-제2 영역(A2)이 반복 배치되어, 육각 평면 형상의 제2 영역(A2)의 6개의 외면은 개별 단위 셀 영역(C)에 의하여 둘러싸이도록 형성될 수 있는 것이다. 다만, m-1번째 및/또는 m+1번째 열의 제2 영역(A2)의 배치방식은 전술한 예시에 의하여 제한되는 것은 아니며, 제2 영역들(A2)이 열 방향을 따라 적어도 부분적으로 반복되는 측을 가지도록 형성될 수도 있다. 또는, 제1 영역들(A1)이 열 방향을 따라 반복 배치되는 측을 가질 수도 있다.
이와 같은 구조에 의하여, MOSFET 영역(A1)과 쇼트키 배리어 다이오드 영역(A2)이 통합 형성되어, 순 방향 전압 강하(Vf) 감소, 제작 원가 절감, 제품의 소형화, 기생 인덕턴스 제거를 통한 스위칭 파형 안정 및 발진 감소를 기대할 수 있다. 또한, 쇼트키 배리어 다이오드 영역(A2) 형성에 따른 면적 손실을 보상하기 위하여, 단위 셀 영역(C)을 육각 평면 형상을 가지도록 하며, 따라서 채널 밀도를 증가시킬 수 있다.
이 때 상기 다이오드 영역(A2)은 전체 액티브 영역 먼적의 25% 이하인 것이 바람직하나 본 발명의 범위가 상기 수치범위에 의하여 제한되는 것은 아니다.
도 7 내지 도 17은 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법을 설명하기 위한 단면도이다.
이하에서는 첨부된 도면들을 참고하여 본 발명의 일 실시예에 따른 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법을 상세히 설명하도록 한다. 상기 제조방법은 이하에서 설명하는 순서에 구속되지 않는 것에 유의하여야 한다.
먼저, 도 7을 참고하면, 기판(101) 상에 드리프트 영역(110)을 형성한다. 상기 드리프트 영역(110)은 예를 들어 기판(101) 상의 에피택셜 성장을 통하여 형성되는 층으로, 화학 기상 증착법(chemical vapor deposition, CVD)으로 형성될 수 있으나, 이에 한정되지 않고 분재 빔 에피택시(molecular beam epitaxy, MBE), 승화 에피택시(sublimation epitaxy), 액상 에피택시(liquid phase epitaxy)등 다양한 공정으로 형성될 수 있다.
그리고 도 8을 참고하면, 제1 영역(A1)에서 드리프트 영역(110) 표면에 JFET 영역(160)을 형성할 수 있다. 이러한 JFET 영역(160)은 마스크 패턴(미도시)을 활용하여 제2 도전형 불순물의 이온주입공정을 통하여 형성될 수 있다. 전술한 바와 같이, JFET 영역(160)은 제2 도전형의 고농도 불순물 도핑 영역에 해당한다.
이후, 도 9를 참고하면, JFET 영역(160) 내에서 상기 JFET 영역(160) 표면에 웰 영역(120)을 형성할 수 있다. 상기 웰 영역(120)은 마스크 패턴(미도시)을 활용하여 제1 도전형의 불순물의 이온주입공정을 통하여 형성할 수 있다. 상기 웰 영역(120)은 제1 고농도 영역(150) 대비 저농도 불순물 도핑 영역인 것이 바람직하다.
그리고 나서, 도 10을 참고하면, 상기 JFET 영역(160) 내에서 상기 JFET 영역(160) 표면에 그리고 웰 영역(120)의 측벽과 접하도록 제1 고농도 영역(150)을 형성할 수 있다. 상기 제1 고농도 영역(150)은 제1 도전형의 고농도 불순물 도핑 영역으로, 마스크 패턴(미도시)을 활용하여 제1 도전형의 불순물의 이온주입공정을 통하여 형성할 수 있다. 상기 제1 고농도 영역(150) 형성 시, 필요에 따라 제2 영역(A2)의 드리프트 영역(110) 표면에 제2 고농도 영역(210)을 함께 형성할 수 있다.
도 11을 참고하면, 후속 공정으로 소스 영역(130)을 형성한다. 소스 영역(130)은 마스크 패턴(미도시)을 활용하여 제2 도전형의 불순물의 이온주입공정을 통하여 형성될 수 있다. 전술한 바와 같이, 소스 영역(130)은 제2 도전형의 고농도 불순물 도핑 영역에 해당한다. 이러한 소스 영역(130)은 웰 영역(120)의 표면 측에 형성되는 것이 바람직하다.
후에, 도 12를 참고하면, 드리프트 영역(110) 또는 JFET 영역(160) 상에 게이트 산화막(141)을 형성할 수 있다. 상기 게이트 산화막(141)은 웰 영역(120), 소스 영역(130) 및 제1 고농도 영역(150) 및 JFET 영역(160)과 드리프트 영역(110) 상에 산화막층(미도시)을 형성한 이후 마스크 패턴(미도시)을 통하여 식각 공정을 수행함으로써 형성될 수 있다.
그리고 나서, 도 13을 참고하면, 게이트 산화막(141) 상에 게이트 전극(143)을 형성할 수 있다. 상기 게이트 전극(143)은, 예를 들어 드리프트 영역(110)과 게이트 산화막(141) 상에 폴리실리콘막(미도시)을 형성한 이후, 마스크 패턴(미도시)을 활용하여 식각 공정을 수행함으로써 형성될 수 있다.
이후, 도 14를 참고하면, 상기 게이트 산화막(141)과 게이트 전극(143)을 둘러싸도록 절연막(145)을 형성할 수 있다. 상기 절연막(145)은, 예를 들어 산화막층을 드리프트 영역(110), 게이트 게이트 산화막(141) 및 게이트 전극(143) 상에 형성한 이후 마스크 패턴(미도시)을 활용하여 식각 공정을 수행함으로써 형성될 수 있다.
그리고 도 15를 참고하면, 제1 영역(A1)에 오믹 컨택(151)을 형성할 수 있다. 상기 오믹 컨택(151)은 소스 영역(130)과 제1 고농도 영역(150)의 상면과 적어도 부분적으로 컨택하는 영역으로, 예를 들어 소스 영역(130)과 제1 고농도 영역(150) 및 절연막(145) 상에 Ti 또는 TiN의 금속층(미도시)을 형성한 이후 마스크 패턴(미도시)을 통한 식각 공정을 수행하여 형성될 수 있다. 이 때 필요에 따라 제2 영역(A2)에 오믹 컨택(220)을 형성할 수도 있다. 이 때 제2 영역(A2)의 오믹 컨택(220)은 제2 고농도 영역(210) 상에 형성될 수도 있다.
후에, 도 16을 참고하면, 제2 영역(A2)에 컨택 영역(230)을 형성할 수 있다. 상기 컨택 영역(230)은 드리프트 영역(110) 상에 형성되며, 상기 드리프트 영역(110) 상에 Ti 또는 Ni의 금속층(미도시)을 형성한 이후 마스크 패턴(미도시)을 통한 식각 공정을 수행하여 형성될 수 있다.
마지막으로, 도 17을 참고하면, 소스 메탈(170) 및 드레인 메탈(180)을 형성할 수 있다. 상기 소스 메탈(170)은 Al 등의 금속층일 수 있고, 상기 드레인 메탈(180)은 Ni 또는 Ag 등의 금속층일 수 있다. 상기 소스 메탈(170)은 오믹 컨택(151,220) 및 게이트 영역(140)과 컨택 영역(230)을 덮도록 형성될 수 있고, 상기 드레인 메탈(180)은 기판(101)의 저면 상에 형성될 수 있다.
전술한 바와 같이, 단위 셀 영역(C)에는, 게이트 영역(140)이 육각 테두리 평면 형상을 가질 수 있다. 또한, 게이트 영역(140)의 하측에는 웰 영역(120)이 형성된다. 그리고 상기 웰 영역(120) 내에는 소스 영역(130)이 상기 웰 영역(120)과 컨택하도록 형성된다. 이러한 소스 영역(130)은 예를 들어 실질적으로 육각 테두리 평면 형상을 가질 수 있다. 또한, 단위 셀 영역(C)의 중심 측에는 제1 고농도 영역(150)이 형성될 수 있고, 상기 제1 고농도 영역(150)의 형상에는 제한이 있는 것은 아니며, 일 예로 육각 평면 형상을 가질 수 있다. 마지막으로, 게이트 영역(140)의 하측에는 JFET 영역(160)이 형성되며, 상기 JFET 영역(160)은 예를 들어 실질적으로 육각 평면 형상을 가질 수 있다. 전술한 바와 같이, 각 구성요소들의 평면 형상들은 설명을 위한 예시적인 것임에 유의하여야 한다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다.
1 : MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자
101 : 기판
110 : 드리프트 영역
120 : 웰 영역
130 : 소스 영역
140 : 게이트 영역
141 : 게이트 산화막 143 : 게이트 전극
145 : 절연막
150 : 제1 고농도 영역
151 : 오믹 컨택
160 : JFET 영역
170 : 소스 메탈
180 : 드레인 메탈
210 : 제2 고농도 영역
220 : 오믹 컨택
230 : 컨택 영역
A1 : 제1 영역 A2 : 제2 영역
C1 : 단위 셀 영역

Claims (20)

  1. MOSFET 영역과 SBD 영역 내 기판;
    MOSFET 영역과 SBD 영역 내에서 상기 기판 상의 제2 도전형의 저농도 불순물 도핑 영역인 드리프트 영역;
    MOSFET 영역 내에서 상기 드리프트 영역 표면의 제1 도전형의 불순물 도핑 영역인 웰 영역;
    상기 웰 영역 표면의 제2 도전형의 고농도 불순물 도핑 영역인 소스 영역;
    MOSFET 영역 내에서 상기 드리프트 영역 상의 게이트 절연막; 및 상기 게이트 절연막 상의 게이트 전극;을 포함하는 게이트 영역; 및
    상기 드리프트 영역 내에서 상기 게이트 영역 하측의 JFET 영역;을 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  2. 제1항에 있어서, 상기 JFET 영역은
    상기 웰 영역의 일 측벽과 저부를 감싸도록 구성되는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  3. 제1항에 있어서,
    MOSFET 영역 내에서 상기 소스 영역 및 웰 영역과 컨택하며 상기 JFET 영역 내의 제1 도전형의 고농도 불순물 도핑 영역인 제1 고농도 영역; 및
    상기 드리프트 영역 상에서 상기 소스 영역 및 제1 고농도 불순물 영역과 적어도 부분적으로 컨택하는 제1 오믹 컨택;을 추가로 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  4. 제3항에 있어서,
    SBD 영역 내에서 상기 드리프트 영역 표면의 제1 도전형의 고농도 불순물 도핑 영역인 제2 고농도 영역;을 추가로 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  5. 제4항에 있어서,
    SBD 영역 내에서 상기 제2 고농도 영역 상의 제2 오믹 컨택;을 추가로 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  6. 제4항에 있어서,
    SBD 영역 내에서 상기 드리프트 영역 상의 컨택 영역;을 추가로 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  7. MOSFET 영역과 SBD 영역 내 기판;
    MOSFET 영역과 SBD 영역 내에서 상기 기판 상의 제2 도전형의 저농도 불순물 도핑 영역인 드리프트 영역;
    MOSFET 영역 내에서 실질적으로 육각 평면 형상으로 적어도 일부가 허니컴 구조를 가지는 다수의 단위 셀 영역; 및
    임의의 단위 셀 영역들 사이에서 실질적으로 육각 평면 형상 구조를 가지는 한 개 이상의 SBD 영역;을 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  8. 제7항에 있어서, 개별 단위 셀 영역들은
    실질적으로 육각 테두리 평면 형상의 게이트 영역;
    상기 드리프트 영역 내 그리고 게이트 영역 하측의 웰 영역;
    상기 드리프트 영역 내에서 상기 웰 영역과 컨택하는 소스 영역;
    상기 드리프트 영역 내에서 상기 소스 영역에 의하여 둘러싸이는 제1 도전형의 고농도 불순물 영역인 제1 고농도 영역; 및
    상기 드리프트 영역 내 그리고 게이트 영역 하측의 JFET 영역;을 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  9. 제7항에 있어서, 한 쌍의 SBD 영역들은
    서로 컨택하지 않는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  10. 제7항에 있어서, 상기 SBD 영역은
    각각의 단위 셀 영역들과 컨택하는 6개의 외면을 가지는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  11. 제8항에 있어서, 상기 SBD 영역은
    상기 드리프트 영역 표면의 제1 도전형의 고농도 불순물 도핑 영역인 제2 고농도 영역; 및
    SBD 영역 내에서 상기 제2 고농도 영역 상의 제2 오믹 컨택;을 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  12. 제11항에 있어서,
    상기 드리프트 영역 상에서 상기 게이트 영역을 커버하는 소스 메탈; 및
    상기 기판 저면 상의 드레인 메탈;을 추가로 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  13. MOSFET 영역과 SBD 영역 내 기판;
    MOSFET 영역과 SBD 영역 내에서 상기 기판 상의 제2 도전형의 저농도 불순물 도핑 영역인 드리프트 영역;
    MOSFET 영역이며 실질적으로 육각 평면 형상으로 적어도 일부가 허니컴 구조를 가지고 n개의 열을 따라 다수 배열되는 다수의 단위 셀 영역; 및
    임의의 단위 셀 영역들 사이에서 실질적으로 육각 평면 형상 구조를 가지며, 인접한 한 쌍의 열들에서 연속적으로 형성되지 않는 SBD 영역;을 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  14. 제13항에 있어서, 개별 SBD 영역들은
    다수의 단위 셀 영역들에 의하여 직접 둘러싸이는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  15. 제13항에 있어서, 상기 SBD 영역은
    상기 SBD 영역이 형성되는 열에서, 상기 SBD 영역이 형성되는 열 방향을 따라 단위 셀 영역과 교대로 있는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  16. 제15항에 있어서, 상기 SBD 영역은
    액티브 영역 전체 면적의 25% 이하인 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.
  17. 제13항에 있어서,
    상기 드리프트 영역 표면 그리고 개별 SBD 영역 중심 측의 제1 도전형의 고농도 불순물 도핑 영역인 불순물 영역;을 추가로 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자.

  18. 기판 상에 드리프트 영역을 형성하는 단계;
    MOSFET 영역들인 단위 셀 영역들을 n개의 열을 따라 형성하는 단계; 및
    JBD 영역들을 형성하는 단계;를 포함하고,
    상기 단위 셀 영역들을 형성하는 단계는
    MOSFET 영역 내 그리고 상기 드리프트 영역 표면에 제2 도전형의 불순물 도핑 영역인 JFET 영역을 실질적으로 육각 테두리 평면 형상으로 형성하는 단계;
    상기 JFET 영역 표면에 제1 도전형의 불순물 도핑 영역인 웰 영역을 형성하는 단계;
    상기 JFET 영역 표면 그리고 상기 웰 영역과 컨택하는 측에 제1 도전형의 불순물 고농도 도핑 영역인 제1 고농도 영역을 형성하는 단계;
    상기 웰 영역 표면에 제2 도전형의 불순물 고농도 도핑 영역인 소스 영역을 형성하는 단계;
    상기 드리프트 영역 표면에 소스 영역을 형성하는 단계; 및
    상기 JFET 영역, 웰 영역 및 소스 영역 상에, 실질적으로 육각 테두리 평면 형상의 게이트 영역을 적어도 부분적으로 허니컴 구조를 가지도록 형성하는 단계;를 포함하는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법.
  19. 제18항에 있어서, 상기 JBD 영역들은
    서로 컨택하지 않는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법.
  20. 제18항에 있어서, 상기 SBD 영역들은
    연속되는 열에 반복 형성되지 않는 것을 특징으로 하는 MOSFET 영역과 다이오드 영역을 포함하는 반도체 소자 제조방법.
KR1020220133652A 2022-10-18 2022-10-18 Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법 KR20240054426A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220133652A KR20240054426A (ko) 2022-10-18 2022-10-18 Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법
US18/301,303 US20240128260A1 (en) 2022-10-18 2023-04-17 Semiconductor device including mosfet region and diode region and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220133652A KR20240054426A (ko) 2022-10-18 2022-10-18 Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법

Publications (1)

Publication Number Publication Date
KR20240054426A true KR20240054426A (ko) 2024-04-26

Family

ID=90626967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220133652A KR20240054426A (ko) 2022-10-18 2022-10-18 Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법

Country Status (2)

Country Link
US (1) US20240128260A1 (ko)
KR (1) KR20240054426A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896332B1 (ko) 2016-12-13 2018-09-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896332B1 (ko) 2016-12-13 2018-09-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20240128260A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US10840098B2 (en) Semiconductor power device and method for producing same
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11552173B2 (en) Silicon carbide device with trench gate
US10651270B2 (en) Semiconductor device having a trench structure
JP7293750B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US11637199B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2024096464A (ja) 半導体装置
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
US20230207680A1 (en) Silicon carbide semiconductor device
US11908929B2 (en) Semiconductor device
US20220336579A1 (en) Superjunction semiconductor device and method for manufacturing same
JP2012204379A (ja) 電力用半導体装置
KR20240054426A (ko) Mosfet 영역과 다이오드 영역을 포함하는 반도체 소자 및 제조방법
US11152469B2 (en) Semiconductor device
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same
US11424357B2 (en) Semiconductor device
US20230246102A1 (en) Superjunction semiconductor device
US20240136404A1 (en) SiC MOSFET POWER SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME
US20220199823A1 (en) Semiconductor device
WO2022181100A1 (ja) 窒化物半導体装置
WO2022239581A1 (ja) 半導体装置
CN118039698A (zh) 一种宽禁带半导体沟槽mosfet器件结构及其制作方法