KR20240053722A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20240053722A
KR20240053722A KR1020220133530A KR20220133530A KR20240053722A KR 20240053722 A KR20240053722 A KR 20240053722A KR 1020220133530 A KR1020220133530 A KR 1020220133530A KR 20220133530 A KR20220133530 A KR 20220133530A KR 20240053722 A KR20240053722 A KR 20240053722A
Authority
KR
South Korea
Prior art keywords
control signal
reset control
layer
reset
display device
Prior art date
Application number
KR1020220133530A
Other languages
English (en)
Inventor
이현대
조강빈
박정우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220133530A priority Critical patent/KR20240053722A/ko
Priority to US18/360,025 priority patent/US20240127753A1/en
Priority to CN202311289048.4A priority patent/CN117912387A/zh
Publication of KR20240053722A publication Critical patent/KR20240053722A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0716—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor
    • G06K19/0718—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor the sensor being of the biometric kind, e.g. fingerprint sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/08—Biomedical applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 표시 장치는 표시 패널, 센서 컨트롤러 및 구동 컨트롤러를 포함한다. 표시 패널은 발광 소자를 포함하여 영상을 표시하는 복수의 화소들, 및 수광 소자를 포함하여 사용자의 정보를 센싱히는 복수의 센서들을 포함한다. 센서 컨트롤러는 상기 복수의 센서들에 전기적으로 연결되고, 리셋 제어 신호를 상기 복수의 센서들로 공급한다. 구동 컨트롤러는 상기 사용자가 상기 정보의 입력을 시도하는지 여부 및 실제 상기 정보가 입력되는 시점을 판단하고, 상기 입력의 시도가 발생한 제1 시점 이후에 상기 리셋 제어 신호를 활성화시키고, 실제로 상기 정보가 입력된 제2 시점 이후에 상기 리셋 제어 신호를 비활성화시키기 위한 인에이블 신호를 상기 센서 컨트롤러로 제공한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 발명이다. 보다 상세하게는, 사용자가 제공하는 정보를 감지 가능한 표시 장치 및 상기 표시 장치를 구동하는 방법에 관한 것이다.
표시 장치는 영상을 표시하여 사용자에게 정보를 제공하거나 사용자의 입력을 감지하는 등 사용자와 유기적으로 소통할 수 있는 다양한 기능을 제공한다. 최근의 표시 장치들은 사용자가 제공하는 정보(예를 들어, 생체 정보 등)를 감지하기 위한 기능을 함께 포함하고 있다.
사용자 정보를 인식하는 방식으로는 전극들 사이에 형성된 정전용량 변화를 감지하는 정전용량 방식, 광 센서를 이용하여 입사되는 광을 감지하는 광 방식, 압전체 등을 활용하여 진동을 감지하는 초음파 방식 등이 있다.
본 발명은 사용자가 제공하는 정보를 인식하는 기능을 갖는 표시 장치 및 이의 구동 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 센서 컨트롤러 및 구동 컨트롤러를 포함한다. 표시 패널은 발광 소자를 포함하여 영상을 표시하는 복수의 화소들, 및 수광 소자를 포함하여 사용자의 정보를 센싱히는 복수의 센서들을 포함한다. 센서 컨트롤러는 상기 복수의 센서들에 전기적으로 연결되고, 리셋 제어 신호를 상기 복수의 센서들로 공급한다. 구동 컨트롤러는 상기 사용자가 상기 정보의 입력을 시도하는지 여부 및 실제 상기 정보가 입력되는 시점을 판단하고, 상기 입력의 시도가 발생한 제1 시점 이후에 상기 리셋 제어 신호를 활성화시키고, 실제로 상기 정보가 입력된 제2 시점 이후에 상기 리셋 제어 신호를 비활성화시키기 위한 인에이블 신호를 상기 센서 컨트롤러로 제공한다
본 발명의 일 실시예에 따른 표시 장치의 구동 방법에서, 표시 장치는 표시 패널은 발광 소자를 포함하여 영상을 표시하는 복수의 화소들, 및 수광 소자를 포함하여 사용자의 정보를 센싱하는 복수의 센서들을 포함하는 표시 패널을 포함한다. 상기 표시 장치의 구동 방법은 리셋 제어 신호를 생성하는 단계, 상기 리셋 제어 신호에 응답하여 상기 복수의 센서들을 리셋시키는 단계, 상기 복수의 센서들이 상기 사용자의 정보를 감지하는 단계; 및 상기 복수의 센서들이 감지한 리드 아웃 신호를 출력하는 단계를 포함한다.
상기 리셋 제어 신호를 생성하는 단계는, 상기 사용자가 상기 정보의 입력을 시도하는지 여부를 판단하는 단계, 판단 결과에 따라 리셋 제어 신호의 활성화 여부를 결정하는 단계, 실제로 상기 정보가 입력되는 시점을 판단하는 단계, 및 판단 결과에 따라 상기 리셋 제어 신호의 비활성화 여부를 결정하는 단계를 포함한다.
본 발명의 실시예에 따르면, 사용자가 정보 입력을 시도한 시점 이후에 리셋 제어 신호를 활성화시켜 리셋 구간을 개시할 수 있다. 따라서, 리셋 구간이 불필요하게 길어져서 수광 소자에 스트레스가 가해지는 문제를 해소할 수 있다. 또한, 리셋 구간이 최소 시간이 경과되기 이전에 종료되는 것을 방지함으로써, 리셋 구간을 충분히 확보할 수 있음에 따라 센서들을 안정적으로 리셋시킬 수 있고, 그 결과 센싱 성능을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4는 도 3에 도시된 구동 컨트롤러 및 센서 컨트롤러의 내부 블럭도이다.
도 5a는 본 발명의 일 실시예에 따른 정보 입력 시도 화면을 나타낸 도면이다.
도 5b는 본 발명의 일 실시예에 따른 정보가 실제 입력되는 과정을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 리셋 구간을 설명하기 위한 파형도이다.
도 7은 본 발명의 일 실시예에 따른 리셋 구간을 설명하기 위한 파형도이다.
도 8은 본 발명의 일 실시예에 따른 리셋 구간을 설명하기 위한 파형도이다.
도 9a는 본 발명의 일 실시예에 따른 화소 및 센서를 나타낸 회로도이다.
도 9b는 도 9a에 도시된 화소 및 센서의 동작을 설명하기 위한 파형도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 제1 방향(DR1)에 평행한 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 평행한 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 나란할 수 있다. 표시 장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다.
표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉 또는 별도의 장치(예를 들어, 액티브 펜 또는 디지타이저 등)에 의한 접촉은 물론 표시 장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시 장치(DD)는 사용자가 제공하는 각종 정보(예를 들어, 지문, 혈압 등의 생체 정보 또는 사용자의 접근 정보 등)를 감지할 수 있다. 표시 장치(DD)의 표시면(IS)에는 사용자의 정보를 감지할 수 있는 정보 감지 영역이 제공될 수 있다. 정보 감지 영역은 투과 영역(TA)의 전체 영역에 제공되거나, 투과 영역(TA)의 일부 영역에 제공될 수 있다. 도 1에서는 본 발명의 일 예로 투과 영역(TA)의 전체가 정보 감지 영역으로 활용되는 것을 도시하였다.
표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 하우징(EDC)을 포함할 수 있다. 본 실시예에서, 윈도우(WM)와 하우징(EDC)은 결합되어 표시 장치(DD)의 외관을 구성한다.
윈도우(WM)의 전면은 표시 장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 입력 감지층(ISL)을 포함할 수 있다. 표시 패널(DP)은 전기적 신호에 따라 영상을 표시하고, 입력 감지층(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 다양한 형태로 제공될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시패널, 무기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시패널의 발광층은 무기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시패널로 설명된다.
도 2를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로층(DP_CL), 소자층(DP_ED) 및 봉지층(TFE)를 포함한다. 본 발명에 따른 표시 패널(DP)은 플렉서블(flexible) 표시 패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 패널(DP)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시 패널 또는 리지드(rigid) 표시 패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로층(DP_CL)은 베이스층(BL) 상에 배치된다. 회로층(DP_CL)은 베이스층(BL)과 소자층(DP_ED) 사이에 배치된다. 회로층(DP_CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP_CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동 회로 및 사용자의 정보를 인식하기 위한 복수개의 센서들 각각에 포함된 센서 구동 회로 등을 포함할 수 있다. 사용자의 정보는 사용자의 생체 정보 또는 사용자의 접근 정보 등일 수 있다. 본 발명의 일 예로, 센서는 지문 인식 센서, 근접 센서, 홍채 인식 센서, 혈압 측정 센서 등일 수 있다. 또한, 센서는 광학 방식으로 사용자 정보를 인식하는 광학식 센서일 수 있다. 회로층(DP_CL)은 화소 구동 회로 및/또는 센서 구동 회로에 연결된 신호 라인들을 더 포함할 수 있다.
소자층(DP_ED)은 화소들 각각에 포함된 발광 소자 및 센서들 각각에 포함된 수광 소자를 포함할 수 있다. 본 발명의 일 예로, 수광 소자는 포토 다이오드일 수 있다. 수광 소자는 사용자의 지문에 의해 반사된 광을 감지 또는 광에 반응하는 센서일 수 있다. 회로층(DP_CL) 및 소자층(DP_ED)에 대해서는 이후 도 10, 11a 및 도 11b를 참조하여 구체적으로 설명하기로 한다.
봉지층(TFE)은 소자층(DP_ED)을 밀봉한다. 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 무기막은 무기 물질을 포함하고, 수분/산소로부터 소자층(DP_ED)을 보호할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 소자층(DP_ED)을 보호할 수 있다.
입력 감지층(ISL)은 표시 패널(DP) 상에 배치될 수 있다. 본 발명의 일 예로, 입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 입력 감지층(ISL)은 연속 공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISL)이 표시 패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISL)과 봉지층(TFE) 사이에 배치되지 않는다. 대안적으로 입력 감지층(ISL)과 표시 패널(DP) 사이에 접착필름이 배치될 수 있다. 이 경우, 입력 감지층(ISL)은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 접착필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
입력 감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시 패널(DP)에 제공할 수 있다. 입력 감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 감지 전극들을 포함할 수 있다. 감지 전극들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시 패널(DP)은 입력 감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
표시 모듈(DM)은 컬러 필터층(CFL)을 더 포함할 수 있다. 본 발명의 일 예로, 컬러 필터층(CFL)은 입력 감지층(ISL) 상에 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 컬러 필터층(CFL)은 표시 패널(DP)과 입력 감지층(ISL) 사이에 배치될 수도 있다. 컬러 필터층(CFL)은 복수의 컬러필터 및 블랙 매트릭스를 포함할 수 있다.
입력 감지층(ISL) 및 컬러 필터층(CFL)의 구조에 관한 자세한 사항은 후술될 것이다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 접착층(AL)을 더 포함할 수 있다. 윈도우(WM)는 접착층(AL)에 의해 컬러 필터층(CFL)에 부착될 수 있다. 접착층(AL)은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 또는 감압 접착제(PSA, Pressure Sensitive Adhesive)을 포함할 수 있다.
하우징(EDC)은 윈도우(WM)와 결합된다. 하우징(EDC)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다. 하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 도시되지 않았으나, 표시 모듈(DM)과 하우징(EDC) 사이에는 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 패널 드라이버, 구동 컨트롤러(100) 및 센서 컨트롤러(500)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 및 전압 발생기(400)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS), 및 제4 제어 신호(RCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제3 제어 신호(DCS) 및 영상 데이터(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1~DLm)에 출력한다. 데이터 신호들은 영상 데이터(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 후술하는 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 발생한다. 본 발명의 일 예로, 전압 발생기(400)는 리셋 전압(Vrst)을 더 발생할 수 있다.
표시 패널(DP)은 투과 영역(TA)(도 1에 도시됨)에 대응하는 표시 영역(DA) 및 베젤 영역(BZA)(도 1에 도시됨)에 대응하는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA)에 배치되는 복수의 화소들(PX) 및 표시 영역(DA)에 배치되는 복수의 센서들(FX)을 포함할 수 있다. 본 발명의 일 예로, 복수의 센서들(FX) 각각은 서로 인접하는 두 개의 화소(PX) 사이에 배치될 수 있다. 복수의 화소들(PX) 및 복수의 센서들(FX)은 제1 및 제2 방향(DR1, DR2) 상에서 교번적으로 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 즉, 복수의 센서들(FX) 중 제1 방향(DR1) 상에서 서로 인접한 두 개의 센서(FX) 사이에는 두 개 이상의 화소(PX)가 배치되거나, 복수의 센서들(FX) 중 제2 방향(DR2) 상에서 서로 인접한 두 개의 센서(FX) 사이에는 두 개 이상의 화소(PX)가 배치될 수 있다.
표시 패널(DP)은 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn), 블랙 스캔 라인들(SBL1 내지 SBLn), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm) 및 리드아웃라인들(RL1 내지 RLh)을 더 포함한다. 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn), 블랙 스캔 라인들(SBL1 내지 SBLn), 및 발광 제어 라인들(EML1 내지 EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn), 블랙 스캔 라인들(SBL1 내지 SBLn), 및 발광 제어 라인들(EML1 내지 EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1 내지 DLm) 및 리드아웃라인들(RL1 내지 RLh)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn), 블랙 스캔 라인들(SBL1 내지 SBLn), 발광 제어 라인들(EML1 내지 EMLn), 그리고 데이터 라인들(DL1 내지 DLm)에 각각 전기적으로 연결된다. 예를 들어, 복수의 화소들(PX) 각각은 4개의 스캔 라인들(예를 들어, 대응하는 초기화 스캔 라인, 대응하는 보상 스캔 라인 및 대응하는 기입 스캔 라인, 대응하는 블랙 스캔 라인)에 전기적으로 연결될 수 있다. 그러나, 각 화소(PX)에 연결되는 스캔 라인의 개수는 이에 한정되지 않으며, 변경될 수 있다.
복수의 센서들(FX)은 기입 스캔 라인들(SWL1 내지 SWLn) 및 리드아웃라인들(RL1 내지 RLh)에 각각 전기적으로 연결된다. 복수의 센서들(FX) 각각은 대응하는 1개의 기입 스캔 라인에 전기적으로 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 각 센서(FX)에 연결되는 스캔 라인의 개수는 가변될 수 있다. 대안적으로, 복수의 센서들(FX) 각각은 대응하는 2개 이상의 스캔 라인들(예를 들어, 블랙 스캔 라인들, 기입 스캔 라인들, 보상 스캔 라인들 및 초기화 스캔 라인들 중 적어도 2개 이상)에 전기적으로 연결될 수 있다. 센서들(FX)은 화소들(PX)을 형성하는 박막 공정을 통해 화소들(PX)과 동시에 표시 패널(DP)의 표시 영역(DA)에 직접 형성될 수 있다.
리드아웃라인들(RL1 내지 RLh)의 개수는 데이터 라인들(DL1 내지 DLm)의 개수보다 작거나 같을 수 있다. 예를 들어, 리드아웃라인들(RL1 내지 RLh)의 개수는 데이터 라인들(DL1 내지 DLm)의 개수의 1/2, 1/4 또는 1/8 등에 해당할 수 있다.
표시 패널(DP)은 복수의 센서들(FX)에 전기적으로 연결된 리셋 제어 라인(RCL)을 더 포함할 수 있다. 리셋 제어 라인(RCL)은 복수의 센서들(FX)에 공통적으로 연결될 수 있다.
스캔 드라이버(300)는 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 본 발명의 일 예로, 스캔 드라이버(300)는 화소들(PX)을 형성하는 박막 공정을 통해 표시 패널(DP)의 비표시 영역(NDA)에 직접 형성될 수 있다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1 내지 SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1 내지 SCLn)로 보상 스캔 신호들을 출력한다. 또한, 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 기입 스캔 라인들(SWL1 내지 SWLn)로 기입 스캔 신호들을 출력하고, 블랙 스캔 라인들(SBL1 내지 SBLn)로 블랙 스캔 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)는 제1 및 제2 스캔 드라이버를 포함할 수 있다. 제1 스캔 드라이버는 초기화 스캔 신호들 및 보상 스캔 신호들을 출력할 수 있고, 제2 스캔 드라이버는 기입 스캔 신호들 및 블랙 스캔 신호들을 출력할 수 있다.
발광 드라이버(350)는 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 발광 드라이버(350)는 구동 컨트롤러(100)로부터 제2 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제2 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1 내지 EMLn)로 발광 제어 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)가 발광 제어 라인들(EML1 내지 EMLn)에 연결될 수 있다. 이 경우, 발광 드라이버(350)는 생략되고, 스캔 드라이버(300)가 발광 제어 라인들(EML1 내지 EMLn)로 발광 제어 신호들을 출력할 수 있다.
센서 컨트롤러(500)는 구동 컨트롤러(100)로부터 제4 제어 신호(RCS)를 수신한다. 센서 컨트롤러(500)는 제4 제어 신호(RCS)에 응답해서, 리드아웃라인들(RL1 내지 RLh)로부터 리드 아웃 신호들을 수신할 수 있다. 리드 아웃 신호들은 센서들(FX)을 통해 감지된 사용자 정보(예를 들어, 지문 등과 같은 생체 정보)를 포함하는 신호들일 수 있다.
센서 컨트롤러(500)는 리드아웃라인들(RL1~RLh)로부터 수신된 리드 아웃 신호들을 가공하여 감지 신호(S_FS)를 생성한다. 센서 컨트롤러(500)는 감지 신호(S_FS)를 구동 컨트롤러(100)로 제공할 수 있다. 본 발명의 일 예로, 구동 컨트롤러(100)는 감지 신호(S_FS)에 근거하여 사용자 정보를 인식할 수 있다. 도 3에서는 본 발명의 일 예로, 구동 컨트롤러(100)와 센서 컨트롤러(500)를 독립된 구성으로 도시하였으나, 구동 컨트롤러(100)와 센서 컨트롤러(500)는 하나의 구성으로(예를 들어, 하나의 집적 회로로) 통합될 수 이다.
본 발명의 일 예로, 센서 컨트롤러(500)는 구동 컨트롤러(100)로부터 인에이블 신호(R_EN)를 수신한다. 센서 컨트롤러(500)는 인에이블 신호(R_EN)에 응답하여 리셋 제어 신호(RST)를 생성할 수 있다. 리셋 제어 신호(RST)는 리셋 제어 라인(RCL)을 통해 복수의 센서들(FX)로 공급되어, 복수의 센서들(FX)을 리셋시킬 수 있다.
도 4는 도 3에 도시된 구동 컨트롤러 및 센서 컨트롤러의 내부 블록도이다. 도 5a는 본 발명의 일 실시예에 따른 정보 입력 시도 화면을 나타낸 도면이고, 도 5b는 본 발명의 일 실시예에 따른 정보가 실제 입력되는 과정을 나타낸 도면이다.
도 4를 참조하면, 사용자가 정보 입력을 위한 어플리케이션(AP)을 실행하면, 구동 컨트롤러(100)는 해당 어플리케이션(AP)으로부터 해당 어플리케이션(AP)의 상태 정보를 수신할 수 있다. 본 발명의 일 예로, 해당 어플리케이션(AP)은 보안 인증이 필요한 어플리케이션일 수 있다. 구동 컨트롤러(100)는 상기 상태 정보에 기초하여 사용자가 정보 입력(예를 들어, 보안 인증 정보의 입력)을 시도하는지 여부를 판단할 수 있다. 보안 인증 정보는 지문, 홍채 또는 안면 등일 수 있다.
본 발명의 일 예로, 구동 컨트롤러(100)는 판단부(110) 및 신호 생성부(120)를 포함할 수 있다. 판단부(110)는 해당 어플리케이션(AP)으로부터 수신된 상태 정보에 기초하여 사용자가 정보 입력을 시도하는지 여부를 판단할 수 있다. 본 발명의 일 예로, 도 5a와 같이 사용자가 정보를 입력할 수 있도록, 표시 장치(DD)가 보안 인증 화면을 표시하는 시점을 입력 시도 시점(이하, 제1 시점)으로 인식할 수 있다.
판단부(110)의 판단 결과 사용자가 정보 입력을 시도하는 것으로 확인되면, 판단부(110)는 판단 결과를 신호 생성부(120)로 전송할 수 있다. 또한, 판단부(110)는 실제로 사용자가 정보가 입력하는 시점(즉, 실제 입력 시점)을 더 판단할 수 있다. 본 발명의 일 예로, 도 5b와 같이 사용자가 화면을 터치하여 지문 정보를 입력하는 시점을 실제 입력 시점)(이하, 제2 시점)으로 인식할 수 있다.
신호 생성부(120)는 판단 결과에 따라 인에이블 신호(R_EN)를 생성하고, 생성된 인에이블 신호(R_EN)를 센서 컨트롤러(500)로 제공할 수 있다. 구체적으로, 신호 생성부(120)는 제1 시점에 인에이블 신호(R_EN)를 활성화시키고, 제2 시점에 인에이블 신호(R_EN)를 비활성화시킬 수 있다.
센서 컨트롤러(500)는 리셋 제어 회로(510) 및 리드 아웃 회로(520)를 포함한다. 리셋 제어 회로(510)는 인에이블 신호(R_EN)에 응답하여 상기 리셋 제어 신호(RST)를 생성한다. 리셋 제어 신호(RST)는 인에이블 신호(R_EN)가 활성화되는 제1 시점 이후에 활성화되고, 인에이블 신호(R_EN)가 비활성화되는 제2 시점 이후에 비활성화될 수 있다. 여기서, 리셋 제어 신호(RST)의 활성화 구간을 센서들(FX, 도 3 참조)의 리셋 구간으로 정의할 수 있다.
리드 아웃 회로(520)는 구동 컨트롤러(100)로부터 제4 제어 신호(RCS)를 수신하고, 제4 제어 신호(RCS)에 응답하여 상기 복수의 센서들(FX)로부터 리드 아웃 신호들(FS1 내지 FSh)를 수신할 수 있다. 리드 아웃 회로(520)는 리드 아웃 신호들(FS1 내지 FSh)를 가공하여 감지 신호(S_FS)를 생성하고, 감지 인에이블 신호에 응답하여 감지 신호(S_FS)를 구동 컨트롤러(100)로 전송할 수 있다.
도 6은 본 발명의 일 실시예에 따른 리셋 구간을 설명하기 위한 파형도이다.
도 4, 도 5a 및 도 6을 참조하면, 사용자가 특정 어플리케이션(AP)을 실행하면, 해당 어플리케이션(AP)이 사용자의 인증 정보를 확인해야하는 어플리케이션인 경우, 표시 장치(DD)는 사용자 인증을 위한 화면을 표시할 수 있다. 여기서, 판단부(120)는 사용자가 해당 어플리케이션(AP)을 실행한 시점을 입력 시도 시점(즉, 제1 시점(t1))으로 인식할 수 있다. 해당 어플리케이션(AP)은 사용자가 실제로 입력을 제공한 시점(즉, 제2 시점(t2))까지 대기 구간을 유지할 수 있다. 제2 시점(t2)에 사용자가 실제로 입력을 제공하면, 해당 어플리케이션(AP)은 정보를 수집하는 구간(즉, 수집 구간)으로 진입할 수 있다.
신호 생성부(120)는 사용자가 입력을 시도한 제1 시점(t1)에 인에이블 신호(R_EN)를 활성화시킬 수 있다. 이후, 신호 생성부(120)는 사용자가 실제로 입력을 제공한 제2 시점(t2)에 인에이블 신호(R_EN)를 비활성화시킬 수 있다.
리셋 제어 회로(510)는 신호 생성부(120)로부터 인에이블 신호(R_EN)를 수신할 수 있다. 본 발명의 일 예로, 리셋 제어 회로(510)는 리셋 제어 신호(RST) 생성을 위해 구동 컨트롤러(100)로부터 수직 동기 신호(Vsync)를 더 수신할 수 있다. 리셋 제어 회로(510)는 인에이블 신호(R_EN) 및 수직 동기 신호(Vsync)를 조합하여 리셋 제어 신호(RST)를 생성할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 리셋 제어 회로(510)는 인에이블 신호(R_EN) 만으로 리셋 제어 신호(RST)를 생성하거나 인에이블 신호(R_EN) 및 기타 다른 제어 신호(예를 들어, 데이터 인에이블 신호(DE))를 이용하여 리셋 제어 신호(RST)를 생성할 수 있다.
도 6에 도시된 바와 같이, 리젯 제어 회로(510)는 인에이블 신호(R_EN)가 활성화된 제1 시점(t1) 이후에 수직 동기 신호(Vsync)의 첫번째 라이징 시점(이하, 리셋 개시 시점(t1a))에 리셋 제어 신호(RST)를 활성화시킬 수 있다. 또한, 리젯 제어 회로(510)는 인에이블 신호(R_EN)가 비활성화된 제2 시점(t2) 이후에 수직 동기 신호(Vsync)의 첫번째 라이징 시점(이하, 리셋 종료 시점(t2a))에 리셋 제어 신호(RST)를 비활성화시킬 수 있다.
대안적으로, 리젯 제어 회로(510)는 인에이블 신호(R_EN)가 활성화된 제1 시점(t1) 이후에 수직 동기 신호(Vsync)의 첫번째 폴링 시점에 리셋 제어 신호(RST)를 활성화시킬 수 있다. 또한, 리젯 제어 회로(510)는 인에이블 신호(R_EN)가 비활성화된 제2 시점(t2) 이후에 수직 동기 신호(Vsync)의 첫번째 폴링 시점에 리셋 제어 신호(RST)를 비활성화시킬 수 있다.
또한 다른 일 예로, 리젯 제어 회로(510)는 인에이블 신호(R_EN)가 활성화된 제1 시점(t1)에 리셋 제어 신호(RST)를 활성화시키고, 인에이블 신호(R_EN)가 비활성화된 제2 시점(t2)에 리셋 제어 신호(RST)를 비활성화시킬 수 있다. 이 경우, 리셋 개시 시점(t1a)은 제1 시점(t1)과 일치하고, 리셋 종료 시점(t2a)은 제2 시점(t2)과 일치할 수 있다.
복수의 센서들(FX)은 리셋 제어 신호(RST)를 수신하여 리셋될 수 있다. 리셋 제어 신호(RST)는 복수의 센서들(FX)에 공통적으로 제공되어, 복수의 센서들(FX)을 동시에 리셋시킬 수 있다. 여기서, 리셋 제어 신호(RST)의 활성화 구간(예를 들어, 하이 레벨 구간)이 복수의 센서들(FX)의 리셋 구간으로 정의될 수 있다.
복수의 센서들(FX)은 사용자의 입력 시도가 발생한 시점(제1 시점(t1)) 이전에는 휴지 구간 상태로 유지될 수 있다. 본 발명의 일 예와 같이, 제1 시점(t1)과 리셋 개시 시점(t1a)이 일정 시간 간격으로 이격되는 경우, 복수의 센서들(FX)은 제1 시점(t1)과 리셋 개시 시점(t1a) 사이에 각성(wake up) 구간을 가질 수 있다. 그러나, 제1 시점(t1)과 리셋 개시 시점(t1a)이 일치하는 경우, 각성 구간은 생략되고, 복수의 센서들(FX)은 휴지 구간 이후에 바로 리셋 구간으로 진입할 수 있다.
도 5b 및 도 6에 도시된 바와 같이, 실제 입력이 발생하면, 해당 어플리케이션(AP)은 수집 구간으로 진입할 수 있다. 이후, 리셋 종료 시점(t2a)에 리셋 구간이 종료되면, 복수의 센서들(FX)은 일정 구간(즉, 수광 구간)동안 사용자가 제공하는 정보를 수집하기 위해 광을 수광할 수 있다. 수광 구간이 종료되면, 복수의 센서들(FX)은 출력 구간 동안 기입 스캔 신호들(SW1 내지 SWn)에 응답하여 리드 라웃 라인들(RL1 내지 RLh)을 통해 리드 아웃 신호들(FS1 내지 FSh)을 출력할 수 있다. 출력 구간이 개시되기 전까지 리드 아웃 회로(520)는 휴기 구간 상태로 유지될 수 있다. 출력 구간이 개시되면, 리드 아웃 회로(520)는 복수의 센서들(FX)로부터 출력된 리드 아웃 신호들(FS1 내지 FSh)을 수신하기 위해 리드 아웃 구간으로 진입할 수 있다. 출력 구간이 종료되면, 복수의 센서들(FX)는 휴지 구간 상태로 전환될 수 있다.
한편, 리드 아웃 회로(520)는 수신한 리드 아웃 신호들(FS1 내지 FSh)을 처리하여 감지 신호(S_FS)를 생성하고, 감지 인에이블 신호(S_FS_EN)에 응답하여 감지 신호(S_FS)를 구동 컨트롤러(100)로 제공할 수 있다. 실제 입력이 종료되면(예를 들어, 사용자의 터치 또는 지문 인식이 종료되면), 해당 어플리케이션(AP)은 수집 구간을 종료하고, 감지 신호(S_FS)에 근거하여 사용자의 정보를 처리하는 처리 구간으로 진입할 수 있다.
이처럼, 사용자가 입력을 시도한 시점 이후에 복수의 센서들(FX)을 리셋시킴으로써, 리셋 구간이 불필요하게 증가하여 수광 소자(OPD)에 스트레스가 가해지는 것을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 리셋 구간을 설명하기 위한 파형도이다. 단, 도 7에 도시된 구성 요소 중 도 6에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4, 도 5a, 및 도 7을 참조하면, 신호 생성부(120)는 사용자가 입력을 시도한 제1 시점(t1)에 인에이블 신호(R_EN)를 활성화시킬 수 있다. 리셋 제어 회로(510)는 신호 생성부(120)로부터 인에이블 신호(R_EN)를 수신할 수 있다. 본 발명의 일 예로, 리셋 제어 회로(510)는 리셋 제어 신호(RST) 생성을 위해 구동 컨트롤러(100)로부터 수직 동기 신호(Vsync)를 더 수신할 수 있다. 리셋 제어 회로(510)는 인에이블 신호(R_EN) 및 수직 동기 신호(Vsync)를 조합하여 리셋 제어 신호(RST)를 생성할 수 있다.
도 7에 도시된 바와 같이, 리젯 제어 회로(510)는 인에이블 신호(R_EN)가 활성화된 제1 시점(t1) 이후에 수직 동기 신호(Vsync)의 첫번째 라이징 시점(이하, 리셋 개시 시점(t1a))에 리셋 제어 신호(RST)를 활성화시킬 수 있다.
그러나, 제1 시점(t1) 이후에 사용자가 실제로 입력을 제공하지 않으면, 인에이블 신호(R_EN)는 계속 활성화 상태로 유지될 수 있다. 인에이블 신호(R_EN)가 계속해서 활성화 상태로 유지되면, 리젯 제어 회로(510)는 기 설정된 기준 시간이 경과한 제1 기준 시점(t1r)에서 리셋 제어 신호(RST)를 비활성화시킬 수 있다.
복수의 센서들(FX)은 리셋 제어 신호(RST)를 수신하여 리셋될 수 있다. 리셋 제어 신호(RST)는 복수의 센서들(FX)에 공통적으로 제공되어, 복수의 센서들(FX)을 동시에 리셋시킬 수 있다. 여기서, 리셋 제어 신호(RST)의 활성화 구간(예를 들어, 하이 레벨 구간)이 복수의 센서들(FX)의 리셋 구간으로 정의될 수 있다.
복수의 센서들(FX)은 사용자가 실제로 입력을 제공하지 않으면, 리셋 구간을 종료하고 휴지 구간으로 진입할 수 있다. 사용자가 실제로 입력을 제공하지 않으면, 해당 어플리케이션(AP)도 대기 구간을 종료하고 휴지 구간으로 진입할 수 있다. 사용자가 실제로 입력을 제공하지 않으면, 리드 아웃 회로(520)는 계속해서 휴지 구간 상태를 유지할 수 있다.
제1 시점(t1) 이후에 리셋 구간이 개시되더라도, 실제 입력이 발생하지 않으면, 리셋 구간을 종료시킴에 따라, 불필요하게 복수의 센서들(FX)이 리셋되는 것을 방지하고, 그 결과 수광 소자(OPD)에 가해지는 스트레스를 감소시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 리셋 구간을 설명하기 위한 파형도이다. 단, 도 8에 도시된 구성 요소 중 도 6에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4, 도 5a, 및 도 8을 참조하면, 신호 생성부(120)는 사용자가 입력을 시도한 제1 시점(t1)에 인에이블 신호(R_EN)를 활성화시킬 수 있다. 이후, 제2 시점(t2)에서 실제로 사용자의 입력이 발생하면, 인에이블 신호(R_EN)는 비활성화 상태로 전환될 수 있다.
그러나, 제1 시점(t1)으로부터 기 설정된 최소 시간(Tr)이 경과되기 이전에 사용자의 실제 입력이 발생하면, 리셋 제어 회로(510)는 인에이블 신호(R_EN)가 비활성화된 이후에도 리셋 제어 신호(RST)를 활성화 상태로 유지시킬 수 있다. 이후, 기 설정된 최소 시간(Tr)이 경과되면, 리셋 제어 회로(510)는 최소 시간(Tr)이 경과된 이후에 리셋 제어 신호(RST)를 비활성화시킬 수 있다. 예를 들어, 리셋 제어 회로(510)는 최소 시간(Tr)이 경과되고, 수직 동기 신호(Vsync)의 첫번째 라이징 시점(즉, 제2 기준 시점(t2r))에 리셋 제어 신호(RST)를 비활성화시킬 수 있다. 다른 일 예로, 리셋 제어 신호(RST)는 최소 시간(Tr)이 경과된 시점에서 바로 비활성화될 수도 있다.
도 9a는 본 발명의 일 실시예에 따른 화소 및 센서를 나타낸 회로도이고, 도 9b는 도 5에 도시된 화소 및 센서의 동작을 설명하기 위한 파형도이다.
도 9a에는 도 3에 도시된 복수의 화소들(PX) 중 하나의 화소(PXij)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들(PX) 각각은 동일한 회로 구조를 가지므로, 상기 화소(PXij)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다. 또한, 도 9a에는 도 3에 도시된 복수의 센서들(FX) 중 하나의 센서(FXij)의 등가 회로도가 예시적으로 도시된다. 복수의 센서들(FX) 각각은 동일한 회로 구조를 가지므로, 상기 센서(FXij)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다.
도 9a를 참조하면, 상기 화소(PXij)는 데이터 라인들(DL1 내지 DLm) 중 i번째 데이터 라인(DLi), 초기화 스캔 라인들(SIL1 내지 SILn) 중 j번째 초기화 스캔 라인(SILj), 보상 스캔 라인들(SCL1 내지 SCLn) 중 j번째 보상 스캔 라인(SCLj), 기입 스캔 라인들(SWL1 내지 SWLn) 중 j번째 기입 스캔 라인(SWLj), 블랙 스캔 라인들(SBL1 내지 SBLn) 중 j번째 블랙 스캔 라인(SBLj), 발광 제어 라인들(EML1 내지 EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된다.
화소(PXij)는 발광 소자(ED) 및 화소 구동 회로(PDC)를 포함한다. 발광 소자(ED)는 발광 다이오드일 수 있다. 본 발명의 일 예로, 발광 소자(ED)는 유기 발광층을 포함하는 유기발광 다이오드일 수 있다.
화소 구동 회로(PDC)는 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2), 그리고 하나의 커패시터(Cst)를 포함한다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나는 저온 폴리 실리콘(low-temperature polycrystalline silicon, LTPS) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 PMOS 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 NMOS 트랜지스터일 수 있다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 예를 들어, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체 트랜지스터이고, 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 LTPS 트랜지스터일 수 있다.
본 발명에 따른 화소 구동 회로(PDC)의 구성은 도 9a에 도시된 실시예에 제한되지 않는다. 도 9a에 도시된 화소 구동 회로(PDC)는 하나의 예시에 불과하고 화소 구동 회로(PDC)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
j번째 초기화 스캔 라인(SILj), j번째 보상 스캔 라인(SCLj), j번째 기입 스캔 라인(SWLj), j번째 블랙 스캔 라인(SBLj) 및 j번째 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj)(또는 제3 스캔 신호로 지칭될 수 있음), j번째 보상 스캔 신호(SCj)(또는 제2 스캔 신호로 지칭될 수 있음), j번째 기입 스캔 신호(SWj)(또는 제1 스캔 신호로 지칭될 수 있음), j번째 블랙 스캔 신호(SBj) 및 j번째 발광 제어 신호(EMj)를 화소(PXij)로 전달할 수 있다. i번째 데이터 라인(DLi)은 i번째 데이터 신호(Di)를 화소(PXij)로 전달한다. i번째 데이터 신호(Di)는 표시 장치(DD, 도 3 참조)에 입력되는 영상 신호(RGB, 도 3 참조)에 대응하는 전압 레벨을 가질 수 있다.
제1 및 제2 구동 전압 라인들(VL1, VL2) 각각은 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)을 화소(PXij)로 전달할 수 있다. 또한, 제1 및 제2 초기화 전압 라인들(VL3, VL4)은 각각 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 화소(PXij)로 전달할 수 있다.
제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 수신하는 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 접속된다. 제1 트랜지스터(T1)는 제1 발광 제어 트랜지스터(ET1)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)를 경유하여 발광 소자(ED)(예를 들어, 애노드 전극)와 연결된 제2 전극, 커패시터(Cst)의 일단(예를 들어, 제1 노드(N1))과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 i번째 데이터 라인(DLi)이 전달하는 i번째 데이터 신호(Di)를 전달받아 발광 소자(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j번째 기입 스캔 라인(SWLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제2 트랜지스터(T2)는 j번째 기입 스캔 라인(SWLj)을 통해 전달받은 j번째 기입 스캔 신호(SWj)에 따라 턴 온되어 i번째 데이터 라인(DLi)으로부터 전달된 i번째 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속된다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제3 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 및 j번째 보상 스캔 라인(SCLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제3 트랜지스터(T3)는 j번째 보상 스캔 라인(SCLj)을 통해 전달받은 j번째 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제3 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 인가되는 제1 초기화 전압 라인(VL3)과 제1 노드(N1) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 전달되는 제1 초기화 전압 라인(VL3)과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극, 및 j번째 초기화 스캔 라인(SILj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제4 트랜지스터(T4)는 j번째 초기화 스캔 라인(SILj)을 통해 전달받은 j번째 초기화 스캔 신호(SIj)에 따라 턴 온된다. 턴 온된 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)을 제1 노드(N1)에 전달하여 제1 트랜지스터(T1)의 제3 전극의 전위(즉, 제1 노드(N1)의 전위)를 초기화시킨다.
제1 발광 제어 트랜지스터(ET1)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다.
제2 발광 제어 트랜지스터(ET2)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)(예를 들어, 애노드 전극)에 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다.
제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 j번째 발광 제어 라인(EMLj)을 통해 전달받은 j번째 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제1 발광 제어 트랜지스터(ET1)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 발광 소자(ED)에 전달될 수 있다.
제5 트랜지스터(T5)는 제2 초기화 전압(VINT2)이 전달되는 제2 초기화 전압 라인(VL4)에 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)의 제2 전극과 연결된 제2 전극 및 j번째 블랙 스캔 라인(SBLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제2 초기화 전압(VINT2)은 제1 초기화 전압(VINT1)보다 낮거나 같은 전압 레벨을 가질 수 있다. 제5 트랜지스터(T5)는 j번째 블랙 스캔 라인(SBLj)을 통해 전달받은 j번째 블랙 스캔 신호(SBj)에 따라 턴 온된다. 턴 온된 제5 트랜지스터(T5)는 제2 초기화 전압(VINT2)을 발광 소자(ED)의 애노드 전극에 전달하여 애노드 전극의 전위를 초기화시킨다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 제3 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 소자(ED)의 캐소드 전극은 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 낮은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제2 구동 전압(ELVSS)은 제1 및 제2 초기화 전압(VINT1, VINT2)보다 낮은 전압 레벨을 가질 수 있다.
도 9a 및 도 9b를 참조하면, j번째 발광 제어 신호(EMj)는 비발광 구간(NEP)동안 하이레벨을 갖고, 나머지 구간(즉, 발광 구간)동안 로우레벨을 가질 수 있다. 비발광 구간(NEP) 내에서, j번째 초기화 스캔 신호(SIj)가 활성화된다. j번째 초기화 스캔 신호(SIj)의 활성화 구간(APa)(이하, 제1 활성화 구간) 동안, j번째 초기화 스캔 라인(SILj)을 통해 하이 레벨의 j번째 초기화 스캔 신호(SIj)가 제공되면, 하이 레벨의 j번째 초기화 스캔 신호(SIj)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 제1 초기화 전압(VINT1)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 제3 전극에 전달되고, 제1 초기화 전압(VINT1)으로 제1 노드(N1)가 초기화된다.
다음, j번째 보상 스캔 신호(SCj)가 활성화되고, j번째 보상 스캔 신호(SCj)의 활성화 구간(APb)(이하, 제2 활성화 구간) 동안, j번째 보상 스캔 라인(SCLj)을 통해 하이 레벨의 j번째 보상 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 제1 트랜지스터(T1)는 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 제1 활성화 구간(AP1)은 제2 활성화 구간(APb)과 비중첩할 수 있다.
j번째 보상 스캔 신호(SCj)의 제2 활성화 구간(APb) 내에서 j번째 블랙 스캔 신호(SBj)가 활성화된다. j번째 블랙 스캔 신호(SBj)는 활성화 구간(APc)(이하, 제3 활성화 구간)동안 로우 레벨을 갖는다. 제3 활성화 구간(APc) 동안, 제5 트랜지스터(T5)는 j번째 블랙 스캔 라인(SBLj)을 통해 로우 레벨의 j번째 블랙 스캔 신호(SBj)를 공급받아 턴-온된다. 제5 트랜지스터(T5)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제5 트랜지스터(T5)를 통해 빠져나갈 수 있다. 제3 활성화 구간(APc)은 제2 활성화 구간(APb)과 중첩할 수 있다. 제2 활성화 구간(APb)의 지속 시간은 제3 활성화 구간(APc)의 지속 시간보다 클 수 있다.
제2 활성화 구간(APb) 내에서 j번째 기입 스캔 신호(SWj)가 활성화된다. j번째 기입 스캔 신호(SWj)는 활성화 구간(APd)(이하, 제4 활성화 구간) 동안 로우 레벨을 갖는다. 제4 활성화 구간(APd) 동안, 로우 레벨의 j번째 기입 스캔 신호(SWj)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, i번째 데이터 라인(DLi)으로부터 공급된 i번째 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Di-Vth")이 제1 트랜지스터(T1)의 제3 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 제3 전극의 전위는 보상 전압("Di-Vth")이 될 수 있다. 제4 활성화 구간(APd)은 제2 활성화 구간(APb)과 중첩할 수 있다. 제2 활성화 구간(APb)의 지속 시간은 제4 활성화 구간(APd)의 지속 시간보다 클 수 있다. 제3 활성화 구간(APc)은 제4 활성화 구간(APd)보다 선행하고, 제4 활성화 구간(APd)과 비중첩할 수 있다.
다음, j번째 발광 제어 라인(EMLj)으로부터 공급되는 j번째 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 로우 레벨의 발광 제어 신호(EMj)에 의해 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 제3 전극의 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제2 발광 제어 트랜지스터(ET2)를 통해 구동 전류(Id)가 발광 소자(ED)에 공급되어 발광 소자(ED)에 전류(Ied)가 흐른다.
다시 도 9a를 참조하면, 센서(FX)는 수광 소자(OPD) 및 수광 소자(OPD)에 연결된 센서 구동 회로(O_SD)를 포함한다. 센서 구동 회로(O_SD)는 리드아웃라인들(RL1~RLh) 중 d번째 리드아웃라인(RLd), j번째 기입 스캔 라인(SWLj) 및 리셋 제어 라인(RCL)에 접속된다
수광 소자(OPD)는 광전 변환층으로 유기 물질을 포함하는 유기 포토 다이오드일 수 있다. 도 9a에서는 센서(FXij)가 하나의 수광 소자(OPD)를 포함하는 것을 예시적으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 센서(FXij)는 병렬 연결된 복수의 수광 소자를 포함할 수 있다. 이 경우, 복수의 수광 소자는 하나의 센서 구동 회로(O_SD)에 공통적으로 연결될 수 있다.
수광 소자(OPD)의 애노드 전극은 제1 센싱 노드(SN1)에 연결되고, 수광 소자(OPD)의 캐소드 전극은 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 수광 소자(OPD)의 캐소드 전극은 발광 소자(ED)의 캐소드 전극과 전기적으로 연결될 수 있다. 본 발명의 일 예로, 수광 소자(OPD)의 캐소드 전극은 발광 소자(ED)의 캐소드 전극과 일체로 형성되어 공통 캐소드 전극을 형성할 수 있다.
센서 구동 회로(O_SD)는 3개의 트랜지스터들(ST1 내지 ST3)을 포함한다. 3개의 트랜지스터들(ST1 내지 ST3)은 각각 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3)일 수 있다. 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3) 중 적어도 하나는 산화물 반도체 트랜지스터일 수 있다. 본 발명의 일 예로, 리셋 트랜지스터(ST1)는 산화물 반도체 트랜지스터이고, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 LTPS 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 적어도 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)가 산화물 반도체 트랜지스터일 수 있고, 증폭 트랜지스터(ST2)가 LTPS 트랜지스터일 수 있다.
또한, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3) 중 일부는 P-타입 트랜지스터일 수 있고, 일부는 N-타입 트랜지스터일 수 있다. 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)는 다른 타입의 트랜지스터일 수 있다. 본 발명의 일 예로, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 PMOS 트랜지스터일 수 있고, 리셋 트랜지스터(ST1)는 NMOS 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3)가 모두 N-타입 트랜지스터이거나, 모두 P-타입 트랜지스터일 수도 있다.
본 발명의 일 예로, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3) 중 일부(예를 들어, 리셋 트랜지스터(ST1))는 화소(PXij)의 제3 및 제4 트랜지스터(T3, T4)와 동일한 타입의 트랜지스터일 수 있다. 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 화소(PXij)의 제1, 제2 및 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)와 동일한 타입의 트랜지스터일 수 있다. 대안적으로, 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)가 화소(PXij)의 제3 및 제4 트랜지스터(T3, T4)와 동일한 타입의 트랜지스터일 수 있다.
본 발명에 따른 센서 구동 회로(O_SD)의 회로 구성은 도 9a에 제한되지 않는다. 도 9a에 도시된 센서 구동 회로(O_SD)는 하나의 예시에 불과하고 센서 구동 회로(O_SD)의 구성은 변형되어 실시될 수 있다.
리셋 트랜지스터(ST1)는 리셋 전압(Vrst)을 수신하는 리셋 전압 라인(VL5)에 연결된 제1 전극, 제1 센싱 노드(SN1)와 연결된 제2 전극 및 리셋 제어 신호(RST)를 수신하는 제3 전극을 포함한다. 리셋 트랜지스터(ST1)는 리셋 제어 신호(RST)에 응답해서 제1 센싱 노드(SN1)의 전위를 리셋 전압(Vrst)으로 리셋시킬 수 있다. 리셋 제어 신호(RST)는 리셋 제어 라인(RCL)을 통해 제공되는 신호일 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 적어도 리셋 제어 신호(RST)의 활성화 구간 동안 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가질 수 있다. 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨로 유지되는 DC 전압일 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 대략 -4.5V일 수 있다.
리셋 트랜지스터(ST1)는 직렬 연결된 복수의 서브 리셋 트랜지스터를 포함할 수 있다. 예를 들어, 리셋 트랜지스터(ST1)는 두 개의 서브 리셋 트랜지스터(이하, 제1 및 제2 서브 리셋 트랜지스터라 함)를 포함할 수 있다. 이 경우, 제1 서브 리셋 트랜지스터의 제3 전극 및 제2 서브 리셋 트랜지스터의 제3 전극은 리셋 제어 라인(RCL)에 연결된다. 또한, 제1 서브 리셋 트랜지스터의 제2 전극과 제2 서브 리셋 트랜지스터의 제1 전극은 서로 전기적으로 연결될 수 있다. 또한 제1 서브 리셋 트랜지스터의 제1 전극으로 리셋 전압(Vrst)이 인가되며, 제2 서브 리셋 트랜지스터의 제2 전극은 제1 센싱 노드(SN1)와 전기적으로 연결될 수 있다. 그러나, 서브 리셋 트랜지스터의 개수는 이에 한정되지 않고, 다양하게 변형될 수 있다.
리셋 트랜지스터(ST1)가 리셋 제어 신호(RST)에 응답하여 리셋 구간(RP)동안 턴-온되면, 리셋 전압(Vrst)에 의해 제1 센싱 노드(SN1)가 리셋될 수 있다.
증폭 트랜지스터(ST2)는 센싱 구동 전압(SLVD)을 수신하는 제1 전극, 제2 센싱 노드(SN2)와 연결된 제2 전극 및 제1 센싱 노드(SN1)와 연결된 제3 전극을 포함한다. 증폭 트랜지스터(ST2)는 제1 센싱 노드(SN1)의 전위에 따라 턴 온되어 제2 센싱 노드(SN2)로 센싱 구동 전압(SLVD)을 인가할 수 있다. 본 발명의 일 예로, 센싱 구동 전압(SLVD)은 제1 구동 전압(ELVDD), 제1 및 제2 초기화 전압(VINT1, VINT2) 중 하나일 수 있다. 센싱 구동 전압(SLVD)이 제1 구동 전압(ELVDD)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제1 구동 전압 라인(VL1)에 전기적으로 연결될 수 있다. 센싱 구동 전압(SLVD)이 제1 초기화 전압(VINT1)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제1 초기화 전압 라인(VL3)에 전기적으로 연결될 수 있고, 센싱 구동 전압(SLVD)이 제2 초기화 전압(VINT2)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제2 초기화 전압 라인(VL4)에 전기적으로 연결될 수 있다.
출력 트랜지스터(ST3)는 제2 센싱 노드(SN2)와 연결된 제1 전극, d번째 리드아웃라인(RLd)과 연결된 제2 전극 및 출력 제어 신호를 수신하는 제3 전극을 포함한다. 출력 트랜지스터(ST3)는 출력 제어 신호에 응답해서 리드 아웃 신호(FSd)를 d번째 리드아웃라인(RLd)으로 전달할 수 있다. 출력 제어 신호는 j번째 기입 스캔 라인(SWLj)을 통해 공급되는 j번째 기입 스캔 신호(SWj)일 수 있다. 즉, 출력 트랜지스터(ST3)는 기입 스캔 라인(SWLj)으로부터 공급된 j번째 기입 스캔 신호(SWj)를 출력 제어 신호로써 수신할 수 있다. 도 9a에서는 j번째 기입 스캔 신호(SWj)가 출력 제어 신호로써 출력 트랜지스터(ST3)에 공급되는 것을 예시적으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, j번째 초기화 스캔 신호(SIj) 또는 j번째 보상 스캔 신호(SIj)가 출력 제어 신호로써 출력 트랜지스터(ST3)에 공급될 수도 있다.
센서(FXij)의 수광 소자(OPD)는 발광 소자(ED)의 발광 구간(EP)동안 광에 노출될 수 있다. 상기 광은 복수의 화소들(PX) 중 특정 컬러(예를 들어, 그린 컬러)를 갖는 화소로부터 출력된 광일 수 있다.
만일 생체 정보가 지문인 경우, 사용자의 손(US_F, 도 1 참조)이 표시면(IS, 도 1 참조)을 터치하면, 수광 소자(OPD)는 지문의 융선(ridge) 또는 융선 사이의 골(valley)에 의해 반사된 광에 대응하는 광전하들을 생성한다. 생성된 광전하들에 의해 수광 소자(OPD)를 통해 흐르는 전류량이 달라진다. 수광 소자(OPD)이 지문의 융선에 의해 반사된 광을 수신하는 경우 수광 소자(OPD)를 통해 흐르는 전류를 제1 전류라 하고, 수광 소자(OPD)가 지문의 골에 의해 반사된 광을 수신하는 경우 수광 소자(OPD)를 통해 흐르는 전류를 제2 전류라 지칭할 수 있다. 지문의 융선에 의해 반사된 광과 지문의 골에 의해 반사된 광 사이의 광량이 상이하므로, 이러한 광량의 차이는 제1 및 제2 전류의 차이로 나타난다. 제1 전류가 수광 소자(OPD)를 통해 흐르는 경우, 제1 센싱 노드(SN1)의 전위를 제1 전위라 지칭하고, 제2 전류가 수광 소자(OPD)를 통해 흐르는 경우, 제1 센싱 노드(SN1)의 전위를 제2 전위라 지칭할 수 있다. 본 발명의 일 예로, 제1 전류는 제2 전류보다 클 수 있고, 이 경우, 제1 전위는 제2 전위보다 낮을 수 있다.
증폭 트랜지스터(ST2)는 제3 전극으로 입력되는 제1 센싱 노드(SN1)의 전위에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 증폭기(source follower amplifier)일 수 있다.
제4 활성화 구간(APd)(예를 들어, 지문 센싱 구간) 동안 제1 출력 트랜지스터(ST3)에는 j번째 기입 스캔 라인(SWLj)을 통해 로우 레벨의 j번째 기입 스캔 신호(SWj)가 공급된다. 로우 레벨의 j번째 기입 스캔 신호(SWj)에 응답하여 출력 트랜지스터(ST3)가 턴-온 되면, 증폭 트랜지스터(ST2)를 통해 흐르는 전류에 대응하는 감지 신호(FSd)가 d번째 리드아웃라인(RLd)으로 출력될 수 있다.
다음, 리셋 구간동안 하이 레벨의 리셋 제어 신호(RST)가 리셋 트랜지스터(ST1)로 공급되면, 리셋 트랜지스터(ST1)가 턴 온 된다. 리셋 구간은 리셋 제어 신호(RST)의 활성화 구간(즉, 하이 레벨 구간)으로 정의될 수 있다. 대안적으로, 리셋 트랜지스터(ST1)가 PMOS 트랜지스터로 이루어질 경우, 리셋 구간은 리셋 제어 신호의 로우 레벨 구간으로 정의될 수 있다. 리셋 구간동안 제1 센싱 노드(SN1)는 리셋 전압(Vrst)으로 리셋될 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)는 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가질 수 있다.
리셋 구간이 종료되면, 수광 소자(OPD)는 수신된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다. 리셋 구간 동안 수광 소자(OPD)에는 역바이어스가 걸리게된다. 리셋 구간이 길어지면, 수광 소자(OPD)가 오랫동안 역바이어스가 걸리게 되어 스트레스가 가해질 수 있다. 반면, 리셋 구간이 짧으면, 제1 센싱 노드(SN1)가 안정적으로 리셋되지 못하여, 센서들(FX)의 센싱 성능이 저하될 수 있다.
도 6 내지 도 7에 도시된 바와 같이, 입력 시도 시점(t1) 이후에 리셋 구간이 개시됨에 따라 리셋 구간이 불필요하게 길어지는 문제를 개선할 수 있다. 또한, 도 8에 도시된 바와 같이, 리셋 구간이 최소 시간(Tr)이 경과되기 이전에 종료되는 것을 방지함으로써, 리셋 구간을 충분히 확보함에 따라 제1 센싱 노드(SN1)를 안정적으로 리셋시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 화소 및 센서를 나타낸 단면도이다.
도 10을 참조하면, 표시 패널(DP)은 베이스층(BL), 회로층(DP_CL) 및 소자층(DP_ED)을 포함할 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 후술하는 배리어층(BRL) 및/또는 버퍼층(BFL)을 구성할 수 있다. 배리어층(BRL)과 버퍼층(BFL)은 선택적으로 배치될 수 있다.
회로층(DP_CL)은 배리어층(BRL) 및/또는 버퍼층(BFL)을 포함할 수 있다. 배리어층(BRP)은 외부로부터 이물질이 유입되는 것을 방지한다. 배리어층(BRL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 이들 각각은 복수 개 제공될 수 있고, 실리콘옥사이드층들과 실리콘나이트라이드층들은 교번하게 적층될 수 있다.
버퍼층(BFL)은 배리어층(BRL) 상에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 및/또는 도전패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 이하, 버퍼층(BFL) 상에 직접 배치된 반도체 패턴은 제1 반도체 패턴으로 정의된다. 제1 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 제1 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 제1 반도체 패턴은 비정질실리콘을 포함할 수도 있다.
도 10에서 제1 반도체 패턴의 일부분을 도시한 것일 뿐 화소(PX, 도 3 참조)의 다른 영역에 제1 반도체 패턴이 더 배치될 수 있다. 제1 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 제1 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P-타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N-타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 제1 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 신호 라인(또는 연결 전극)일 수 있다.
도 10에 도시된 것과 같이, 제1 트랜지스터(T1)의 제1 전극(S1), 채널부(A1), 제2 전극(D1)이 제1 반도체 패턴으로부터 형성된다. 제1 트랜지스터(T1)의 제1 전극(S1) 및 제2 전극(D1)은 채널부(A1)로부터 서로 반대 방향으로 연장된다.
도 10에는 반도체 패턴으로부터 형성된 연결 신호 라인(CSL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(CSL)은 평면 상에서 제2 발광 제어 트랜지스터(ET2, 도 9a 참조)의 제2 전극에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 제1 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(DP_CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 제1 트랜지스터(T1)의 제3 전극(G1)이 배치된다. 제3 전극(G1)은 금속패턴의 일부일 수 있다. 제1 트랜지스터(T1)의 제3 전극(G1)은 제1 트랜지스터(T1)의 채널부(A1)와 중첩한다. 제1 반도체 패턴을 도핑하는 공정에서 제1 트랜지스터(T1)의 제3 전극(G1)는 마스크 역할을 할 수 있다.
제1 절연층(10) 상에 제3 전극(G1)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 복수 개의 화소들(PX)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 제3 전극(G1)과 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분이거나 도핑된 반도체 패턴의 일부분일 수 있다. 제3 전극(G1)의 일부분과 그에 중첩하는 상부전극(UE)은 화소 커패시터(Cst, 도 9a 참조)를 정의할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.
본 발명의 일 실시예에서 제2 절연층(20)은 절연패턴으로 대체될 수 있다. 절연패턴 상에 상부전극(UE)이 배치된다. 상부전극(UE)은 제2 절연층(20)으로부터 절연패턴을 형성하는 마스크 역할을 할 수 있다.
제2 절연층(20) 상에 상부전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 반도체 패턴이 배치된다. 이하, 제3 절연층(30) 상에 직접 배치된 반도체 패턴은 제2 반도체 패턴으로 정의된다. 제2 반도체 패턴은 금속 산화물을 포함할 수 있다. 산화물 반도체는 결정질 또는 비정질 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 산화물 반도체는 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 등을 포함할 수 있다.
도 10에서 제2 반도체 패턴의 일부분을 도시한 것일 뿐이고, 화소(PX)의 다른 영역에 제2 반도체 패턴이 더 배치될 수 있다. 제2 반도체 패턴은 금속 산화물이 환원되었는지의 여부에 따라 구분되는 복수 개의 영역들을 포함할 수 있다. 금속 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비환원 영역) 대비 전도성이 크다. 환원 영역은 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비환원 영역이 실질적으로 트랜지스터의 채널부에 해당한다. 다시 말해, 제2 반도체 패턴의 일부분은 트랜지스터의 채널부일 수 있고, 다른 일부분은 트랜지스터의 제1 전극 또는 제2 전극일 수 있다.
회로층(DP_CL)은 센서 구동 회로(O_SD, 도 9a 참조)의 반도체 패턴의 일부분을 더 포함할 수 있다. 설명의 편의를 위하여, 센서 구동 회로(O_SD)의 반도체 패턴 중 리셋 트랜지스터(ST1)를 도시하였다. 리셋 트랜지스터(ST1)의 제1 전극(STS1), 채널부(STA1) 및 제2 전극(STD1)은 제2 반도체 패턴으로부터 형성된다. 본 발명의 일 예로, 제2 반도체 패턴은 금속 산화물을 포함할 수 있다. 제1 전극(STS1) 및 제2 전극(STD1)은 금속 산화물 반도체로부터 환원된 금속을 포함한다. 제1 전극(STS1) 및 제2 전극(STD1)은 제2 반도체 패턴의 상면으로부터 소정의 두께를 갖고, 상기 환원된 금속을 포함하는 금속층을 포함할 수 있다.
제4 절연층(40)은 제1 리셋 트랜지스터(ST1)의 제1 전극(STS1), 채널부(STA1) 및 제2 전극(STD1)을 커버하도록 배치된다. 제4 절연층(40) 상에 제1 리셋 트랜지스터(ST1)의 제3 전극(STG1)이 배치된다. 본 실시예에서 제3 전극(STG1)은 금속 패턴의 일부일 수 있다. 리셋 트랜지스터(ST1)의 제3 전극(STG1)은 제1 리셋 트랜지스터(ST1)의 채널부(STA1)와 중첩한다. 본 실시예에서 설명의 편의 상 1개의 제3 전극(STG1)을 도시하였으나, 제1 리셋 트랜지스터(ST1)는 2 개의 제3 전극들을 포함할 수도 있다.
제4 절연층(40) 상에 제3 전극(G3)을 커버하는 제5 절연층(50)이 배치된다. 본 실시예에서 제5 절연층(50)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 제5 절연층(50)은 교번하게 적층된 복수 개의 실리콘옥사이드층들과 실리콘나이트라이드층들을 포함할 수 있다.
제5 절연층(50) 상에 적어도 하나의 절연층이 더 배치된다. 본 실시예와 같이 제6 절연층(60)과 제7 절연층(70)이 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60) 및 제7 절연층(70)은 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제6 절연층(60) 및 제7 절연층(70)은 단층의 폴리이미드계 수지층일 수 있다. 이에 제한되지 않고, 제6 절연층(60) 및 제7 절연층(70)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수도 있다.
제5 절연층(50) 상에 제1 연결전극(CNE10)이 배치될 수 있다. 제1 연결전극(CNE10)은 제1 내지 제5 절연층(10 내지 50)을 관통하는 제1 콘택홀(CH1)을 통해 연결 신호 라인(CSL)에 연결되고, 제2 연결전극(CNE20)은 제6 절연층(60)을 관통하는 제2 콘택홀(CH2)을 통해 제1 연결전극(CNE10)에 연결될 수 있다. 본 발명의 일 실시예에서 제5 절연층(50) 내지 제7 절연층(70) 중 적어도 어느 하나는 생략될 수도 있고, 제1 및 제2 연결 전극(CNE10, CNE20) 중 하나도 생략될 수 있다.
제5 절연층(50) 상에는 제3 연결전극(CNE11)이 더 배치될 수 있다. 제3 연결전극(CNE11)은 제4 및 제5 절연층(40, 50)을 관통하는 제3 콘택홀(CH3)을 통해 리셋 트랜지스터(ST1)의 제3 전극(STD1)과 연결되고, 제4 연결전극(CNE21)은 제6 절연층(60)을 관통하는 제4 콘택홀(CH4)을 통해 제3 연결전극(CNE11)에 연결될 수 있다.
소자층(DP_ED)은 회로층(DP_CL) 상에 배치된다. 소자층(DP_ED)은 발광 소자(ED, 도 9a 참조)의 애노드 전극(E_AE) 및 수광 소자(OPD, 도 9a 참조)의 센싱 애노드 전극(O_AE)을 포함할 수 있다. 도 10에 도시된 바와 같이, 애노드 전극(E_AE)은 제7 절연층(70)을 관통하는 제5 콘택홀(CH5)을 통해 제2 연결전극(CNE20)에 접속될 수 있다. 센싱 애노드 전극(O_AE)은 제7 절연층(70)을 관통하는 제6 콘택홀(CH6)을 통해 제4 연결전극(CNE21)에 접속될 수 있다.
소자층(DP_ED)은 회로층(DP_CL) 상에 배치된 화소 정의층(PDL)을 더 포함한다. 화소 정의층(PDL)은 발광 소자(ED)에 대응하여 정의된 발광 개구부(OP1) 및 수광 소자(OPD)에 대응하여 정의된 수광 개구부(OP2)을 포함할 수 있다. 발광 소자(ED)의 애노드 전극(E_AE)의 적어도 일부분을 노출시킨다. 화소 정의층(PDL)의 발광 개구부(OP1)는 발광 영역(PXA)을 정의할 수 있다. 예컨대, 복수 개의 화소들(PX, 도 3 참조)은 표시 패널(DP, 도 3 참조)의 평면 상에서 일정한 규칙으로 배치될 수 있다. 복수 개의 화소들(PX)이 배치된 영역은 화소 영역으로 정의될 수 있고, 하나의 화소 영역은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다.
수광 개구부(OP2)는 수광 소자(OPD)의 센싱 애노드 전극(O_AE)을 노출시킨다. 화소 정의층(PDL)의 수광 개구부(OP2)는 수광 영역(SA)을 정의할 수 있다. 예컨대, 복수 개의 센서들(FX, 도 3 참조)은 표시 패널(DP)의 평면 상에서 일정한 규칙으로 배치될 수 있다. 복수 개의 센서들(PX)이 배치된 영역은 센싱 영역으로 정의될 수 있고, 하나의 센싱 영역은 수광 영역(SA)과 수광 영역(SA)에 인접한 비수광 영역(NSA)을 포함할 수 있다. 비수광 영역(NSA)은 수광 영역(SA)을 에워쌀 수 있다.
화소 정의층(PDL) 상에는 공통층(CML)이 배치된다. 즉, 공통층(CML)은 복수 개의 화소들(PX)(도 3 참조) 및 복수 개의 센서들(FX)(도 3 참조)에 공통적으로 형성될 수 있다. 공통층(CML)은 공통 캐소드 전극(C_CE), 정공 제어층(HCL) 및 전자 제어층(ECL)을 포함한다. 공통 캐소드 전극(C_CE)은 발광 소자(ED) 및 수광 소자(OPD)에 공통적으로 연결된다. 공통 캐소드 전극(C_CE)은 센싱 애노드 전극(O_AE) 및 애노드 전극(E_AE)과 마주할 수 있다. 정공 제어층(HCL) 및 전자 제어층(ECL)은 화소 정의층(PDL)과 공통 캐소드 전극(C_CE) 사이에 배치된다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있고, 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다.
화소 정의층(PDL)에 정의된 발광 개구부(OP1)에 대응하여 발광층(EL)이 배치되고, 화소 정의층(PDL)에 정의된 수광 개구부(OP2)에 대응하여 광전 변환층(O_RL)이 제공된다. 본 실시예에서 패터닝된 발광층(EL)을 예시적으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 공통 발광층이 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 공통 발광층은 백색 광 또는 청색 광을 생성할 수 있다. 발광층(EL) 및 광전 변환층(O_RL)은 정공 제어층(HCL) 상에 배치된다. 전자 제어층(ECL)은 발광층(EL) 및 광전 변환층(O_RL) 상에 배치된다. 공통 캐소드 전극(C_CE)은 전자 제어층(ECL) 상에 배치된다. 정공 제어층(HCL), 전자 제어층(ECL) 및 공통 캐소드 전극(C_CE)은 복수 개의 화소들(PX) 및 복수 개의 센서들(FX)에 공통적으로 배치된다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도들이다.
도 11a 및 도 11b를 참조하면, 회로층(DP_CL) 상에 제1 전극층이 배치된다. 제1 전극층 위로 화소 정의막(PDL)이 형성된다. 제1 전극층은 레드, 그린 및 블루 애노드(R_AE, G_AE, B_AE)을 포함할 수 있다. 화소 정의막(PDL)의 제1 내지 제3 발광 개구부들(OP1_1, OP1_2, OP1_3)은 레드, 그린 및 블루 애노드(R_AE, G_AE, B_AE)의 적어도 일부분을 각각 노출시킨다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 흑색 물질을 더 포함할 수 있다. 화소 정의막(PDL)은 카본 블랙, 또는 아닐린 블랙 등의 흑색 유기 염료/안료를 더 포함할 수 있다. 화소 정의막(PDL)은 청색 유기 물질과 흑색 유기 물질이 혼합되어 형성된 것일 수 있다. 화소 정의막(PDL)은 발액성 유기물을 더 포함할 수 있다.
도 11a에 도시된 바와 같이, 표시 패널(DP)은 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)과 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)에 인접한 제1 내지 제3 비발광 영역들(NPXA-R, NPXA-G, NPXA-B)을 포함할 수 있다. 각 비발광 영역(NPXA-R, NPXA-G, NPXA-B)은 대응하는 발광 영역(PXA-R, PXA-G, PXA-B)을 에워쌀 수 있다. 본 실시예에서, 제1 발광 영역(PXA-R)은 제1 발광 개구부(OP1_1)에 의해 노출된 레드 애노드 전극(R_AE)의 일부 영역에 대응하게 정의된다. 제2 발광 영역(PXA-G)은 제2 발광 개구부(OP1_2)에 의해 노출된 그린 애노드 전극(G_AE)의 일부 영역에 대응하게 정의된다. 제3 발광 영역(PXA-B)은 제3 발광 개구부(OP1_3)에 의해 노출된 블루 애노드 전극(B_AE)의 일부 영역에 대응하게 정의된다. 제1 내지 제3 비발광 영역들(NPXA-R, NPXA-G, NPXA-B) 사이에는 비화소 영역(NPA)이 정의될 수 있다.
제1 전극층 상에는 발광층이 배치될 수 있다. 발광층은 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL)을 포함할 수 있다. 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL)은 제1 내지 제3 발광 개구부(OP1_1, OP1_2, OP1_3)에 각각 대응하는 영역에 배치될 수 있다. 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL)은 각각 분리되어 형성될 수 있다. 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL) 각각은 유기물질 및/또는 무기물질을 포함할 수 있다. 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL)은 소정의 유색 컬러광을 생성할 수 있다. 예를 들어, 레드 발광층(R_EL)은 적색 광을 생성하고, 그린 발광층(G_EL)은 녹색 광을 생성하며, 블루 발광층(B_EL)은 청색 광을 생성할 수 있다.
본 실시예에서 패터닝된 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL)을 예시적으로 도시하였으나, 하나의 발광층이 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)에 공통적으로 배치될 수 있다. 이때, 발광층은 백색 광 또는 청색 광을 생성할 수도 있다. 또한, 발광층은 탠덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL) 각각은 발광 물질로 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 또는, 레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL) 각각은 발광 물질로 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
레드, 그린 및 블루 발광층(R_EL, G_EL, B_EL) 상에 제2 전극층이 배치된다. 제2 전극층은 레드, 그린 및 블루 캐소드 전극(R_CE, G_CE, B_CE)을 포함할 수 있다. 레드, 그린 및 블루 캐소드 전극(R_CE, G_CE, B_CE)은 서로 전기적으로 연결될 수 있다. 본 발명의 일 예로, 레드, 그린 및 블루 캐소드 전극(R_CE, G_CE, B_CE)은 서로 일체의 형상을 가질 수 있다. 이 경우, 레드, 그린 및 블루 캐소드 전극(R_CE, G_CE, B_CE)은 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B), 제1 내지 제3 비발광 영역들(NPXA-R, NPXA-G, NPXA-B) 및 비화소 영역(NPA)에 공통적으로 배치될 수 있다.
소자층(DP_ED)은 수광 소자(OPD)를 더 포함할 수 있다. 수광 소자(OPD)는 포토 다이오드일 수 있다. 화소 정의막(PDL)은 수광 소자(OPD)에 대응하여 제공되는 수광 개구부(OP2)를 더 포함할 수 있다.
수광 소자(OPD)는 센싱 애노드 전극(O_AE), 광전 변환층(O_RL) 및 센싱 캐소드 전극(O_CE)를 포함할 수 있다. 센싱 애노드 전극(O_AE)은 제1 전극층과 동일층 상에 배치될 수 있다. 즉, 센싱 애노드 전극(O_AE)은 회로층(DP_CL) 상에 배치되고, 레드, 그린 및 블루 애노드 전극(R_AE, G_AE, B_AE)와 동일 공정을 통해 동시에 형성될 수 있다.
화소 정의막(PDL)의 수광 개구부(OP2)는 센싱 애노드 전극(O_AE)의 적어도 일부분을 노출시킨다. 제1 광전 변환층(O_RL)은 수광 개구부(OP2)에 의해 노출된 센싱 애노드 전극(O_AE) 상에 배치된다. 광전 변환층(O_RL)은 유기 포토 센싱 물질을 포함할 수 있다. 센싱 캐소드 전극(O_CE)은 광전 변환층(O_RL) 상에 배치될 수 있다. 센싱 캐소드 전극(O_CE)은 레드, 그린 및 블루 캐소드 전극(R_CE, G_CE, B_CE)과 동일 공정을 통해 동시에 형성될 수 있다. 본 발명의 일 예로, 센싱 캐소드 전극(O_CE)은 레드, 그린 및 블루 캐소드 전극(R_CE, G_CE, B_CE)과 일체의 형상을 가짐으로써, 공통 캐소드 전극(C_CE, 도 10 참조)을 형성할 수 있다.
소자층(DP_ED) 위로는 봉지층(TFE)이 배치된다. 봉지층(TFE)은 적어도 무기층 또는 유기층을 포함한다. 본 발명의 일 실시예에서 봉지층(TFE)은 2개의 무기층과 그 사이에 배치된 유기층을 포함할 수 있다. 본 발명의 일실시예에서 박막 봉지층은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.
봉지 무기층은 수분/산소로부터 레드, 그린 및 블루 발광 소자(ED_R, ED_G, ED_B) 및 수광 소자(OPD)를 보호하고, 봉지 유기층은 먼지 입자와 같은 이물질로부터 레드, 그린 및 블루 발광 소자(ED_R, ED_G, ED_B) 및 수광 소자(OPD)를 보호한다. 봉지 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기층은 아크릴 계열 유기층을 포함할 수 있고, 특별히 제한되지 않는다.
표시 장치(DD)는 표시 패널(DP) 상에 배치된 입력 감지층(ISL) 및 입력 감지층(ISL) 상에 배치된 컬러 필터층(CFL)을 포함한다.
입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 입력 감지층(ISL)은 제1 도전층(ICL1), 절연층(IL), 제2 도전층(ICL2), 및 보호층(PL)을 포함한다. 제1 도전층(ICL1)은 봉지층(TFE) 상에 배치될 수 있다. 도 11a 및 도 11b에서는 제1 도전층(ICL1)은 봉지층(TFE) 상에 직접 배치된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 입력 감지층(ISL)은 제1 도전층(ICL1)은 봉지층(TFE) 사이에 배치되는 베이스 절연층을 더 포함할 수 있다. 이 경우, 봉지층(TFE)은 베이스 절연층에 의해 커버되고, 제1 도전층(ICL1)은 베이스 절연층 상에 배치될 수 있다. 본 발명의 일 예로, 베이스 절연층은 무기 절연 물질을 포함할 수 있다.
절연층(IL)은 제1 도전층(ICL1)을 커버할 수 있다. 제2 도전층(ICL2)은 절연층(IL) 상에 배치된다. 입력 감지층(ISL)이 제1 및 제2 도전층(ICL1, ICL2)을 포함하는 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 입력 감지층(ISL)은 제1 및 제2 도전층(ICL1, ICL2) 중 하나 만을 포함할 수 있다.
제2 도전층(ICL2) 위에는 보호층(PL)이 배치될 수 있다. 보호층(PL)은 유기 절연 물질을 포함할 수 있다. 보호층(PL)은 수분/산소로부터 제1 및 제2 도전층(ICL1, ICL2)을 보호하고, 이물질로부터 제1 및 제2 도전층(ICL1, ICL2)을 보호하는 역할을 할 수 있다.
입력 감지층(ISL) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 보호층(PL) 상에 직접 배치될 수 있다. 컬러 필터층(CFL)은 제1 컬러 필터(CF_R), 제2 컬러 필터(CF_G), 및 제3 컬러 필터(CF_B)를 포함할 수 있다. 제1 컬러 필터(CF_R)는 제1 색을 갖고, 제2 컬러 필터(CF_G)는 제2 색을 갖고, 제3 컬러 필터(CF_B)는 제3 색을 갖는다. 본 발명의 일 예로, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다.
컬러 필터층(CFL)은 더미 컬러 필터(DCF)를 더 포함할 수 있다. 본 발명의 일 예로, 광전 변환층(ORL)이 배치되는 영역을 센싱 영역(SA)으로 정의하고, 센싱 영역(SA)의 주변을 비센싱 영역(NSA)으로 정의할 때, 더미 컬러 필터(DCF)는 센싱 영역(SA)에 대응하도록 배치될 수 있다. 더미 컬러 필터(DCF)는 센싱 영역(SA) 및 비센싱 영역(NSA)과 중첩할 수 있다. 본 발명의 일 예로, 더미 컬러 필터(DCF)는 제1 내지 제3 컬러 필터(CF_R, CF_G, CF_B) 중 하나와 동일한 색을 가질 수 있다. 본 발명의 일 예로, 더미 컬러 필터(DCF)는 제2 컬러 필터(CF_G)와 동일하게 녹색을 가질 수 있다.
컬러 필터층(CFL)은 블랙 매트릭스(BM)를 더 포함할 수 있다. 블랙 매트릭스(BM)는 비화소 영역(NPA)에 대응하여 배치될 수 있다. 블랙 매트릭스(BM)는 비화소 영역(NPA)에서 제1 및 제2 도전층(ICL1, ICL2)과 중첩하도록 배치될 수 있다. 본 발명의 일 예로, 블랙 매트릭스(BM)는 비화소 영역(NPA), 제1 내지 제3 비발광 영역(NPXA-G, NPXA-B, NPXA-R)과 중첩할 수 있다. 블랙 매트릭스(BM)는 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B)과 비중첩할 수 있다.
컬러 필터층(CFL)은 오버 코팅층(OCL)을 더 포함할 수 있다. 오버 코팅층(OCL)은 유기 절연 물질을 포함할 수 있다. 오버 코팅층(OCL)은 제1 내지 제3 컬러 필터들(CF_R, CF_G, CF_B) 사이의 단차를 제거할 수 있을 정도의 두께로 제공될 수 있다. 오버 코팅층(OCL)은 소정의 두께를 가지고 컬러 필터층(CFL)의 상부면을 평탄화시킬 수 있는 물질이라면 특별히 제한되지 않고 포함할 수 있으며, 예를 들어, 아크릴레이트 계열의 유기물을 포함할 수 있다.
도 11b를 참조하면, 표시 장치(DD, 도 1 참조)가 동작하면, 레드, 그린 및 블루 발광 소자들(ED_R, ED_G, ED_B) 각각은 광을 출력할 수 있다. 레드 발광 소자들(ED_R)은 레드 파장대의 레드광을 출력하고, 그린 발광 소자들(ED_G)은 그린 파장대의 그린광을 출력하며, 블루 발광 소자들(ED_B)은 블루 파장대의 블루광을 출력한다.
본 발명의 일 예로, 수광 소자(OPD)는 레드, 그린 및 블루 발광 소자들(ED_R, ED_G, ED_B) 중 특정 발광 소자들(예를 들어, 그린 발광 소자들(ED_G))로부터 광을 수신할 수 있다. 즉, 수광 소자(OPD)는 그린 발광 소자들(ED_G)로부터 출력되는 그린광(Lg1)이 사용자의 지문에 의해 반사된 그린 반사광(Lg2)을 수신할 수 있다. 그린광(Lg1) 및 그린 반사광(Lg2)은 그린 파장대의 광일 수 있다. 수광 소자(OPD)의 상부에는 더미 컬러 필터(DCF)가 배치된다. 더미 컬러 필터(DCF)는 녹색을 가질 수 있다. 따라서, 그린 반사광(Lg2)은 더미 컬러 필터(DCF)를 통과하여 수광 소자(OPD)로 입사될 수 있다.
한편, 레드 및 블루 발광 소자들(ED_R, ED_B)로부터 출력되는 레드광 및 블루광들 역시 사용자의 손(US_F)에 의해 반사될 수 있다. 예를 들어, 레드 발광 소자들(ED_R)로부터 출력되는 레드광(Lr1)이 사용자의 손(US_F)에 의해 반사된 광을 레드 반사광(Lr2)으로 정의할 때, 레드 반사광(Lr2)은 더미 컬러 필터(DCF)를 통과하지 못하고 흡수될 수 있다. 따라서, 레드 반사광(Lr2)은 더미 컬러 필터(DCF)를 통과하지 못하여 수광 소자(OPD)로 입사될 수 없다. 이와 마찬가지로 블루광이 사용자의 손(US_F)에 의해 반사되더라도 더미 컬러 필터(DCF)에 의해 흡수될 수 있다. 따라서, 수광 소자(OPD)에는 그린 반사광(Lg2) 만이 제공될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 3, 도 4 및 도 12를 참조하면, 표시 장치(DD)의 센서 컨트롤러(500)는 복수의 센서들(FX)을 구동하기 먼저 리셋 제어 신호(RST)를 생성할 수 있다. 복수의 센서들(FX)은 리셋 구간 동안 리셋 제어 신호(RST)에 응답하여 리셋될 수 있다. 이후, 수광 구간 동안 복수의 센서들(FX)은 사용자의 정보를 감지할 수 있다. 출력 구간 동안 복수의 센서들(FX)은 감지한 리드 아웃 신호(FS1 내지 FSh)를 출력할 수 있다.
리셋 제어 신호를 생성하기 위해, 구동 컨트롤러(100)는 사용자가 정보의 입력을 시도하는지 여부를 판단부(110)를 통해 판단할 수 있다(S10). 판단 결과에 따라 리셋 제어 신호의 활성화 여부를 결정할 수 있다(S20).
구체적으로, 입력 시도가 없으면, 주기적으로 입력 시도 여부를 판단하는 단계(S10)로 이동할 수 있다. 만약, 입력 시도가 있으면, 입력 시도 시점(즉, 제1 시점(t1, 도 6 참조))에 인에이블 신호(R_EN)를 활성화시킬 수 있다(S21).
이후, 리셋 제어 회로(510)는 수직 동기 신호(Vsync, 도 6 참조)의 활성화 여부를 판단할 수 있다(S22). 수직 동기 신호(Vsync)가 비활성화 구간이면, 인에이블 신호(R_EN)가 활성화되더라도 리셋 제어 신호(RST)는 비활성화 상태로 유지될 수 있다. 이후 수직 동기 신호(Vsync)가 활성화되면, 활성화 시점(즉, 라이징 시점)에 리셋 제어 신호(RST)가 활성화될 수 있다(S23).
이후, 구동 컨트롤러(100)는 판단부(110)를 통해 실제로 사용자가 정보를 입력했는지 여부를 판단할 수 있다(S30). 판단 결과에 따라 센서 컨트롤러(500)는 리셋 제어 신호(RST)의 비활성화 여부를 결정할 수 있다(S40). 구체적으로, 실제 입력이 발생하면, 입력 발생 시점(즉, 제2 시점(t2, 도 6 참조))에 인에이블 신호(R_EN)를 비활성화시킬 수 있다(S41). 이후, 인에이블 신호(R_EN)에 응답해서 리셋 제어 신호(RST)가 비활성화될 수 있다(S43). 대안적으로, 리셋 제어 신호(RST)가 비활성화되기 이전에, 수직 동기 신호의 활성화 여부를 판단하는 단계를 더 포함할 수 있다. 즉, 수직 동기 신호(Vsync)가 비활성화 구간이면, 인에이블 신호(R_EN)가 비활성화되더라도 리셋 제어 신호(RST)는 활성화 상태로 유지될 수 있다. 이후, 수직 동기 신호(Vsync)가 활성화되면, 활성화 시점(즉, 라이징 시점)에 리셋 제어 신호(RST)가 비활성화될 수 있다.
한편, 실제 입력이 발생하지 않으면, 기 설정된 기준 시간이 경과했는지 여부를 판단한다. 만약 기준 시간이 경과하지 않았으면, 실제 입력을 판단하는 단계로 이동하고, 기준 시간이 경과했으면, 제1 기준 시점(t1r, 도 7 참조)에서 리셋 제어 신호(RST)를 비활성화시킬 수 있다(S42).
또한, 실제 입력이 기 설정된 최소 시간(Tr, 도 8 참조)이 경과되기 이전에 발생하면, 리셋 구간을 충분히 확보하기 위해 제2 기준 시점(t2r, 도 8 참조)까지 리셋 제어 신호(RST)를 활성화 상태로 유지시킬 수 있다.
이처럼, 도 6 내지 도 7에 도시된 바와 같이, 입력 시도 시점(t1) 이후에 리셋 구간이 개시됨에 따라 리셋 구간이 불필요하게 길어지는 문제를 개선할 수 있다. 또한, 도 8에 도시된 바와 같이, 리셋 구간이 최소 시간(Tr)이 경과되기 이전에 종료되는 것을 방지함으로써, 리셋 구간을 충분히 확보할 수 있음에 따라 제1 센싱 노드(SN1)를 안정적으로 리셋시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
PX: 화소 FX: 센서
100: 구동 컨트롤러 200: 데이터 드라이버
300: 스캔 드라이버 350: 발광 드라이버
400: 전압 발생기 500: 센서 컨트롤러
110: 판단부 120: 신호 생성부
510: 리셋 제어 회로 520: 리드 아웃 회로
OPD: 수광 소자 O_SD: 센서 구동 회로
ST1: 리셋 트랜지스터 ST2: 증폭 트랜지스터
ST3: 출력 트랜지스터 RST: 리셋 제어 신호
R_EN: 인에이블 신호

Claims (20)

  1. 발광 소자를 포함하여 영상을 표시하는 복수의 화소들, 및 수광 소자를 포함하여 사용자의 정보를 센싱히는 복수의 센서들을 포함하는 표시 패널;
    상기 복수의 센서들에 전기적으로 연결되고, 리셋 제어 신호를 상기 복수의 센서들로 공급하는 센서 컨트롤러; 및
    상기 사용자가 상기 정보의 입력을 시도하는지 여부 및 실제 상기 정보가 입력되는 시점을 판단하고, 상기 입력의 시도가 발생한 제1 시점 이후에 상기 리셋 제어 신호를 활성화시키고, 실제로 상기 정보가 입력된 제2 시점 이후에 상기 리셋 제어 신호를 비활성화시키기 위한 인에이블 신호를 상기 센서 컨트롤러로 제공하는 구동 컨트롤러를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 센서 컨트롤러는,
    상기 인에이블 신호에 응답하여 상기 리셋 제어 신호를 생성하는 리셋 제어 회로; 및
    상기 복수의 센서들로부터 리드 아웃 신호를 수신하는 리드 아웃 회로를 포함하는 표시 장치.
  3. 제2항에 있어서, 상기 구동 컨트롤러는,
    상기 사용자가 상기 정보의 입력을 시도하는지 여부 및 실제 상기 정보가 입력되는 시점을 판단하는 판단부; 및
    판단 결과에 따라 상기 제1 시점에 활성화되고, 상기 제2 시점에 비활성화되는 상기 인에이블 신호를 생성하는 신호 생성부를 포함하는 표시 장치.
  4. 제3항에 있어서, 상기 판단부는,
    상기 사용자가 해당 어플리케이션을 실행했는지 여부를 기초로 상기 입력의 시도 여부를 판단하는 표시 장치.
  5. 제3항에 있어서, 상기 리셋 제어 회로는,
    상기 제1 시점 이후에 상기 인에이블 신호가 비활성화되지 않으면, 상기 리셋 제어 신호를 기 설정된 기준 시간이 경과한 제1 기준 시점 이후에 비활성화시키는 표시 장치.
  6. 제3항에 있어서, 상기 리셋 제어 회로는,
    상기 제1 시점 이후에 기 설정된 최소 시간이 경과되기 이전에 상기 제2 시점에서 상기 인에이블 신호가 비활성화되면, 상기 리셋 제어 신호를 활성화 상태로 유지시키고,
    상기 최소 시간이 경과한 제2 기준 시점 이후에 상기 리셋 제어 신호를 비활성화시키는 표시 장치.
  7. 제2항에 있어서, 상기 리셋 제어 회로는,
    상기 구동 컨트롤러로부터 수직 동기 신호를 더 수신하고,
    상기 인에이블 신호 및 상기 수직 동기 신호에 기초하여 상기 리셋 제어 신호를 생성하는 표시 장치.
  8. 제1항에 있어서, 상기 복수의 센서들 각각은,
    제1 센싱 노드에서 상기 수광 소자와 연결된 센서 구동 회로를 더 포함하고,
    상기 센서 구동 회로는,
    리셋 전압을 수신하는 제1 전극, 상기 제1 센싱 노드에 연결된 제2 전극 및 리셋 제어 신호를 수신하는 제3 전극을 포함하는 리셋 트랜지스터를 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 센서 구동 회로는,
    센서 구동 전압을 수신하는 제1 전극, 상기 제1 센싱 노드에 연결된 제2 전극 및 제2 센싱 노드와 연결된 제3 전극을 포함하는 증폭 트랜지스터; 및
    상기 제2 센싱 노드와 연결된 제1 전극, 리드아웃라인과 연결된 제2 전극 및 출력 제어 신호를 수신하는 제3 전극을 포함하는 출력 트랜지스터를 더 포함하는 표시 장치.
  10. 제9항에 있어서, 상기 복수의 화소들 각각은,
    상기 발광 소자와 연결된 화소 구동 회로를 더 포함하고,
    상기 화소 구동 회로는,
    제1 구동 전압을 수신하는 제1 구동 전압 라인과 상기 발광 소자 사이에 접속된 제1 트랜지스터;
    데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되고, 제1 스캔 신호를 수신하는 제2 트랜지스터를 포함하는 표시 장치.
  11. 제10항에 있어서, 상기 화소 구동 회로는,
    상기 제1 트랜지스터의 제2 전극과 제1 노드 사이에 접속되고, 제2 스캔 신호를 수신하는 제3 트랜지스터;
    제1 초기화 전압이 인가되는 제1 초기화 라인과 상기 제1 노드 사이에 접속되고, 제3 스캔 신호를 수신하는 제4 트랜지스터; 및
    제2 초기화 전압이 인가되는 제2 초기화 라인과 상기 발광 소자 사이에 접속되고, 상기 제4 스캔 신호를 수신하는 제5 트랜지스터를 더 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 출력 트랜지스터는 상기 제1 내지 제4 스캔 신호 중 하나를 상기 출력 제어 신호로써 수신하는 표시 장치.
  13. 발광 소자를 포함하여 영상을 표시하는 복수의 화소들, 및 수광 소자를 포함하여 사용자의 정보를 센싱하는 복수의 센서들을 포함하는 표시 패널을 포함하는 표시 장치의 구동 방법에서,
    리셋 제어 신호를 생성하는 단계;
    상기 리셋 제어 신호에 응답하여 상기 복수의 센서들을 리셋시키는 단계;
    상기 복수의 센서들이 상기 사용자의 정보를 감지하는 단계; 및
    상기 복수의 센서들이 감지한 리드 아웃 신호를 출력하는 단계를 포함하고,
    상기 리셋 제어 신호를 생성하는 단계는,
    상기 사용자가 상기 정보의 입력을 시도하는지 여부를 판단하는 단계;
    판단 결과에 따라 리셋 제어 신호의 활성화 여부를 결정하는 단계;
    실제로 상기 정보가 입력되는 시점을 판단하는 단계; 및
    판단 결과에 따라 상기 리셋 제어 신호의 비활성화 여부를 결정하는 단계를 포함하는 표시 장치의 구동 방법.
  14. 제13항에 있어서, 판단 결과에 따라 리셋 제어 신호의 활성화 여부를 결정하는 단계는,
    상기 입력의 시도가 발생한 제1 시점에 인에이블 신호를 활성화시키는 단계; 및
    상기 제1 시점 이후에 상기 인에이블 신호에 응답하여 리셋 제어 신호를 활성화시키는 단계를 포함하는 표시 장치의 구동 방법.
  15. 제14항에 있어서, 판단 결과에 따라 리셋 제어 신호의 활성화 여부를 결정하는 단계는,
    수직 동기 신호의 활성화 여부를 판단하는 단계를 더 포함하고,
    상기 리셋 제어 신호를 활성화시키는 단계,
    상기 제1 시점 이후에 상기 인에이블 신호 및 상기 수직 동기 신호에 기초하여 상기 리셋 제어 신호를 활성화시키는 표시 장치의 구동 방법.
  16. 제14항에 있어서, 판단 결과에 따라 상기 리셋 제어 신호의 비활성화 여부를 결정하는 단계는,
    실제로 상기 정보가 입력된 제2 시점에서 인에이블 신호를 비활성화시키는 단계; 및
    상기 인에이블 신호에 응답하여 상기 제2 시점 이후에 상기 리셋 제어 신호를 비활성화시키기 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16항에 있어서, 실제로 상기 정보가 입력되지 않으면,
    상기 제1 시점 이후에 상기 인에이블 신호는 활성화 상태로 유지되고,
    상기 리셋 제어 신호는 기 설정된 기준 시간이 경과한 제1 기준 시점 이후에 비활성화되는 표시 장치의 구동 방법.
  18. 제16항에 있어서,
    상기 제1 시점 이후에 기 설정된 최소 시간이 경과되기 이전에 상기 제2 시점에서 상기 인에이블 신호가 비활성화되면, 상기 리셋 제어 신호는 활성화 상태로 유지되고,
    상기 최소 시간이 경과한 제2 기준 시점 이후에 상기 리셋 제어 신호가 비활성화되는 표시 장치의 구동 방법.
  19. 제13항에 있어서, 상기 사용자가 상기 정보의 입력을 시도하는지 여부를 판단하는 단계는,
    상기 사용자가 해당 어플리케이션을 실행했는지 여부를 기초로 상기 입력의 시도 여부를 판단하는 표시 장치의 구동 방법.
  20. 제13항에 있어서, 상기 복수의 센서들 각각은,
    제1 센싱 노드에서 상기 수광 소자와 연결된 센서 구동 회로를 더 포함하고,
    상기 센서 구동 회로는,
    리셋 전압을 수신하는 제1 전극, 상기 제1 센싱 노드에 연결된 제2 전극 및 리셋 제어 신호를 수신하는 제3 전극을 포함하는 리셋 트랜지스터를 포함하고,
    리셋 구간 동안 상기 리셋 제어 신호에 응답하여 상기 제1 센싱 노드를 상기 리셋 전압으로 리셋시키는 표시 장치의 구동 방법.
KR1020220133530A 2022-10-17 2022-10-17 표시 장치 및 이의 구동 방법 KR20240053722A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220133530A KR20240053722A (ko) 2022-10-17 2022-10-17 표시 장치 및 이의 구동 방법
US18/360,025 US20240127753A1 (en) 2022-10-17 2023-07-27 Display device and method for driving the same
CN202311289048.4A CN117912387A (zh) 2022-10-17 2023-10-08 显示装置和用于驱动显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220133530A KR20240053722A (ko) 2022-10-17 2022-10-17 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20240053722A true KR20240053722A (ko) 2024-04-25

Family

ID=90626746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220133530A KR20240053722A (ko) 2022-10-17 2022-10-17 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US20240127753A1 (ko)
KR (1) KR20240053722A (ko)
CN (1) CN117912387A (ko)

Also Published As

Publication number Publication date
CN117912387A (zh) 2024-04-19
US20240127753A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US11862100B2 (en) Display device
EP4328896A1 (en) Display device
CN116419638A (zh) 电子装置和电子装置的驱动方法
KR20230149893A (ko) 표시 장치
KR20240053722A (ko) 표시 장치 및 이의 구동 방법
EP4207105A1 (en) Display device
CN219834824U (zh) 显示设备
KR20230143266A (ko) 표시 장치
KR20230144682A (ko) 표시 장치
US11955078B2 (en) Display device
US11922717B2 (en) Display device
KR20240053721A (ko) 표시 장치
KR20230159656A (ko) 표시 장치
KR20230144684A (ko) 표시 장치
KR20240048048A (ko) 표시 장치
KR20230143237A (ko) 표시 장치
KR20230144158A (ko) 표시 장치
KR20240098250A (ko) 표시 장치
KR20230165927A (ko) 표시 장치
KR20230151573A (ko) 표시 장치 및 이의 제조 방법
KR20240094244A (ko) 표시 장치 및 이의 구동 방법
KR20230153540A (ko) 표시 장치
KR20230143265A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230134646A (ko) 표시 장치 및 표시 장치 제조 방법
KR20230048211A (ko) 전자 장치