KR20240048547A

KR20240048547A - 하부 rf 전원의 전력 제어 방법과 장치, 반도체 공정 디바이스

Info

Publication number: KR20240048547A
Application number: KR1020247009956A
Authority: KR
Inventors: 징 웨이; 싱 천; 위 장; 강 웨이; 구오다오 산; 천위 중; 이엔이엔 여우; 징 양
Original assignee: 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Priority date: 2021-09-26
Filing date: 2022-09-21
Publication date: 2024-04-15
Also published as: TW202315465A; WO2023045944A1; US20240234088A1; CN113903643B; CN113903643A; EP4407651A1; WO2023045944A9

Abstract

본 발명은 하부 RF 전원의 전력 제어 방법과 장치, 반도체 공정 디바이스를 제공한다. 상기 방법은 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 현재 공정 챔버의 기준 챔버에 대한 전력 보상 계수를 획득하는 단계; 전력 보상 계수 및 현재 공정 챔버의 하부 RF 전원의 전력 설정값을 기반으로, 현재 공정 챔버의 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 단계; 및 하부 RF 전원이 전력 보상값을 출력하도록 제어하는 단계를 포함한다. 본 발명의 기술적 해결책은 상이한 공정 챔버의 공정 결과 일관성을 향상시킬 수 있다.

Description

하부 RF 전원의 전력 제어 방법과 장치, 반도체 공정 디바이스

본 발명은 반도체 제조 분야에 관한 것으로, 보다 상세하게는 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법과 장치, 반도체 공정 디바이스에 관한 것이다.

집적 회로 피처 크기가 지속 감소함에 따라 가공 공정에 대한 요건도 점점 더 까다로워지고 있다. 그 중 가장 중요한 요건은 제품의 일관성 문제이다. 공정 과정에서 동일 모델의 반도체 가공 디바이스 중 모든 챔버의 공정 결과 일관성에 대해 엄격한 요건을 적용하여, 각 챔버의 일관성 문제로 인한 공정 리스크를 방지해야 한다. 따라서 상이한 챔버 간 엄격한 과정을 제어함으로써 공정 결과의 일관성을 구현할 필요가 있다.

유도 결합 플라즈마 디바이스를 예로 들면, 하부 RF 전원은 매처를 통해 RF 에너지를 하부 전극(예를 들어 정전 척)에 인가한다. 이를 통해 웨이퍼 표면에 RF 바이어스 전압을 생성하여, 이온을 가속시켜 웨이퍼를 에칭한다. 하부 RF 전원에서 하부 전극으로 출력되는 RF 전력이 변화하면, 웨이퍼에 생성되는 바이어스 전압값도 함께 변하며, 최종적인 에칭 공정 결과도 달라지게 된다. 따라서 하부 전극 RF 루프의 전체적인 효율 일관성은 공정 결과와 밀접한 관련이 있다.

RF 전력이 하부 RF 전원에서 출력되어 최종적으로 플라즈마에 의해 이용되는 과정에서 발생하는 전력 손실은 주로 매처 손실, 하부 전극-접지 커패시턴스 손실, 루프 접촉 손실 등에 의해 발생한다. 상이한 챔버 간에는 하부 전극 RF 루프의 매처, 하부 전극 및 설치 접촉 저항 등 요인의 차이가 존재한다. 이로 인해 상이한 챔버 간에는 하부 전극 RF 루프의 각 부분 등가 저항 및 커패시턴스값에도 차이가 존재하게 된다. 즉 전력 손실에 차이가 발생한다. 따라서 상이한 챔버 간에 하부 RF 전원의 출력 전력이 동일하고 전력 손실이 다를 때, 최종적으로 플라즈마에 의해 이용되는 전력 크기에도 차이가 생긴다. 이때 생성되는 RF 바이어스 전압이 각기 다르며, 최종적으로 공정 결과의 일관성에 영향을 미친다.

본 발명의 목적은 종래 기술에 존재하는 기술적 문제점 중 적어도 하나를 해결하기 위하여 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법과 장치, 반도체 공정 디바이스를 제공하는 데에 있다. 이는 상이한 공정 챔버이 공정 결과 일관성을 향상시킬 수 있다.

본 발명의 목적을 달성하기 위하여 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법을 제공하며, 여기에는 하기 단계가 포함된다.

공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 상기 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수를 획득한다.

상기 전력 보상 계수 및 상기 현재 공정 챔버의 상기 하부 RF 전원의 전력 설정값을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상값을 계산하여 획득한다.

상기 하부 RF 전원이 상기 전력 보상값을 출력하도록 제어한다.

선택적으로, 상기 전력 보상 관계식은 다음과 같다.

여기에서 는 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수이다.

상기 제1 RF 루프 파라미터 그룹은 I_A, I_S, R_mA, R_gA 및 X를 포함한다. I_A는 상기 기준 챔버의 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값이다. I_S는 상기 기준 챔버의 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류값이다. R_mA는 상기 기준 챔버의 하부 전극 RF 루프의 손실 등가 저항이다. R_gA는 상기 기준 챔버의 하부 전극 RF 루프의 접지 등가 저항이다. X는 상기 기준 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_A는 상기 기준 챔버의 하부 전극-접지 커패시턴스이다.

상기 제2 RF 루프 파라미터 그룹은 R_mB, R_gB 및 Y를 포함한다. R_mB는 상기 현재 공정 챔버의 하부 전극 RF 루프의 손실 등가 저항이다. R_gB는 상기 현재 공정 챔버의 하부 전극 RF 루프의 접지 등가 저항이다. Y는 상기 현재 공정 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_B는 상기 현재 공정 챔버의 하부 전극-접지 커패시턴스이다.

선택적으로, 각각의 상기 공정 챔버에 대응하여, 상기 하부 전극 RF 루프의 손실 등가 저항 및 접지 등가 저항의 획득 방법은 모두 하기 단계를 포함한다.

상기 공정 챔버의 상기 하부 RF 전원을 켜고, 매처를 통해 하부 전극에 지정 전력값을 인가하여, 상기 공정 챔버의 플라즈마가 글로우되지 않도록 보장한다.

상기 하부 전극 RF 루프의 주 회로에서 상기 매처의 출력단 측에 위치한 현재 전류값, 상기 하부 전극의 현재 바이어스 전압값 및 하부 전극-접지 커패시턴스를 검출한다.

하기 관계식을 이용하여 상기 현재 전류값, 현재 바이어스 전압값 및 하부 전극-접지 커패시턴스를 기반으로, 상기 하부 전극 RF 루프의 손실 등가 저항 및 접지 등가 저항을 계산하여 획득한다.

,

.

R_g는 상기 하부 전극 RF 루프의 접지 등가 저항이다. R_m은 상기 하부 전극 RF 루프의 손실 등가 저항이다. V₀는 상기 현재 바이어스 전압값이다. I₀는 상기 현재 전류값이다. 는 각주파수이다. C는 상기 하부 전극-접지 커패시턴스이다. P_low는 상기 지정 전력값이다.

선택적으로, 상기 반도체 공정은 복수의 공정 단계를 포함한다.

상기 전력 제어 방법은 하기 단계를 더 포함한다.

상기 반도체 공정을 수행하기 전에, 사전에 획득된 각각의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 파라미터 테이블에 기록한다.

상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 호출한다.

공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 상기 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수를 획득하는 상기 단계는 구체적으로 하기 단계를 포함한다.

상기 현재 공정 챔버가 각각의 상기 공정 단계를 수행하기 시작하면, 상기 파라미터 테이블에서 현재의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 호출한다.

상기 전력 보상 관계식을 이용하여, 상기 I_A, 상기 I_S, 상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 기반으로 상기 전력 보상 계수를 획득한다.

선택적으로, 상기 전력 보상 계수 및 상기 현재 공정 챔버의 상기 하부 RF 전원의 전력 설정값을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 상기 단계는 구체적으로 하기 단계를 포함한다.

상기 전력 보상 계수 및 상기 전력 설정값의 곱을 계산하여, 상기 전력 보상값으로 사용한다.

또 다른 기술적 해결책으로서, 본 발명은 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 장치를 더 제공한다. 여기에는 계산 유닛 및 제어 유닛이 포함된다.

상기 계산 유닛은 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 상기 기준 챔버의 제1 RF 루프 파라미터 그룹 및 상기 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수를 획득하는 데 사용된다. 또한 상기 전력 보상 계수 및 상기 현재 공정 챔버의 상기 하부 RF 전원의 전력 설정값을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 데 사용된다.

상기 제어 유닛은 상기 하부 RF 전원이 상기 전력 보상값을 출력하도록 제어하는 데 사용된다.

선택적으로, 상기 전력 보상 관계식은 다음과 같다.

선택적으로, 상기 제어 유닛은 상기 공정 챔버의 상기 하부 RF 전원을 켜고, 매처를 통해 하부 전극에 지정 전력값을 인가하여, 상기 공정 챔버의 플라즈마가 글로우되지 않도록 보장하는 데 더 사용된다.

상기 전력 제어 장치는 전류 검출 유닛, 전압 검출 유닛 및 커패시턴스 검출 유닛을 더 포함한다. 여기에서 상기 전류 검출 유닛은 상기 하부 전극 RF 루프의 주 회로에서 상기 매처의 출력단 측에 위치한 현재 전류값을 검출하는 데 사용된다.

상기 전압 검출 유닛은 상기 하부 전극의 현재 바이어스 전압값을 검출하는 데 사용된다.

상기 커패시턴스 검출 유닛은 하부 전극의 하부 전극-접지 커패시턴스를 검출하는 데 사용된다.

상기 계산 유닛은 하기 관계식을 이용하여 상기 현재 전류값, 현재 바이어스 전압값 및 하부 전극-접지 커패시턴스를 기반으로, 상기 하부 전극 RF 루프의 손실 등가 저항 및 접지 등가 저항을 계산하여 획득하는 데 더 사용된다.

,

.

상기 전력 제어 장치는 기록 유닛을 더 포함한다. 상기 기록 유닛은 상기 반도체 공정을 수행하기 전에, 사전에 획득된 각각의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 파라미터 테이블에 기록하는 데 사용된다.

상기 계산 유닛은 상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 호출하는 데 더 사용된다. 또한 상기 공정 챔버가 각각의 상기 공정 단계를 수행하기 시작하면, 상기 파라미터 테이블에서 현재의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 호출하는 데 더 사용된다. 또한 상기 전력 보상 관계식을 이용하여, 상기 I_A, 상기 I_S, 상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 기반으로 상기 전력 보상 계수를 획득하는 데 더 사용된다.

선택적으로, 상기 계산 유닛은 상기 전력 보상 계수 및 상기 전력 설정값의 곱을 계산하여, 상기 전력 보상값으로 사용한다.

다른 기술적 해결책으로서, 본 발명은 반도체 공정 디바이스를 더 제공하며, 여기에는 공정 챔버, 매처 및 하부 RF 전원이 포함된다. 여기에서 상기 공정 챔버 내에 하부 전극이 설치된다. 상기 하부 전극은 상기 매처를 통해 상기 하부 RF 전원과 전기적으로 연결된다. 또한 상기 반도체 공정 디바이스는 본 발명에 따른 상술한 전력 제어 장치를 더 포함하는 것을 특징으로 한다.

본 발명의 유익한 효과는 하기와 같다.

본 발명은 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법 및 장치의 기술적 해결책을 제공한다. 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 전력 보상 계수를 획득한다. 또한 상기 전력 보상 계수 및 현재 공정 챔버의 하부 RF 전원의 전력 설정값을 기반으로, 전력 보상값을 계산한다. 그 다음 하부 RF 전원이 전력 보상값을 출력하도록 제어한다. 이러한 방식으로, 기준 챔버와 기준 챔버를 제외한 기타 각각의 공정 챔버 간의 최종적으로 플라즈마에 의해 이용되는 전력 크기 차이를 보상할 수 있다. 따라서 동일한 공정 방식에서 상이한 챔버 간의 웨이퍼에 생성되는 바이어스 전압값의 일관성을 향상시킬 수 있다. 또한 상이한 공정 챔버의 공정 결과 일관성을 향상시킬 수 있다.

본 발명에서 제공하는 반도체 공정 디바이스는 본 발명에 따른 전술한 전력 제어 장치를 채택한다. 이는 동일한 공정 방식에서 상이한 챔버 간의 웨이퍼에 생성되는 바이어스 전압값의 일관성을 향상시키고, 상이한 공정 챔버의 공정 결과 일관성을 향상시킬 수 있다.

도 1은 유도 결합 플라즈마 디바이스의 구조도이다.
도 2a는 도 1의 하부 전극 RF 루프의 RF 전력 손실의 개략도이다.
도 2b는 도 1의 하부 전극 RF 루프의 등가 회로도이다.
도 3은 본 발명의 실시예에 따른 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법의 흐름도이다.
도 4a는 본 발명의 실시예에 따른 반도체 공정 디바이스의 구조도이다.
도 4b는 도 4의 하부 전극 RF 루프가 지정 전력을 출력할 때의 등가 회로도이다.
도 5a는 도 4의 하부 전극 RF 루프가 공정 단계 Step1을 수행할 때의 등가 회로도이다.
도 5b는 도 4의 하부 전극 RF 루프가 공정 단계 Step2를 수행할 때의 등가 회로도이다.
도 6은 본 발명의 실시예에 따른 상이한 공정 챔버의 하부 전극 RF 루프의 등가 회로도이다.
도 7은 본 발명의 실시예에 따른 상이한 공정 단계에 대응하는 전력 보상 계수의 개략도이다.
도 8은 본 발명의 구체적인 일 실시예에 따른 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법의 흐름도이다.
도 9는 본 발명의 실시예에 따른 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 장치의 원리도이다.
도 10은 본 발명의 실시예에 따른 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 장치의 다른 원리도이다.

본 발명이 속한 기술분야의 당업자가 본 발명의 기술적 해결책을 보다 잘 이해할 수 있도록, 이하에서는 첨부 도면을 참조하여 본 발명에서 제공하는 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법과 장치, 반도체 공정 디바이스를 상세히 설명한다.

도 1은 유도 결합 플라즈마 디바이스의 구조도이다. 도 1을 참조하면, 상기 디바이스는 공정 챔버(11)를 포함한다. 상기 공정 챔버(11)의 꼭대기부에는 유전체 윈도우(6)가 설치된다. 상기 유전체 윈도우(6)의 상방에는 유도 결합 코일(5)이 설치된다. 상기 유도 결합 코일(5)은 상부 매처(2)를 통해 상부 RF 전원(1)과 전기적으로 연결된다. 상기 상부 RF 전원(1)은 상부 매처(2)를 통해 RF 전력을 유도 결합 코일(5)에 인가함으로써, 공정 챔버(11)의 공정 가스를 여기시켜 플라즈마(9)를 형성하는 데 사용된다. 또한 공정 챔버(11)에는 웨이퍼(7) 운반을 위한 하부 전극(8)(예를 들어 정전 척)이 더 설치된다. 상기 하부 전극(8)은 하부 매처(3)를 통해 하부 RF 전원(4)과 전기적으로 연결된다. 하부 RF 전원(4)은 하부 전극(8)에 RF 전력을 인가함으로써, 웨이퍼 표면에 RF 바이어스 전압을 생성하여, 이온을 가속화하여 웨이퍼(7)를 에칭하는 데 사용된다.

하부 RF 전원(4)에 의해 제공되는 RF 전력이 정전 척(8)에 인가되면, 웨이퍼(7)에 상응하는 RF 바이어스 전압이 형성된다. 상기 RF 바이어스 전압은 이온을 가속화하여 에칭 공정을 수행한다. 인가된 RF 전력이 상이할 경우, 웨이퍼에 도달하는 바이어스 전압값 크기가 모두 변하며, 최종적인 에칭 공정의 결과도 달라지게 된다. 따라서 하부 전극 폐회로의 전체 효율 일관성은 공정 결과와 밀접한 관련이 있다.

도 2a는 도 1의 하부 전극 RF 루프의 RF 전력 손실의 개략도이다. 도 2a에 도시된 바와 같이, RF 전력이 하부 RF 전원(4)에서 출력되어 최종적으로 플라즈마(9)에 의해 이용되는 과정에서 발생하는 전력 손실은 주로 매처 손실, 하부 전극-접지 커패시턴스 손실, 루프 접촉 손실 등에 의해 발생한다. 구체적으로, 하부 RF 전원(4)의 출력 전력이 P_in이고, 하부 전극 RF 루프의 총 전력 손실이 P₀이고, 최종적으로 플라즈마(9)에 의해 이용되는 잔여 전력이 P_p이면, P_p=P_in-P₀이다. 또한 하부 전극 RF 루프의 전력 전달 효율은 η이고, η=P_p/P_in이다.

도 2b는 도 1의 하부 전극 RF 루프의 등가 회로도이다. 도 2b에 도시된 바와 같이, 커패시턴스 C1과 커패시턴스 C2는 모두 하부 매처(3)의 가변 커패시터이다. 하부 매처(3)의 손실 저항과 하부 전극 RF 루프의 접촉 저항 등은 전체적으로 하부 전극 RF 루프의 손실 등가 저항 R_m으로 간주된다. 상기 손실 등가 저항 R_m은 하부 전극 RF 루프의 주 회로에 직렬로 연결된다. 또한, 상기 주 회로의 출력단과 연결된 등가 회로 부분은 병렬로 연결된 2개의 분기 회로를 포함한다. 그중 하나의 분기 회로는 하부 전극 접지 분기 회로이다. 상기 분기 회로는 하부 전극-접지 커패시턴스 C 및 하부 전극 접지 등가 저항 R_g를 포함한다. 다른 하나의 분기 회로는 플라즈마 시스 분기 회로이다. 상기 분기 회로는 플라즈마(9)의 임피던스 실수 부분 R_p와 임피던스 허수 부분의 등가 인덕턴스 L_p, 플라즈마 시스의 임피던스 실수 부분 R_s와 임피던스 허수 부분의 등가 커패시턴스 C_s를 포함한다. 또한, 상술한 하부 전극 접지 분기 회로의 전류는 I_c이고, 플라즈마 시스 분기 회로의 전류는 I_s이다. 하부 전극 RF 루프의 주 회로는 하부 매처(3)의 출력단 측에 위치한 전류가 I이다. 상기 전류 I는 전류 I_c와 전류 I_s의 합과 같다.

상이한 챔버 간에는 하부 전극 RF 루프의 매처, 하부 전극 및 설치 접촉 저항 등 요인의 차이가 존재한다. 이로 인해 상이한 챔버 간에는 하부 전극 RF 루프의 각 부분 등가 저항 및 커패시턴스값에도 차이가 존재하게 된다. 즉 하부 전극 RF 루프의 총 전력 손실 P₀에 차이가 존재한다. 따라서 상이한 챔버 간에 하부 RF 전원의 출력 전력 P_in이 동일하고 총 전력 손실 P₀가 다를 때, 최종적으로 플라즈마(9)에 의해 이용되는 잔여 전력 P_p의 크기(전력 전달 효율 η)에도 차이가 생긴다. 이때 웨이퍼 표면에 생성되는 RF 바이어스 전압이 각기 다르며, 최종적으로 공정 결과의 일관성에 영향을 미친다.

상술한 문제를 해결하기 위해, 도 3을 참조하여, 본 실시예는 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법을 제공한다. 여기에는 하기 단계가 포함된다.

101 단계: 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 현재 공정 챔버의 기준 챔버에 대한 전력 보상 계수를 획득한다.

상술한 기준 챔버는 동일한 구조를 갖는 복수개의 공정 챔버 중에서 지정된 하나의 챔버일 수 있다. 상기 기준 챔버의 제1 RF 루프 파라미터 그룹은 기준 챔버의 하부 전극 특성 파라미터의 조합을 의미한다. 상기 제1 RF 루프 파라미터 그룹은 하부 전극 RF 루프의 주 회로에서 하부 매처(3)의 출력단 측에 위치한 전류, 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류, 하부 전극 RF 루프의 손실 등가 저항과 접지 등가 저항, 및 하부 전극-접지 커패시턴스를 포함하나 이에 한정되지 않는다.

상기 현재 공정 챔버는 상기 기준 챔버를 제외한 기타 동일한 구조의 공정 챔버일 수 있다. 기타 공정 챔버가 공정을 수행할 때, 그 자체의 고유한 파라미터(즉, 상술한 제2 RF 루프 파라미터 그룹)를 기반으로, 기준 챔버의 고유 파라미터 및 플라즈마 시스 파라미터(즉, 상술한 제1 RF 루프 파라미터 그룹)를 결합하여, 하부 RF 전원(4)에 의해 출력된 전력을 보상할 수 있다. 이를 통해 기타 동일한 구조의 공정 챔버가 공정을 수행할 때 웨이퍼 표면에 생성되는 RF 바이어스 전압이 모두 기준 챔버와 일치하도록 할 수 있다. 현재 공정 챔버의 제2 RF 루프 파라미터 그룹은 하부 전극 RF 루프의 손실 등가 저항과 접지 등가 저항, 및 하부 전극-접지 커패시턴스를 포함하나 이에 한정되지 않는다.

기준 챔버인지 기타 공정 챔버인지를 불문하고, 상술한 손실 등가 저항 R_m, 접지 등가 저항 R_g 및 하부 전극-접지 커패시턴스 C 등의 고유 파라미터는 공정 실행 시 고정되어 변하지 않는다. 반면 하부 전극 RF 루프의 플라즈마 시스 파라미터(예를 들어 RF 바이어스 전압 및 플라즈마 시스 분기 회로의 전류 등)는 공정 과정에 따라 변화함에 유의한다. 여기에서, 하부 전극 접지 분기 회로의 전류 I_c가 전류 I의 대부분을 차지하는 반면(통상적으로 10암페어 초과), 플라즈마 시스 분기 회로의 전류 I_s는 매우 작다(1암페어 미만). 따라서 플라즈마 시스 분기 회로의 전류 I_s는 정전류원으로 간주된다. 플라즈마(9)에 의해 이용되는 잔여 전력 P_p(흡수 전력이라고도 함)는 RF 바이어스 전압과 플라즈마 시스 분기 회로의 전류 I_s의 곱이다. 상기 잔여 전력 P_p도 공정에 따라 변화한다. 이를 기반으로, 상술한 고유 파라미터와 플라즈마 시스 파라미터를 이용하여 상이한 챔버 간의 하부 전극 손실 특성을 반영할 수 있다. 또한 상기 하부 전극 손실 특성을 기반으로 기타 공정 챔버와 기준 챔버 사이의 잔여 전력 P_p의 차이를 보상하여, 상이한 챔버 간의 잔여 전력 P_p를 동일하게 한다. 따라서 상이한 챔버 간의 RF 바이어스 전압이 일치시켜, 공정 결과의 일관성을 구현할 수 있다.

일부 선택적 실시예에 있어서, 도 4a에 도시된 바와 같이, 도 1에 도시된 유도 결합 플라즈마 디바이스를 기반으로, 하부 매처(3)의 출력단과 하부 전극(8) 사이의 회로에 전류 검출 유닛(24)을 더 설치한다. 이는 하부 전극 RF 루프의 주 회로에서 하부 매처(3)의 출력단 측에 위치한 전류 I를 검출하는 데 사용된다. 또한 하부 전극(8)에 전압 검출 유닛(23)이 접속되어 웨이퍼 표면의 RF 바이어스 전압을 검출하는 데 사용된다. 또한, 하부 전극 접지 분기 회로에 커패시턴스 검출 유닛(미도시)이 접속되어 하부 전극-접지 커패시턴스 C를 검출하는 데 사용된다.

도 4a에 도시된 유도 결합 플라즈마 디바이스를 예로 들며 도 4b를 참조한다. 각각의 공정 챔버(기준 챔버 및 기타 공정 챔버 포함)에 대응하여, 모두 하기 획득 방법으로 손실 등가 저항 R_m과 접지 등가 저항 R_g를 획득할 수 있다.

201 단계: 공정 챔버의 하부 RF 전원(4)을 켜고(상부 RF 전원(1)은 폐쇄 상태임), 하부 매처(3)를 통해 하부 전극(8)에 지정 전력값 P_low를 인가한다.

상술한 지정 전력값 P_low는 정상적인 공정에 채택되는 전력값보다 낮다. 따라서 지정 전력값 P_low를 하부 전극(8)에 인가하면, 하부 매처(3)는 매칭을 수행할 때 상기 지정 전력값 P_low가 거의 모두 하부 전극 접지 분기 회로에 의해 소모되도록 할 수 있다. 상부 RF 전원(1)이 폐쇄 상태인 동시에 상술한 지정 전력값 P_low가 비교적 낮기 때문에, 상기 전력은 공정 챔버의 플라즈마를 글로우시키기에 충분하지 않다. 따라서 플라즈마 부하가 발생하지 않는다.

202 단계: 하부 전극 RF 루프의 주 회로에서 매처(즉, 하부 매처(3))의 출력단 측에 위치한 현재 전류값, 하부 전극(8)의 현재 전류 바이어스 전압값 및 하부 전극-접지 커패시턴스를 검출한다.

202 단계에서, 전류 검출 유닛(24)을 이용하여 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 현재 전류값 I₀를 검출할 수 있다. 전압 검출 유닛(23)을 이용하여 하부 전극(8)의 현재 바이어스 전압값 V₀를 검출할 수 있다. 또한 커패시턴스 검출 유닛을 이용하여 하부 전극-접지 커패시턴스 C를 검출할 수 있다.

구체적으로, 상술한 지정 전력값 P_low의 관계식 (1)은 다음과 같다.

(1)

상술한 하부 전극(8)의 현재 바이어스 전압값 V₀의 관계식 (2)는 다음과 같다.

(2)

상술한 관계식 (1)과 (2)를 이용하여 하기 관계식 (3)과 (4)를 도출할 수 있다.

(3)

(4)

여기에서 R_g는 하부 전극 RF 루프의 접지 등가 저항이다. R_m은 하부 전극 RF 루프의 손실 등가 저항이다. V₀는 현재 바이어스 전압값이다. I₀는 현재 전류값이다. 는 각주파수이다. C는 하부 전극-접지 커패시턴스이다. P_low는 지정 전력값이다.

203 단계: 상술한 관계식 (3)과 (4)를 이용하여, 현재 전류값 I₀, 현재 바이어스 전압값 V₀ 및 하부 전극-접지 커패시턴스 C를 기반으로, 하부 전극 RF 루프의 손실 등가 저항 R_m과 접지 등가 저항 R_g를 계산하여 획득한다.

물론 실제 적용에서는 기타 임의 방식을 채택하여 하부 전극 RF 루프의 손실 등가 저항 R_m과 접지 등가 저항 R_g를 획득할 수도 있다. 본 발명은 이를 특별히 제한하지 않는다.

마찬가지로 도 4a에 도시된 유도 결합 플라즈마 디바이스로 반도체 공정 1을 수행하는 경우를 예로 든다. 도 5a를 참조하면, 상술한 하부 전극(8)의 바이어스 전압값 V₁의 관계식 (5)은 다음과 같다.

(5)

여기에서 I_c1은 반도체 공정 1에 대응하는 하부 전극 접지 분기 회로의 전류이다.

반도체 공정 1에 대응하는 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값 I₁의 관계식 (6)은 다음과 같다.

(6)

상기 바이어스 전압값 V₁과 전류값 I₁은 각각 상기 전압 검출 유닛(23)과 전류 검출 유닛(24)에 의해 검출되어 획득될 수 있다. 상기 접지 등가 저항 R_g는 상기 관계식 (3)을 통해 계산하여 획득할 수 있다. 따라서 반도체 공정 1에 대응하는 플라즈마 시스 분기 회로의 전류 I_s1의 관계식 (7)을 다음과 같이 도출할 수 있다.

(7)

마찬가지로 도 4a에 도시된 유도 결합 플라즈마 디바이스로 반도체 공정 2를 수행하는 경우를 예로 든다. 도 5b를 참조하면, 상술한 하부 전극(8)의 바이어스 전압값 V₂의 관계식 (8)은 다음과 같다.

(8)

여기에서 I_c2는 반도체 공정 2에 대응하는 하부 전극 접지 분기 회로의 전류이다.

반도체 공정 2에 대응하는 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값 I₂의 관계식 (9)는 다음과 같다.

(9)

상기 바이어스 전압값 V₂와 전류값 I₂는 각각 상기 전압 검출 유닛(23)과 전류 검출 유닛(24)에 의해 검출되어 획득될 수 있다. 상기 접지 등가 저항 R_g는 상기 관계식 (3)을 통해 계산하여 획득할 수 있다. 따라서 반도체 공정 2에 대응하는 플라즈마 시스 분기 회로의 전류 I_s2의 관계식 (10)을 다음과 같이 도출할 수 있다.

(10)

여기에서 알 수 있듯이, 플라즈마 시스 분기 회로에서 전류 I_s의 상기 관계식은 반도체 공정 1, 반도체 공정 2 또는 기타 상이한 공정을 불문하고, 모두 적용될 수 있다.

3개의 공정 챔버(A, B 및 C)를 예로 들어 도 6을 참조한다. 먼저, 상기 201 단계 내지 203 단계를 채택하여 공정 챔버 A의 손실 등가 저항 R_mA와 접지 등가 저항 R_gA, 공정 챔버 B의 손실 등가 저항 R_mB와 접지 등가 저항 R_gB, 공정 챔버 C의 손실 등가 저항 R_mC와 접지 등가 저항 R_gC를 획득할 수 있다. 또한, 공정 챔버 A의 커패시턴스 검출 유닛을 이용하여 하부 전극-접지 커패시턴스 C_A를 검출하여 획득한다. 공정 챔버 B의 커패시턴스 검출 유닛을 이용하여 하부 전극-접지 커패시턴스 C_B를 검출하여 획득한다. 공정 챔버 C의 커패시턴스 검출 유닛을 이용하여 하부 전극-접지 커패시턴스 C_C를 검출하여 획득한다.

상이한 챔버에 대응하는 손실 등가 저항 R_m, 접지 등가 저항 R_g 및 하부 전극-접지 커패시턴스 C 등 파라미터의 차이로 인해, 상이한 챔버에 대응하는 바이어스 전압값에 차이가 발생한다. 즉, 동일한 반도체 공정 1을 수행하는 경우를 예로 들면, V_A1≠V_B1≠V_C1이다. 이를 기반으로, 3개의 공정 챔버(A, B 및 C)의 하부 전극 전원(4)의 전력 설정값이 모두 P_in일 때, 3개의 공정 챔버(A, B, C)에 대응하는 플라즈마(9)에 의해 이용되는 잔여 전력 P_pA, 잔여 전력 P_pB 및 잔여 전력 P_pC의 관계식은 각각 다음과 같을 수 있다.

(11)

(12)

(13)

여기에서 , 및 은 각각 3개의 공정 챔버(A, B 및 C)의 전력 전달 효율이다. I_s1은 반도체 공정 1에 대응하는 플라즈마 시스 분기 회로의 전류이다.

공정 챔버 A가 기준 챔버로 선택되면, 상기 관계식 (7)을 이용하여 공정 챔버 A의 전류 I_s1을 계산한다. 또한 다른 2개의 공정 챔버(B 및 C)의 반도체 공정 1에 대응하는 플라즈마 시스 분기 회로의 전류가 전류 I_s1과 같도록 설정한다.

공정 챔버 B에서 반도체 공정 1을 수행하는 경우, 공정 챔버 B의 전력 보상 계수를 계수를 으로 설정한다. 공정 챔버 B에 대응하는 플라즈마(9)에 의해 이용되는 잔여 전력 P_pB가 공정 챔버 A에 대응하는 플라즈마(9)에 의해 이용되는 잔여 전력 P_pA와 동일하면, 하기 관계식이 성립한다.

(14)

상기 관계식 (14)를 기반으로 공정 챔버 B의 전력 보상 계수가 인 관계식을 다음과 같이 도출할 수 있다.

(15)

하부 전극(8)에 인가된 RF 주파수를 f로 설정하면, 공정 챔버 A의 접지 커패시턴스 C_A에 대응하는 임피던스는 X이고, 이다. 여기에서 이다. 공정 챔버 B의 접지 커패시턴스 C_B에 대응하는 임피던스는 Y이고, 이다. 여기에서 이다. 이를 기반으로, 공정 챔버 A와 공정 챔버 B의 동일한 전력 설정값 P_in에서의 대응하는 바이어스 전압값을 각각 다음과 같이 획득할 수 있다.

(16)

(17)

또한 공정 챔버 A와 공정 챔버 B의 동일한 전력 설정값 P_in에서 대응하는 하부 전극 RF 루프의 주 회로에서의 매처의 출력단 측에 위치하는 전류값은 각각 다음과 같다.

(18)

(19)

또한 전력 설정값 P_in은 다음과 같다.

(20)

상기 관계식 (16) 내지 (20)을 기반으로 공정 챔버 B에 대응하는 하부 전극 접지 분기 회로의 전류 I_cB1을 다음과 같이 도출할 수 있다.

(21)

공정 챔버 A를 기준 챔버로 사용하여, 상기 관계식 (21)을 상기 관계식 (15)에 대입하면, 공정 챔버 B의 반도체 공정 1에 대응하는 전력 보상 관계식을 추론할 수 있다.

(22)

여기에서, 은 공정 챔버 B의 공정 챔버 A에 상대적인 반도체 공정 1에 대응하는 전력 보상 계수이다.

공정 챔버 A의 제1 RF 루프 파라미터 그룹은 I_A, I_S, R_mA, R_gA 및 X를 포함한다. 여기에서 I_A1은 반도체 공정 1에 대응하는 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값이다. I_s1은 반도체 공정 1에 대응하는 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류값이다. R_mA는 공정 챔버 A의 하부 전극 RF 루프의 손실 등가 저항이다. R_gA는 공정 챔버 A의 하부 전극 RF 루프의 접지 등가 저항이다. X는 공정 챔버 A의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_A는 공정 챔버 A의 하부 전극-접지 커패시턴스이다.

공정 챔버 B의 제2 RF 루프 파라미터 그룹은 R_mB, R_gB 및 Y를 포함한다. 여기에서 R_mB는 공정 챔버 B의 하부 전극 RF 루프의 손실 등가 저항이다. R_gB는 공정 챔버 B의 하부 전극 RF 루프의 접지 등가 저항이다. Y는 공정 챔버 B의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_B는 공정 챔버 B의 하부 전극-접지 커패시턴스이다.

마찬가지로, 공정 챔버 A를 기준 챔버로 사용하여, 공정 챔버 C의 반도체 공정 1에 대응하는 전력 보상 관계식을 다음과 같이 도출할 수 있다.

(23)

여기에서, 은 공정 챔버 C의 공정 챔버 A에 상대적인 반도체 공정 1에 대응하는 전력 보상 계수이다.

공정 챔버 C의 제2 RF 루프 파라미터 그룹은 R_mC, R_gC 및 Z를 포함한다. 여기에서 R_mC는 공정 챔버 C의 하부 전극 RF 루프의 손실 등가 저항이다. R_gC는 공정 챔버 C의 하부 전극 RF 루프의 접지 등가 저항이다. Z는 공정 챔버 C의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_C는 공정 챔버 C의 하부 전극-접지 커패시턴스이다.

마찬가지로, 공정 챔버 A를 기준 챔버로 사용하여, 공정 챔버 B와 공정 챔버 C의 반도체 공정 2에 대응하는 전력 보상 관계식을 다음과 같이 도출할 수 있다.

(24)

(25)

상술한 반도체 공정 1과 반도체 공정 2는 두 가지의 상이한 공정 방식이며, 동일한 반도체 공정에서의 2개의 공정 단계일 수도 있음에 유의한다.

일부 선택적 실시예에 있어서, 반도체 공정은 복수의 공정 단계를 포함한다. 상이한 공정 단계 사이에 대하여, 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류값 I_s1에도 차이가 있을 수 있다. 이 경우, 공정 챔버 A를 기준 챔버로 예로 들면, 본 실시예에서 제공되는 전력 제어 방법은 하기 단계를 포함한다.

301 단계: 반도체 공정을 수행하기 전에, 사전에 획득된 각각의 공정 단계(Step)에 대응하는 I_A(하부 전극 RF 루프의 주 회로의 하부 매처(3)의 출력단 측에 위치하는 전류)와 I_S(플라즈마 시스 분기 회로의 전류)를 파라미터 테이블에 기록한다. 예를 들어, 공정 단계는 N 단계이고, N은 1보다 큰 정수이다.

상기 각 공정 단계(Step)에 대응하는 I_A와 I_s는 모두 상기 관계식 (7)을 통해 계산하여 획득할 수 있다.

표 1은 공정 챔버 A(즉, 기준 챔버)와 N개 공정 단계에 대응하는 I_A 및 I_s의 파라미터 테이블이다.

Step	I_s	I_A
1	I_s1	I_A1
2	I_s2	I_A2
......	......	......
N	I_sN	I_AN

302 단계: 사전에 획득된 공정 챔버 A에 대응하는 R_mA, R_gA 및 C_A와 공정 챔버 B에 대응하는 R_mB, R_gB 및 C_B를 호출한다.

그런 다음 상기 101 단계를 실행한다. 상기 101 단계는 구체적으로 하기 단계를 포함할 수 있다.

공정 챔버 B가 제i 공정 단계(i=1,2,......,N)를 수행하기 시작하면, 상기 파라미터 테이블에서 제i 공정 단계에 대응하는 I_Ai 및 I_Si를 호출한다.

상기 전력 보상 관계식(22)을 이용하여, 제i 공정 단계에 대응하는 I_Ai, I_Si, R_mA, R_gA, C_A, R_mB, R_gB 및 C_B를 기반으로, 공정 챔버 B와 제i 공정 단계에 대응하는 전력 보상 계수 를 획득한다.

도 7에서 알 수 있듯이, N개 공정 단계(Step 1, Step 2,..., Step N)를 수행하는 과정에서, 각 공정 단계는 모두 하나의 I_S, I_A 및 전력 보상 계수에 대응한다.

상기에서 제i 공정 단계에 대응하는 전력 보상 계수 에 대한 획득 방법을 설명하기 위한 예로 공정 챔버 B를 사용하였을 뿐임에 유의한다. 실제 적용에서는 기준 챔버 이외의 구조가 동일한 다른 챔버도 모두 제i 공정 단계에 대응하는 전력 보상 계수 의 획득 방법에 사용될 수 있다.

102 단계: 상기 전력 보상 계수 및 현재 공정 챔버의 하부 RF 전원의 전력 설정값을 기반으로, 현재 공정 챔버의 기준 챔버에 대한 전력 보상값을 계산하여 획득한다.

일부 선택적 실시예에 있어서, 상기 102 단계는 구체적으로 하기 단계를 포함한다.

전력 보상 계수 및 전력 설정값의 곱을 계산하여, 전력 보상값으로 사용한다.

103 단계: 하부 RF 전원(4)이 상기 전력 보상값을 출력하도록 제어한다.

상기 103 단계에서, 하부 RF 전원(4)에 의해 출력되는 전력이 바로 보상된 전력값이다.

복수의 공정 단계의 경우에 대하여, 현재 공정 단계가 종료될 때까지 매번 103 단계를 실행한다. 또한 다음 공정 단계를 실행할 때, 파라미터 테이블에서 다음 공정 단계에 대응하는 I_A와 I_s를 호출한다. 또한 다음 공정 단계에 대응하는 전력 보상 계수를 다시 계산한다. 구체적인 실행 과정은 예를 들어 도 8에 도시된 바와 같다.

상기 102 단계 및 103 단계는 전력 보상값을 계산하여 획득하고, 하부 RF 전원(4)에서 출력되는 전력 설정값(즉, P_in)에 대해 전력 보상을 수행하는 데 사용된다. 이를 통해 기준 챔버 이외의 구조가 동일한 다른 챔버의 플라즈마(9)에 의해 이용되는 잔여 전력 P_p가 기준 챔버의 잔여 전력 P_p와 일치하도록 한다. 따라서 상이한 챔버 간의 RF 바이어스 전압이 일치하도록 보장하여 공정 결과의 일관성을 구현할 수 있다.

다른 기술적 해결책으로서, 도 9에 도시된 바와 같이, 본 발명의 실시예는 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 장치(20)를 더 제공한다. 여기에는 계산 유닛(21) 및 제어 유닛(22)이 포함된다. 여기에서 계산 유닛(21)은 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 현재 공정 챔버의 기준 챔버에 대한 전력 보상 계수를 획득하는 데 사용된다. 또한 전력 보상 계수 및 현재 공정 챔버의 하부 RF 전원의 전력 설정값을 기반으로, 현재 공정 챔버의 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 데 사용된다.

제어 유닛(22)은 하부 RF 전원이 전력 보상값을 출력하도록 제어하는 데 사용된다.

상술한 기준 챔버는 동일한 구조를 갖는 복수개의 공정 챔버 중에서 지정된 하나의 챔버일 수 있다. 상기 기준 챔버의 제1 RF 루프 파라미터 그룹은 기준 챔버의 하부 전극 특성 파라미터의 조합을 의미한다. 상기 제1 RF 루프 파라미터 그룹은 하부 전극 RF 루프의 주 회로에서 하부 매처의 출력단 측에 위치한 전류, 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류, 하부 전극 RF 루프의 손실 등가 저항과 접지 등가 저항, 및 하부 전극-접지 커패시턴스를 포함하나 이에 한정되지 않는다.

상기 현재 공정 챔버는 상기 기준 챔버 이외의 구조가 동일한 다른 공정 챔버일 수 있다. 현재 공정 챔버의 제2 RF 루프 파라미터 그룹은 하부 전극 RF 루프의 손실 등가 저항과 접지 등가 저항, 및 하부 전극-접지 커패시턴스를 포함하나 이에 한정되지 않는다.

도 4a에 도시된 유도 결합 플라즈마 디바이스를 예로 들면, 도 2b에 도시된 바와 같이, 커패시턴스 C1과 커패시턴스 C2는 모두 하부 매처(3)의 가변 커패시터이다. 하부 매처(3)의 손실 저항과 하부 전극 RF 루프의 접촉 저항 등은 전체적으로 하부 전극 RF 루프의 손실 등가 저항 R_m으로 간주된다. 상기 손실 등가 저항 R_m은 하부 전극 RF 루프의 주 회로에 직렬로 연결된. 또한, 상기 주 회로의 출력단과 연결된 등가 회로 부분은 병렬로 연결된 2개의 분기 회로를 포함한다. 그중 하나의 분기 회로는 하부 전극 접지 분기 회로이다. 상기 분기 회로는 하부 전극-접지 커패시턴스 C 및 하부 전극 접지 등가 저항 R_g를 포함한다. 다른 하나의 분기 회로는 플라즈마 시스 분기 회로이다. 상기 분기 회로는 플라즈마(9)의 임피던스 실수 부분 R_p와 임피던스 허수 부분의 등가 인덕턴스 L_p, 플라즈마 시스의 임피던스 실수 부분 R_s와 임피던스 허수 부분의 등가 커패시턴스 C_s를 포함한다. 또한, 상술한 하부 전극 접지 분기 회로의 전류는 I_c이고, 플라즈마 시스 분기 회로의 전류는 I_s이다. 하부 전극 RF 루프의 주 회로는 하부 매처(3)의 출력단 측에 위치한 전류가 I이다.

기준 챔버인지 기타 공정 챔버인지를 불문하고, 상술한 손실 등가 저항 R_m, 접지 등가 저항 R_g 및 하부 전극-접지 커패시턴스 C 등의 고유 파라미터는 공정 실행 시 고정되어 변하지 않는다. 반면 하부 전극 RF 루프의 플라즈마 시스 파라미터(예를 들어 RF 바이어스 전압 및 플라즈마 시스 분기 회로의 전류 등)는 공정 과정에 따라 변화함에 유의한다. 여기에서, 하부 전극 접지 분기 회로의 전류 I_c가 전류 I의 대부분을 차지하는 반면(통상적으로 10암페어 초과), 플라즈마 시스 분기 회로의 전류 I_s는 매우 작다(1암페어 미만). 따라서 플라즈마 시스 분기 회로의 전류 I_s는 정전류원으로 간주된다. 플라즈마(9)에 의해 이용되는 잔여 전력 P_p(흡수 전력이라고도 함)는 RF 바이어스 전압과 플라즈마 시스 분기 회로의 전류의 곱이다. 상기 잔여 전력 P_p도 공정에 따라 변화한다. 이를 기반으로, 상술한 고유 파라미터와 플라즈마 시스 파라미터를 이용하여 상이한 챔버 간의 하부 전극 손실 특성을 반영할 수 있다. 또한 상기 하부 전극 손실 특성을 기반으로 기타 공정 챔버와 기준 챔버 사이의 잔여 전력 P_p의 차이를 보상하여, 상이한 챔버 간의 잔여 전력 P_p를 동일하게 한다. 따라서 상이한 챔버 간의 RF 바이어스 전압이 일치시켜, 공정 결과의 일관성을 구현할 수 있다.

일부 선택적 실시예에 있어서, 상기 전력 보상 관계식은 하기와 같다.

여기에서, 는 현재 공정 챔버(예를 들어 도 6의 공정 챔버 B)의 기준 챔버에 상대적인 전력 보상 계수이다. 제1 RF 루프 파라미터 그룹은 I_A, I_S, R_mA, R_gA 및 X를 포함한다. 여기에서 I_A는 기준 챔버(예를 들어 도 6의 공정 챔버 A)의 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값이다. I_S는 기준 챔버의 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류값이다. R_mA는 기준 챔버의 하부 전극 RF 루프의 손실 등가 저항이다. R_gA는 기준 챔버의 하부 전극 RF 루프의 접지 등가 저항이다. X는 기준 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_A는 기준 챔버의 하부 전극-접지 커패시턴스이다.

상기 제2 RF 루프 파라미터 그룹은 R_mB, R_gB 및 Y를 포함한다. 여기에서 R_mB는 현재 공정 챔버의 하부 전극 RF 루프의 손실 등가 저항이다. R_gB는 현재 공정 챔버의 하부 전극 RF 루프의 접지 등가 저항이다. Y는 현재 공정 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이다. 이며, 는 각주파수이고, C_B는 현재 공정 챔버의 하부 전극-접지 커패시턴스이다.

일부 선택적 실시예에 있어서, 도 4a에 도시된 유도 결합 플라즈마 디바이스를 예로 들면, 제어 유닛(22)은 공정 챔버의 하부 RF 전원(4)을 켜고, 매처(3)를 통해 하부 전극(8)에 지정 전력값을 인가하는 데 더 사용된다. 이를 통홰 공정 챔버의 플라즈마가 글로우되지 않도록 보장한다.

구체적으로, 도 4b를 참조하면, 각 공정 챔버(기준 챔버 및 공정 챔버 포함)에 대응하여, 공정 챔버의 하부 RF 전원(4)을 켠다(상부 RF 전원(1)은 폐쇄 상태임). 또한 하부 매처(3)를 통해 하부 전극(8)에 지정 전력값 P_low를 인가한다.

상술한 지정 전력값 P_low는 정상적인 공정에 채택되는 전력값보다 낮다. 따라서 지정 전력값 P_low를 하부 전극에 인가하면, 하부 매처(3)는 매칭을 수행할 때 상기 지정 전력값 P_low가 거의 모두 하부 전극 접지 분기 회로에 의해 소모되도록 할 수 있다. 상부 RF 전원(1)이 폐쇄 상태인 동시에 상술한 지정 전력값 P_low가 비교적 낮기 때문에, 상기 전력은 공정 챔버의 플라즈마를 글로우시키기에 충분하지 않다. 따라서 플라즈마 부하가 발생하지 않는다.

이를 기반으로, 도 10에 도시된 바와 같이, 전력 제어 장치(20)는 전류 검출 유닛(24), 전압 검출 유닛(23) 및 커패시턴스 검출 유닛(25)을 더 포함한다. 여기에서 전류 검출 유닛(24)은 하부 매처(3)의 출력단과 하부 전극(8) 사이의 회로에 설치된다. 이는 하부 전극 RF 루프의 주 회로에서 하부 매처(3)의 출력단 측에 위치한 현재 전류값(즉, I₀)을 검출하는 데 사용된다. 전압 검출 유닛은 예를 들어 하부 전극(8)의 RF 전극과 전기적으로 연결된다. 이는 하부 전극(8)의 현재 바이어스 전압값(즉, V₀)을 검출하는 데 사용된다. 커패시턴스 검출 유닛은 하부 전극(8)의 하부 전극-접지 커패시턴스(즉, C)를 검출하는 데 사용된다.

이를 토대로, 계산 유닛(21)은 하기 관계식을 이용하여 상기 현재 전류값 I₀, 현재 바이어스 전압값 V₀ 및 하부 전극-접지 커패시턴스 C를 기반으로, 하부 전극 RF 루프의 손실 등가 저항 R_m 및 접지 등가 저항 R_g를 계산하여 획득한다. 구체적 관계식은 하기와 같다.

,

.

일부 선택적 실시예에 있어서, 반도체 공정은 복수의 공정 단계를 포함한다. 또한, 전력 제어 장치(20)는 기록 유닛을 더 포함한다. 상기 기록 유닛은 반도체 공정을 수행하기 전에, 사전에 획득된 각각의 공정 단계(Step)에 대응하는 I_A(하부 전극 RF 루프의 주 회로에서 하부 매처(3)의 출력단 측에 위치한 전류) 및 상기 I_S(플라즈마 시스 분기 회로의 전류)를 파라미터 테이블에 기록하는 데 사용된다.

선택적으로, 상기 각 공정 단계(Step)에 대응하는 I_A와 I_s는 모두 상기 실시예의 관계식 (7)을 통해 계산하여 획득할 수 있다.

이를 기반으로, 공정 챔버 A가 기준 챔버이고, 공정 챔버 B가 현재 공정을 수행 중인 챔버인 경우를 예로 든다. 계산 유닛(21)은 상기 R_mA, R_gA, C_A, R_mB, R_gB 및 C_B를 호출하는 데 더 사용된다. 공정 챔버 B가 제i 공정 단계(i=1,2,......,N)를 수행하기 시작하면, 상기 파라미터 테이블에서 제i 공정 단계에 대응하는 I_Ai 및 I_Si를 호출한다. 상기 전력 보상 관계식를 이용하여, 제i 공정 단계에 대응하는 I_Ai, I_Si, R_mA, R_gA, C_A, R_mB, R_gB 및 C_B를 기반으로, 공정 챔버 B와 제i 공정 단계에 대응하는 전력 보상 계수 를 획득한다.

일부 선택적 실시예에 있어서, 계산 유닛(21)은 전력 보상 계수와 전력 설정값의 곱을 계산하여 상기 전력 보상값으로 사용한다.

본 발명의 실시예는 반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법 및 장치의 기술적 해결책을 제공한다. 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 전력 보상 계수를 획득한다. 또한 상기 전력 보상 계수 및 현재 공정 챔버의 하부 RF 전원의 전력 설정값을 기반으로, 전력 보상값을 계산한다. 그 다음 하부 RF 전원이 전력 보상값을 출력하도록 제어한다. 이러한 방식으로, 기준 챔버와 기준 챔버를 제외한 기타 각각의 공정 챔버 간의 최종적으로 플라즈마에 의해 이용되는 전력 크기 차이를 보상할 수 있다. 따라서 동일한 공정 방식에서 상이한 챔버 간의 웨이퍼에 생성되는 바이어스 전압값의 일관성을 향상시킬 수 있다. 또한 상이한 공정 챔버의 공정 결과 일관성을 향상시킬 수 있다.

다른 기술적 해결책으로서, 본 발명의 실시예는 반도체 공정 디바이스를 더 제공한다. 도 4a에 도시된 유도 결합 플라즈마 디바이스를 예로 들면, 상기 디바이스는 공정 챔버(11)를 포함한다. 상기 공정 챔버(11)의 꼭대기부에는 유전체 윈도우(6)가 설치된다. 상기 유전체 윈도우(6)의 상방에는 유도 결합 코일(5)이 설치된다. 상기 유도 결합 코일(5)은 상부 매처(2)를 통해 상부 RF 전원(1)과 전기적으로 연결된다. 상기 상부 RF 전원(1)은 상부 매처(2)를 통해 RF 전력을 유도 결합 코일(5)에 인가함으로써, 공정 챔버(11)의 공정 가스를 여기시켜 플라즈마(9)를 형성하는 데 사용된다. 또한 공정 챔버(11)에는 웨이퍼(7) 운반을 위한 하부 전극(8)(예를 들어 정전 척)이 더 설치된다. 상기 하부 전극(8)은 하부 매처(3)를 통해 하부 RF 전원(4)과 전기적으로 연결된다. 하부 RF 전원(4)은 하부 전극(8)에 RF 전력을 인가함으로써, 웨이퍼 표면에 RF 바이어스 전압을 생성하여, 이온을 가속화하여 웨이퍼를 에칭하는 데 사용된다.

본 발명의 실시예에서 제공하는 반도체 공정 디바이스는 본 발명의 실시예에 따른 전술한 전력 제어 장치를 채택한다. 상기 장치를 채택하여, 이는 동일한 공정 방식에서 상이한 챔버 간의 웨이퍼에 생성되는 바이어스 전압값의 일관성을 향상시킬 수 있다. 또한 상이한 공정 챔버의 공정 결과 일관성을 향상시킬 수 있다.

상기 실시예는 본 발명의 원리를 설명하기 위해 사용된 예시적인 실시예일 뿐이며, 본 발명은 이에 한정되지 않음을 이해할 수 있다. 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자는 본 발명의 사상과 본질을 벗어나지 않고 다양한 수정 및 개선을 진행할 수 있다. 이러한 수정 및 개선은 본 발명의 보호 범위로 간주된다.

Claims

반도체 공정 디바이스의 하부 RF 전원의 전력 제어 방법에 있어서,
공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 상기 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수를 획득하는 단계;
상기 전력 보상 계수 및 상기 현재 공정 챔버의 상기 하부 RF 전원의 전력 설정값을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 단계; 및
상기 하부 RF 전원이 상기 전력 보상값을 출력하도록 제어하는 단계를 포함하는 것을 특징으로 하는, 전력 제어 방법.
제1항에 있어서,
상기 전력 보상 관계식은,
이고,
는 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수이고,
상기 제1 RF 루프 파라미터 그룹은 I_A, I_S, R_mA, R_gA 및 X를 포함하고, I_A는 상기 기준 챔버의 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값이고, I_S는 상기 기준 챔버의 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류값이고, R_mA는 상기 기준 챔버의 하부 전극 RF 루프의 손실 등가 저항이고, R_gA는 상기 기준 챔버의 하부 전극 RF 루프의 접지 등가 저항이고, X는 상기 기준 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이고, 이며, 는 각주파수이고, C_A는 상기 기준 챔버의 하부 전극-접지 커패시턴스이고,
상기 제2 RF 루프 파라미터 그룹은 R_mB, R_gB 및 Y를 포함하고, R_mB는 상기 현재 공정 챔버의 하부 전극 RF 루프의 손실 등가 저항이고, R_gB는 상기 현재 공정 챔버의 하부 전극 RF 루프의 접지 등가 저항이고, Y는 상기 현재 공정 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이고, 이며, 는 각주파수이고, C_B는 상기 현재 공정 챔버의 하부 전극-접지 커패시턴스인 것을 특징으로 하는, 전력 제어 방법.
제2항에 있어서,
각각의 상기 공정 챔버에 대응하여, 상기 하부 전극 RF 루프의 손실 등가 저항 및 접지 등가 저항의 획득 방법은 모두,
상기 공정 챔버의 상기 하부 RF 전원을 켜고, 매처를 통해 하부 전극에 지정 전력값을 인가하여, 상기 공정 챔버의 플라즈마가 글로우되지 않도록 보장하는 단계;
상기 하부 전극 RF 루프의 주 회로에서 상기 매처의 출력단 측에 위치한 현재 전류값, 상기 하부 전극의 현재 바이어스 전압값 및 하부 전극-접지 커패시턴스를 검출하는 단계; 및
하기 관계식을 이용하여 상기 현재 전류값, 현재 바이어스 전압값 및 하부 전극-접지 커패시턴스를 기반으로, 상기 하부 전극 RF 루프의 손실 등가 저항 및 접지 등가 저항을 계산하여 획득하는 단계를 포함하고,
,
,
R_g는 상기 하부 전극 RF 루프의 접지 등가 저항이고, R_m은 상기 하부 전극 RF 루프의 손실 등가 저항이고, V₀는 상기 현재 바이어스 전압값이고, I₀는 상기 현재 전류값이고, 는 각주파수이고, C는 상기 하부 전극-접지 커패시턴스이고, P_low는 상기 지정 전력값인 것을 특징으로 하는, 전력 제어 방법.
제2항에 있어서,
상기 반도체 공정은 복수의 공정 단계를 포함하고,
상기 전력 제어 방법은,
상기 반도체 공정을 수행하기 전에, 사전에 획득된 각각의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 파라미터 테이블에 기록하는 단계; 및
상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 호출하는 단계를 더 포함하고,
공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 상기 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수를 획득하는 상기 단계는 구체적으로,
상기 현재 공정 챔버가 각각의 상기 공정 단계를 수행하기 시작하면, 상기 파라미터 테이블에서 현재의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 호출하는 단계; 및
상기 전력 보상 관계식을 이용하여, 상기 I_A, 상기 I_S, 상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 기반으로 상기 전력 보상 계수를 획득하는 단계를 포함하는 것을 특징으로 하는, 전력 제어 방법.
제1항에 있어서,
상기 전력 보상 계수 및 상기 현재 공정 챔버의 상기 하부 RF 전원의 전력 설정값을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 상기 단계는 구체적으로,
상기 전력 보상 계수 및 상기 전력 설정값의 곱을 계산하여, 상기 전력 보상값으로 사용하는 단계를 포함하는 것을 특징으로 하는, 전력 제어 방법.
반도체 공정 디바이스의 하부 RF 전원의 전력 제어 장치에 있어서,
계산 유닛 및 제어 유닛을 포함하고,
상기 계산 유닛은 공정 챔버가 반도체 공정을 수행하기 시작하면, 소정의 전력 보상 관계식을 이용하여, 사전에 획득된 기준 챔버의 제1 RF 루프 파라미터 그룹 및 상기 반도체 공정을 수행하는 현재 공정 챔버의 제2 RF 루프 파라미터 그룹을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수를 획득하고, 상기 전력 보상 계수 및 상기 현재 공정 챔버의 상기 하부 RF 전원의 전력 설정값을 기반으로, 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상값을 계산하여 획득하는 데 사용되고,
상기 제어 유닛은 상기 하부 RF 전원이 상기 전력 보상값을 출력하도록 제어하는 데 사용되는 것을 특징으로 하는, 전력 제어 장치.
제6항에 있어서,
상기 전력 보상 관계식은,
이고,
는 상기 현재 공정 챔버의 상기 기준 챔버에 대한 전력 보상 계수이고,
상기 제1 RF 루프 파라미터 그룹은 I_A, I_S, R_mA, R_gA 및 X를 포함하고, I_A는 상기 기준 챔버의 하부 전극 RF 루프의 주 회로에서 매처의 출력단 측에 위치한 전류값이고, I_S는 상기 기준 챔버의 하부 전극 RF 루프의 플라즈마 시스 분기 회로의 전류값이고, R_mA는 상기 기준 챔버의 하부 전극 RF 루프의 손실 등가 저항이고, R_gA는 상기 기준 챔버의 하부 전극 RF 루프의 접지 등가 저항이고, X는 상기 기준 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이고, 이며, 는 각주파수이고, C_A는 상기 기준 챔버의 하부 전극-접지 커패시턴스이고,
상기 제2 RF 루프 파라미터 그룹은 R_mB, R_gB 및 Y를 포함하고, R_mB는 상기 현재 공정 챔버의 하부 전극 RF 루프의 손실 등가 저항이고, R_gB는 상기 현재 공정 챔버의 하부 전극 RF 루프의 접지 등가 저항이고, Y는 상기 현재 공정 챔버의 하부 전극-접지 커패시턴스에 대응하는 임피던스값이고, 이며, 는 각주파수이고, C_B는 상기 현재 공정 챔버의 하부 전극-접지 커패시턴스인 것을 특징으로 하는, 전력 제어 장치.
제6항에 있어서,
상기 제어 유닛은 상기 공정 챔버의 상기 하부 RF 전원을 켜고, 매처를 통해 하부 전극에 지정 전력값을 인가하여, 상기 공정 챔버의 플라즈마가 글로우되지 않도록 보장하는 데 더 사용되고,
상기 전력 제어 장치는 전류 검출 유닛, 전압 검출 유닛 및 커패시턴스 검출 유닛을 더 포함하고, 상기 전류 검출 유닛은 상기 하부 전극 RF 루프의 주 회로에서 상기 매처의 출력단 측에 위치한 현재 전류값을 검출하는 데 사용되고,
상기 전압 검출 유닛은 상기 하부 전극의 현재 바이어스 전압값을 검출하는 데 사용되고,
상기 커패시턴스 검출 유닛은 하부 전극의 하부 전극-접지 커패시턴스를 검출하는 데 사용되고,
상기 계산 유닛은 하기 관계식을 이용하여 상기 현재 전류값, 현재 바이어스 전압값 및 하부 전극-접지 커패시턴스를 기반으로, 상기 하부 전극 RF 루프의 손실 등가 저항 및 접지 등가 저항을 계산하여 획득하는 데 더 사용되고,
,
,
R_g는 상기 하부 전극 RF 루프의 접지 등가 저항이고, R_m은 상기 하부 전극 RF 루프의 손실 등가 저항이고, V₀는 상기 현재 바이어스 전압값이고, I₀는 상기 현재 전류값이고, 는 각주파수이고, C는 상기 하부 전극-접지 커패시턴스이고, P_low는 상기 지정 전력값인 것을 특징으로 하는, 전력 제어 장치.
제7항에 있어서,
상기 반도체 공정은 복수의 공정 단계를 포함하고,
상기 전력 제어 장치는 기록 유닛을 더 포함하고, 상기 기록 유닛은 상기 반도체 공정을 수행하기 전에, 사전에 획득된 각각의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 파라미터 테이블에 기록하는 데 사용되고,
상기 계산 유닛은 상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 호출하고, 상기 공정 챔버가 각각의 상기 공정 단계를 수행하기 시작하면, 상기 파라미터 테이블에서 현재의 상기 공정 단계에 대응하는 상기 I_A 및 상기 I_S를 호출하고, 상기 전력 보상 관계식을 이용하여, 상기 I_A, 상기 I_S, 상기 R_mA, 상기 R_gA, 상기 C_A, 상기 R_mB, 상기 R_gB 및 상기 C_B를 기반으로 상기 전력 보상 계수를 획득하는 데 더 사용되는 것을 특징으로 하는, 전력 제어 장치.
제6항에 있어서,
상기 계산 유닛은 상기 전력 보상 계수 및 상기 전력 설정값의 곱을 계산하여, 상기 전력 보상값으로 사용하는 것을 특징으로 하는, 전력 제어 장치.
반도체 공정 디바이스에 있어서,
공정 챔버, 매처 및 하부 RF 전원을 포함하고, 상기 공정 챔버 내에 하부 전극이 설치되고, 상기 하부 전극은 상기 매처를 통해 상기 하부 RF 전원과 전기적으로 연결되고, 상기 반도체 공정 디바이스는 제6항 내지 제10항 중 어느 한 항에 따른 전력 제어 장치를 더 포함하는 것을 특징으로 하는, 반도체 공정 디바이스.