KR20240044612A

KR20240044612A - 소스 드라이버, 소스 드라이버를 포함하는 표시 장치 또는 전자 장치 및 그 구동 방법

Info

Publication number: KR20240044612A
Application number: KR1020220123806A
Authority: KR
Inventors: 서해관; 구본석; 노진영; 임재근
Original assignee: 삼성디스플레이 주식회사
Priority date: 2022-09-28
Filing date: 2022-09-28
Publication date: 2024-04-05
Also published as: CN117789658A; EP4345810A1; US11942030B1; US20240105108A1

Abstract

본 발명에 따른 소스 드라이버는 외부로부터 수신한 디지털 영상 데이터에 포함된 제1 색에 대응하는 신호 및 제2 색에 대응하는 신호를 각각 아날로그 전압인 제1 색 데이터 전압 및 제2 색 데이터 전압으로 변환하는 디지털-아날로그 변환부, 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 하나의 수평 기간 동안 교번하여 출력하는 제1 출력 버퍼를 포함하는 출력부 및 각 수평 기간마다 상기 각 수평 기간에 대응하는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하도록 상기 디지털-아날로그 변환부 및 상기 제1 출력 버퍼를 제어하는 제어부를 포함하고, 상기 제어부는 제1 수평 기간 동안 상기 제1 색 데이터 전압이 먼저 출력된 뒤, 상기 제2 색 데이터 전압이 출력되고, 상기 제1 수평 기간의 다음 수평 기간인 제2 수평 기간 동안 상기 제2 색 데이터 전압이 먼저 출력된 뒤 상기 제1 색 데이터 전압이 출력되도록 상기 제1 출력 버퍼를 제어할 수 있다.

Description

소스 드라이버, 소스 드라이버를 포함하는 표시 장치 또는 전자 장치 및 그 구동 방법{SOURCE DRIVER, DISPLAY DEVICE OR ELECTRONIC DEVICE COMPRISING SOURCE DRIVER AND DRIVING METHOD FOR THE SAME}

본 발명은 소스 드라이버, 소스 드라이버를 포함하는 표시 장치 또는 전자 장치 및 그 구동 방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 등과 같은 표시 장치의 사용이 증가하고 있다.

펜타일(PENTILE^TM) 화소 구조는, 적색 및 청색으로 발광하는 서브 화소들이 데이터선의 연장 방향을 따라 동일한 데이터선에 교번하여 연결되고, 녹색을 발광하는 서브 화소들이 데이터선의 연장방향을 따라 동일한 데이터선에 연속하여 연결되는 구조를 가질 수 있다.

녹색으로 발광하는 서브 화소들이 연결된 데이터선은 1수평 기간마다 녹색 데이터 전압만을 공급하고, 적색 및 청색으로 발광하는 서브 화소들이 연결된 데이터선은 1수평 기간마다 서로 다른 전압 레벨의 적색 데이터 전압 및 청색 데이터 전압을 교대로 공급할 수 있다. 이와 같이, 서로 다른 색상으로 발광하는 서브 화소들이 연결된 데이터선은, 1수평 기간마다 서로 다른 레벨의 전압이 공급되므로, 데이터 전압의 전압 레벨이 가변될 때마다 피크 전류가 증가함으로써 소비 전력이 증가하는 문제점이 발생할 수 있다.

이에 따라, 펜타일(PENTILE^TM) 화소 구조의 화소들을 포함하면서, 구동 시 소비 전력을 저감할 수 있는 표시 장치에 대한 연구기 진행되고 있다.

본 발명의 실시 예에 따르면, 소비 전력을 최소화 하면서 표시 패널에 포함된 화소들에 대해 데이터 전압을 제공하는 소스 드라이버가 제공될 수 있다.

또한, 본 발명의 실시 예에 따르면, 펜타일(PENTILE^TM) 화소 구조를 포함하면서, 구동 시 소비 전력을 저감할 수 있는 표시 장치 및 구동 방법이 제공될 수 있다.

본 발명의 실시 예에 따른 소스 드라이버는 외부로부터 수신한 디지털 영상 데이터에 포함된 제1 색에 대응하는 신호 및 제2 색에 대응하는 신호를 각각 아날로그 전압인 제1 색 데이터 전압 및 제2 색 데이터 전압으로 변환하는 디지털-아날로그 변환부, 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 하나의 수평 기간 동안 교번하여 출력하는 제1 출력 버퍼를 포함하는 출력부 및 각 수평 기간마다 상기 각 수평 기간에 대응하는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하도록 상기 디지털-아날로그 변환부 및 상기 제1 출력 버퍼를 제어하는 제어부를 포함하고, 상기 제어부는 제1 수평 기간 동안 상기 제1 색 데이터 전압이 먼저 출력된 뒤, 상기 제2 색 데이터 전압이 출력되고, 상기 제1 수평 기간의 다음 수평 기간인 제2 수평 기간 동안 상기 제2 색 데이터 전압이 먼저 출력된 뒤 상기 제1 색 데이터 전압이 출력되도록 상기 제1 출력 버퍼를 제어할 수 있다.

실시 예에서, 상기 디지털-아날로그 변환부는, 상기 외부로부터 수신한 디지털 영상 데이터에 포함된 제3 색에 대응하는 신호를 아날로그 전압인 제3 색 데이터 전압으로 변환하고, 상기 출력부는, 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 하나의 수평 기간 동안 교번하여 외부로 출력하는 제2 출력 버퍼를 더 포함하고, 상기 제어부는, 상기 각 수평 기간마다 상기 각 수평 기간에 대응하는 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 출력하도록 상기 디지털-아날로그 변환부 및 상기 제2 출력 버퍼를 제어할 수 있다.

실시 예에서, 상기 제어부는, 상기 제1 수평 기간 동안 상기 제2 출력 버퍼로부터, 상기 제3 색 데이터 전압이 먼저 출력된 뒤 상기 제2 색 데이터 전압이 출력되고, 상기 제2 수평 기간 동안 상기 제2 색 데이터 전압이 먼저 출력된 뒤 상기 제3 색 데이터 전압이 출력되도록 상기 제2 출력 버퍼를 제어할 수 있다.

실시 예에 따른 소스 드라이버는, 상기 제1 출력 버퍼로부터 제1 데이터선을 통해 출력되는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 각 수평 기간마다 제1 서브 데이터선 및 제2 서브 데이터선에 대해 선택적으로 전달하고, 상기 제2 출력 버퍼로부터 제2 데이터선을 통해 출력되는 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 상기 각 수평 기간마다 제3 서브 데이터선 및 제4 서브 데이터선에 대해 선택적으로 전달하는 디멀티플렉서부를 더 포함할 수 있다.

실시 예에서, 상기 제1 수평 기간 및 상기 제2 수평 기간은 각각 제1 서브 구간 및 상기 제1 서브 구간의 다음 구간인 제2 서브 구간을 포함하고, 상기 제어부는, 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어할 수 있다.

실시 예에서, 상기 제어부는 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어할 수 있다.

실시 예에서, 상기 디멀티플렉서부는 상기 제1 데이터선과 상기 제1 서브 데이터선 사이에 연결된 제1 선택 트랜지스터, 상기 제1 데이터선과 상기 제2 서브 데이터선 사이에 연결된 제2 선택 트랜지스터, 상기 제2 데이터선과 상기 제3 서브 데이터선 사이에 연결된 제3 선택 트랜지스터 및 상기 제2 서브 데이터선과 상기 제4 서브 데이터선 사이에 연결된 제4 선택 트랜지스터를 포함하고, 상기 제어부는 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 선택 트랜지스터 및 상기 제4 선택 트랜지스터가 턴온되도록 제어하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어할 수 있다.

본 발명의 실시 예에 따른 표시 장치는 복수의 서브 화소들을 각각 포함하는 복수의 화소열들을 포함하는 화소부, 제1 서브 구간 및 상기 제1 서브 구간의 다음 구간인 제2 서브 구간을 포함하는 하나의 수평 기간 동안, 제1 데이터선을 통해 제1 색 데이터 전압 및 제2 색 데이터 전압을 교번하여 출력하는 소스 드라이버, 상기 제1 데이터선을 통해 출력되는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을, 각 수평 기간마다 상기 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선 및 상기 복수의 화소열들 중 제2 화소열에 대응하는 제2 서브 데이터선에 대해 선택적으로 전달하는 디멀티플렉서부 및 제1 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제1 서브 데이터선을 연결시키고, 상기 제1 수평 기간의 제2 서브 구간 및 제2 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제2 서브 데이터선을 연결시키고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 데이터선과 상기 제1 서브 데이터선을 연결시키도록 상기 디멀티플렉서부를 제어하는 타이밍 제어부를 포함하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제2 서브 데이터선이 서로 연결된 상태가 유지될 수 있다.

실시 예에서, 상기 소스 드라이버는 상기 하나의 수평 기간 동안, 제2 데이터선을 통해 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하고, 상기 디멀티플렉서부는 상기 제2 데이터선을 통해 출력되는 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을, 각 수평 기간마다 상기 복수의 화소열들 중 제3 화소열에 대응하는 제3 서브 데이터선 및 상기 복수의 화소열들 중 제4 화소열에 대응하는 제4 서브 데이터선에 대해 선택적으로 전달하고, 상기 타이밍 제어부는, 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제3 서브 데이터선을 연결시키고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제4 서브 데이터선을 연결시키고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제2 데이터선과 상기 제3 서브 데이터선을 연결시키도록 상기 소스 드라이버 및 상기 디멀티플렉서부를 제어하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제4 서브 데이터선이 서로 연결된 상태가 유지될 수 있다.

실시 예에서, 상기 소스 드라이버는 상기 제1 수평 기간의 제1 서브 구간에서 상기 제1 데이터선으로 상기 제1 색 데이터 전압을 출력하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 각각에서 상기 제1 데이터선으로 상기 제2 색 데이터 전압을 연속해서 출력하고, 상기 제2 수평 기간의 제2 서브 구간에서 상기 제1 색 데이터 전압을 출력하고, 상기 제1 수평 기간의 제1 서브 구간에서 상기 제2 데이터선으로 상기 제3 색 데이터 전압을 출력하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 각각에서 상기 제2 데이터선으로 상기 제2 색 데이터 전압을 연속해서 출력하고, 상기 제2 수평 기간의 제2 서브 구간에서 상기 제3 색 데이터 전압을 출력할 수 있다.

실시 예에서, 상기 디멀티플렉서부는 상기 소스 드라이버의 일 구성으로 포함될 수 있다.

상기 소스 드라이버는, 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하는 제1 출력 버퍼 및 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하는 제2 출력 버퍼를 포함하는 출력부를 포함하고, 상기 타이밍 제어부는 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어할 수 있다.

실시 예에서, 상기 타이밍 제어부는 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어할 수 있다.

실시 예에서, 상기 제1 화소열은 상기 제1 서브 데이터선이 연장된 방향과 평행한 제1 방향을 따라 제1 색 서브 화소 및 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하고, 상기 제2 화소열은 상기 제1 방향을 따라 제2 색 서브 화소가 연속하여 배열된 복수의 서브 화소들을 포함하고, 상기 제3 화소열은 상기 제1 방향을 따라 상기 제3 색 서브 화소 및 상기 제1 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하고, 상기 제4 화소열은 상기 제1 방향을 따라 상기 제2 색 서브 화소가 연속하여 배열된 복수의 서브 화소들을 포함할 수 있다.

실시 예에서, 상기 복수의 서브 화소들 각각은, 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 어느 하나의 색으로 발광하는 발광 소자 및 전원과 상기 발광 소자의 애노드 전극 사이에 연결되고, 상기 소스 드라이버로부터 데이터선을 통해 제공되는 데이터 전압의 크기에 기초하여, 상기 전원으로부터 상기 발광 소자로 흐르는 전류량을 제어하는 구동 트랜지스터를 포함할 수 있다.

실시 예에서, 상기 화소부는 상기 제1 방향을 따라 상기 제1 색 서브 화소 및 상기 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하는 제5 화소열을 더 포함하고, 상기 제1 화소열에 배열된 상기 제3 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제3 화소열에 포함된 각각의 상기 제3 색 서브 화소들에 포함된 구동 트랜지스터와 연결되고, 상기 제3 화소열에 배열된 상기 제1 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제5 화소열에 포함된 각각의 상기 제1 색 서브 화소들에 포함된 구동 트랜지스터와 연결될 수 있다.

실시 예에서, 상기 제1 수평 기간에서, 상기 제1 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선을 통해 상기 제1 서브 데이터선에 제공된 상기 제1 색 데이터 전압에 따라 제어되고, 상기 제2 수평 기간에서, 상기 제1 화소열에 포함된 상기 제3 색 서브 화소에 포함된 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어될 수 있다.

실시 예에서, 상기 소스 드라이버는 하나의 수평 기간 동안 제3 데이터선을 통해 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하고, 상기 제3 데이터선을 통해 출력되는 상기 제1 색 데이터 전압은 상기 제5 화소열과 대응하는 제5 서브 데이터선으로 전달되고, 상기 제1 수평 기간에서, 상기 제3 화소열에 포함된 상기 제3 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어되고, 상기 제2 수평 기간에서, 상기 제3 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 데이터선을 통해 상기 제5 서브 데이터선으로 제공된 상기 제1 색 데이터 전압에 따라 제어될 수 있다.

실시 예에서, 상기 제1 수평 기간 및 상기 제2 수평 기간 동안, 상기 제1 서브 데이터선으로는 상기 제1 색 데이터 전압만이 제공되고, 상기 제2 서브 데이터선으로는 상기 제2 색 데이터 전압만이 제공되고, 상기 제3 서브 데이터선으로는 상기 제3 색 데이터 전압만이 제공되고, 상기 제4 서브 데이터선으로는 제2 색 데이터 전압만이 제공되고, 상기 제5 화소열과 연결된 제5 서브 데이터선으로는 상기 제1 색 데이터 전압만이 제공될 수 있다.

실시 예에서, 상기 디멀티플렉서부는 상기 제1 데이터선과 상기 제1 서브 데이터선 사이에 연결된 제1 선택 트랜지스터, 상기 제1 데이터선과 상기 제2 서브 데이터선 사이에 연결된 제2 선택 트랜지스터, 상기 제2 데이터선과 상기 제3 서브 데이터선 사이에 연결된 제3 선택 트랜지스터 및 상기 제2 데이터선과 상기 제4 서브 데이터선 사이에 연결된 제4 선택 트랜지스터를 포함하고, 상기 제어부는 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 선택 트랜지스터 및 상기 제4 선택 트랜지스터가 턴온되도록 제어하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어할 수 있다.

본 발명의 실시 예에 따른 복수의 서브 화소들을 각각 포함하는 복수의 화소열들을 포함하는 표시 장치의 구동 방법은 제1 수평 기간의 제1 서브 구간에서 제1 데이터선을 통해 제1 색 데이터 전압을 출력하는 단계, 상기 제1 수평 기간의 제1 서브 구간 동안, 상기 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선과 상기 제1 데이터선을 연결시키는 단계, 상기 제1 수평 기간의 제2 서브 구간 및 제2 수평 기간의 제1 서브 구간 각각에서 상기 제1 데이터선을 통해 상기 제1 색과 다른 제2 색 데이터 전압을 연속하여 출력하는 단계, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 복수의 화소열들 중 제2 화소열에 대응하는 제2 서브 데이터선과 상기 제1 데이터선을 연결시키는 단계, 상기 제2 수평 기간의 제2 서브 구간에서 상기 제1 데이터선을 통해 상기 제1 색 데이터 전압을 출력하는 단계 및 상기 제2 수평 기간의 제2 서브 구간 동안, 상기 제1 서브 데이터선과 상기 제1 데이터선을 연결시키는 단계를 포함하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제2 서브 데이터선이 서로 연결된 상태가 유지될 수 있다.

실시 예에 따른 표시 장치의 구동 방법은 상기 제1 수평 기간의 제1 서브 구간에서 제2 데이터선을 통해 상기 제1 색 및 상기 제2 색과 다른 제3 색 데이터 전압을 출력하는 단계, 상기 제1 수평 기간의 제1 서브 구간 동안, 상기 복수의 화소열들 중 제3 화소열에 대응하는 제3 서브 데이터선과 상기 제2 데이터선을 연결시키는 단계, 상기 제1 수평 기간의 제2 서브 구간 및 제2 수평 기간의 제1 서브 구간 각각에서 상기 제2 데이터선을 통해 상기 제2 색 데이터 전압을 연속하여 출력하는 단계, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 복수의 화소열들 중 제4 화소열에 대응하는 제4 서브 데이터선과 상기 제2 데이터선을 연결시키는 단계, 상기 제2 수평 기간의 제2 서브 구간에서 상기 제2 데이터선을 통해 상기 제3 색 데이터 전압을 출력하는 단계 및 상기 제2 수평 기간의 제2 서브 구간 동안, 상기 제4 서브 데이터선과 상기 제2 데이터선을 연결시키는 단계를 더 포함하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제4 서브 데이터선이 서로 연결된 상태가 유지될 수 있다.

실시 예에서, 상기 표시 장치는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 상기 제1 데이터선으로 출력하는 제1 출력 버퍼 및 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 상기 제2 데이터선으로 출력하는 제2 출력 버퍼를 포함할 수 있다.

실시 예에서, 상기 복수의 화소열들은 상기 제1 방향을 따라 상기 제1 색 서브 화소 및 상기 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하는 제5 화소열을 더 포함하고, 상기 복수의 서브 화소들 각각은, 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 어느 하나의 색으로 발광하는 발광 소자 및 데이터선을 통해 제공되는 데이터 전압의 크기에 기초하여, 전원으로부터 상기 발광 소자로 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하고, 상기 제1 화소열에 배열된 상기 제3 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제3 화소열에 포함된 각각의 상기 제3 색 서브 화소들에 포함된 구동 트랜지스터와 연결되고, 상기 제3 화소열에 배열된 상기 제1 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제5 화소열에 포함된 각각의 상기 제1 색 서브 화소들에 포함된 구동 트랜지스터와 연결될 수 있다.

실시 예에서, 상기 제1 수평 기간에서 상기 제1 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선을 통해 상기 제1 서브 데이터선에 제공된 제1 색 데이터 전압에 따라 제어되고, 상기 제2 수평 기간에서 상기 제1 화소열에 포함된 상기 제3 색 서브 화소의 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어될 수 있다.

실시 예에 따른 표시 장치의 구동 방법은, 상기 제2 수평 기간의 제2 서브 구간에서 제3 데이터선을 통해 상기 제1 색 데이터 전압을 출력하는 단계 및 상기 제2 수평 기간의 제2 서브 구간 동안, 상기 제5 화소열에 대응하는 제5 서브 데이터선과 상기 제3 데이터선을 연결시키는 단계를 더 포함하고, 상기 제1 수평 기간에서, 상기 제3 화소열에 포함된 상기 제3 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어되고, 상기 제2 수평 기간에서, 상기 제3 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 데이터선을 통해 상기 제5 서브 데이터선으로 제공된 상기 제1 색 데이터 전압에 따라 제어될 수 있다.

본 발명의 실시 예에 따른 전자 장치는, 프로세서 및 상기 프로세서로부터 수신한 영상 데이터에 대응하는 영상을 상기 프로세서의 제어에 따라 외부로 표시하는 표시 모듈을 포함하고, 상기 표시 모듈은, 복수의 서브 화소들을 각각 포함하는 복수의 화소열들을 포함하는 표시 패널 및 상기 프로세서로부터 수신한 영상 데이터에 포함된 제1 색에 대응하는 신호 및 제2 색에 대응하는 신호를 각각 제1 색 데이터 전압 및 제2 색 데이터 전압으로 변환하여 하나의 수평 기간 동안 상기 표시 패널에 포함된 복수의 화소열들에 대해 교번하여 제공하는 소스 드라이버를 포함하고, 상기 프로세서는 제1 수평 기간 동안 상기 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선으로 상기 제1 색 데이터 전압이 먼저 제공된 뒤, 상기 복수의 화소열들 중 제2 화소열에 대응하는 제2 서브 데이터선으로 상기 제2 색 데이터 전압이 제공되고, 상기 제1 수평 기간의 다음 기간인 제2 수평 기간 동안 상기 제2 서브 데이터선으로 상기 제2 색 데이터 전압이 먼저 제공된 뒤, 상기 제1 서브 데이터선으로 상기 제1 색 데이터 전압이 제공되도록 상기 표시 모듈을 제어할 수 있다.

본 발명의 실시 예에 따른 소스 드라이버는 소비 전력을 최소화 하면서 표시 패널에 포함된 화소들에 대해 데이터 전압을 제공할 수 있다.

본 발명의 실시 예에 따른 표시 장치는 펜타일(PENTILE^TM) 화소 구조를 포함하고, 구동 시 소비 전력이 저감될 수 있다.

도 1은 실시 예에 따른 표시 장치의 블록도이다.
도 2는 실시 예에 따른 펜타일(PENTILE^TM) 화소 구조를 설명하기 위한 도면이다.
도 3은 실시 예에 따른 화소 회로를 설명하기 위한 도면이다.
도 4는 실시 예에 따른 표시 장치에서, 소스 드라이버로부터 각 화소들로 출력되는 데이터 전압을 구체적으로 설명하기 위한 도면이다.
도 5는 실시 예에 따른 표시 장치가 디멀티플렉서부를 포함하는 경우, 소스 드라이버로부터 각 화소들로 출력되는 데이터 전압을 구체적으로 설명하기 위한 도면이다.
도 6은 실시 예에 따른 표시 장치에서 시간에 따라 각 서브 화소들에 제공되는 데이터 전압 및 구동 제어 신호들을 설명하기 위한 타이밍도이다.
도 7은 다른 실시 예에 따른 표시 장치에서 각 서브 화소들에 제공되는 데이터 전압 및 구동 제어 신호들을 설명하기 위한 타이밍도이다.
도 8은 실시 예에 따른 표시 장치의 동작을 구체적으로 설명하기 위한 블록도이다.
도 9는 실시 예에 따른 전자 장치를 나타내는 도면이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.

또한, 설명에서 "동일하다"라고 표현한 것은, "실질적으로 동일하다"는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 "실질적으로"가 생략된 표현들일 수 있다.

도 1은 실시 예에 따른 표시 장치의 블록도이다.

도 1을 참조하면, 실시 예에 따른 표시 장치(100)는 화소부(110), 게이트 드라이버(120), 소스 드라이버(130), 타이밍 제어부(140), 디멀티플렉서부(150) 및 전원 공급부(160)를 포함할 수 있다.

표시 장치(100)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다. 또한, 표시 장치(100)는 스마트폰, 태블릿, 스마트 패드, TV, 모니터 등의 다양한 전자 기기에 적용될 수 있다.

한편, 표시 장치(100)는 유기 발광 표시 장치, 액정 표시 장치 등으로 구현될 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(100)의 구성이 이에 한정되는 것은 아니다. 예를 들어, 표시 장치(100)는 무기 발광 소자를 포함하는 자발광 표시 장치일 수도 있다.

화소부(110)는 데이터선들(DL1 내지 DLm, 단, m은 자연수) 및 주사선들(SL1 내지 SLn, 단, n은 자연수)에 접속되도록 위치되는 화소(PXij)들을 구비한다. 화소(PXij)들은 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)의 전압들을 공급받을 수 있다.

실시 예에서, 복수의 화소(PXij)들은 복수의 주사선들(SL1 내지 SLn)과 각각 대응되는 복수의 화소행들로 구성될 수 있다. 복수의 화소행들 각각은 복수의 화소(PXij)들을 포함할 수 있다. 한편, 도 1에서는 n개의 주사선들(SL1 내지 SLn)이 도시되었지만, 본원 발명이 이에 한정되지는 않는다. 일례로, 화소(PXij)의 회로 구조에 대응하여 화소부(110)에는 하나 이상의 제어선, 주사선, 발광 제어선, 센싱선 등이 추가로 형성될 수 있다.

실시 예에서, 복수의 화소(PXij)들은 복수의 서브 데이터선들(DA1 내지 DAm, DB1 내지 DBm)과 각각 대응되는 복수의 화소열들로 구성될 수 있다. 복수의 화소열들 각각은 복수의 화소(PXij)들을 포함할 수 있다. 한편, 다른 실시 예에서, 복수의 화소(PXij)들은 데이터선들(DL1 내지 DLm)과 각각 대응되는 복수의 화소열들로 구성 될 수 있다.

실시 예에서, 화소부(110) 에 포함된 복수의 화소(PXij)들은 펜타일(PENTILE^TM) 화소 구조일 수 있다. 복수의 화소(PXij)들 각각은 서브 화소일 수 있다. 펜타일(PENTILE^TM) 화소 구조에서, 적색(R) 및 청색(B)으로 발광하는 서브 화소들이 서브 데이터선(DA1 내지 DAm)의 연장 방향을 따라 교번하여 배치될 수 있다. 또한, 녹색(G)으로 발광하는 서브 화소들은 서브 데이터선(DB1 내지 DBm)의 연장방향을 따라 연속하여 배치될 수 있다.

일 실시 예에서, 화소(PXij)에 포함되는 트랜지스터들은 P-타입의 산화물 박막 트랜지스터일 수 있다. 예를 들어, 산화물 박막 트랜지스터는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터일 수 있다. 다만, 이는 예시적인 것으로서, P-타입 트랜지스터들이 이에 한정되는 것은 아니다. 예를 들어, 트랜지스터들에 포함되는 액티브 패턴(반도체층)은 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 또한, 표시 장치(100) 및 또는 화소(PXij)에 포함되는 트랜지스터들 중 적어도 하나는 N-타입 트랜지스터로 대체될 수도 있다.

게이트 드라이버(120)는 타이밍 제어부(140)로부터 주사 구동 제어 신호(SCS)를 수신할 수 있다. 주사 구동 제어 신호(SCS)를 공급받은 게이트 드라이버(120)는 주사선들(SL1 내지 SLn)로 주사 신호를 공급할 수 있다.

일례로, 게이트 드라이버(120)는 주사선들(SL1 내지 SLn)로 주사 신호를 순차적으로 공급할 수 있다. 주사선들(SL1 내지 SLn)로 주사 신호가 순차적으로 공급되면 화소(PXij)들이 수평라인 단위로 선택될 수 있다. 이를 위하여, 주사 신호는 화소(PXij)들에 포함된 트랜지스터가 턴온될 수 있도록 게이트 온 전압(예를 들면, 논리 로우 레벨)으로 설정될 수 있다.

소스 드라이버(130)는 타이밍 제어부(140)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 공급받을 수 있다. 소스 드라이버(130)는 타이밍 제어부(140)로부터 수신한 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)에 기초하여 영상 표시를 위한 데이터 전압을 화소부(110)에 제공할 수 있다.

실시 예에서, 소스 드라이버(130)는 매 수평 기간마다 타이밍 제어부(140)로부터 수신한 영상 데이터(RGB)를 데이터 전압으로 변환한 후, 복수의 출력 버퍼들을 통해 각 데이터선들(DL1 내지 DLm)로 제공할 수 있다. 외부로부터 수신한 영상 데이터(RGB)는 디지털 신호일 수 있다. 영상 데이터(RGB)로부터 변환된 데이터 전압은 아날로그 전압일 수 있다.

예를 들어, 소스 드라이버(130)는 제1 수평 기간 동안, 제1 주사선(SL1)을 통해 제공되는 주사 신호에 동기하여 첫 번째 화소행에 포함된 복수의 서브 화소들에 대해 데이터 전압을 제공할 수 있다. 예를 들어, 소스 드라이버(130)는 제2 수평 기간 동안 제2 주사선(SL2)을 통해 제공되는 주사 신호에 동기하여 두 번째 화소행에 포함된 복수의 서브 화소들에 대해 데이터 전압을 제공할 수 있다. 예를 들어, 소스 드라이버(130)는 제i 수평 기간 동안, 제i 주사선(SLi)을 통해 제공되는 주사 신호에 동기하여 i 번째 화소행에 포함된 복수의 서브 화소들에 대해 데이터 전압을 제공할 수 있다.

실시 예에서, 소스 드라이버(130)는 하나의 수평 기간 동안, 하나의 출력 버퍼에 연결된 하나의 데이터선을 통해 두 가지 색상에 대응하는 데이터 전압을 교번하여 출력할 수 있다.

예를 들어, 소스 드라이버(130)는 제1 수평 기간 동안, 제1 출력 버퍼를 통해 적색 데이터 전압 및 녹색 데이터 전압을 교번하여 제1 데이터선(DL1)으로 출력할 수 있다. 예를 들어, 소스 드라이버(130)는 제1 수평 기간 동안, 제2 출력 버퍼를 통해 청색 데이터 전압 및 녹색 데이터 전압을 교번하여 제2 데이터선(DL2)으로 출력할 수 있다. 예를 들어 소스 드라이버(130)는 제i 수평 기간 동안, 제j 출력 버퍼를 통해 적색 데이터 전압(또는 청색 데이터 전압) 및 녹색 데이터 전압을 교번하여 제j 데이터선으로 출력할 수 있다.

타이밍 제어부(140)는 외부로부터 공급되는 동기 신호들에 대응하여 데이터 구동 제어 신호(DCS), 주사 구동 제어 신호(SCS), 전원 구동 제어 신호(PCS) 및 디멀티플렉서 제어 신호(DMCS)를 생성할 수 있다. 외부 입력 신호는 수직 동기 신호(Vertical synchronization signal, Vsync), 수평 동기 신호(Horizontal synchronization signal, Hsync) 및 입력 영상 데이터(RGB) 등을 포함할 수 있다.

수직 동기 신호(Vsync)는 복수의 펄스들을 포함할 수 있고 각각의 펄스들이 발생하는 시점을 기준으로 이전 프레임 기간이 종료되고 현재 프레임 기간이 시작됨을 가리킬 수 있다. 수직 동기 신호(Vsync)는 인접한 펄스들 간의 간격이 1 프레임 기간에 해당할 수 있다. 수평 동기 신호(Hysnc)는 복수의 펄스들을 포함할 수 있고 각각의 펄스들이 발생하는 시점을 기준으로 이전 수평 기간(Horizontal period)이 종료되고 새로운 수평 기간이 시작됨을 가리킬 수 있다. 한 프레임에 대응하는 입력 영상 데이터(RGB)를 하나의 입력 이미지라고 할 수 있다.

타이밍 제어부(140)에서 생성된 데이터 구동 제어 신호(DCS)는 소스 드라이버(130)로 공급되고, 주사 구동 제어 신호(SCS)는 게이트 드라이버(120)로 공급되고, 디멀티플렉서 제어 신호(DMCS)는 디멀티플렉서부(150)로 공급되고, 전원 구동 제어 신호(PCS)는 전원 공급부(160)로 공급될 수 있다.

데이터 구동 제어 신호(DCS)에는 소스 시작 신호 및 클럭 신호들이 포함될 수 있다. 소스 시작 신호는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.

주사 구동 제어 신호(SCS)에는 주사 시작 신호, 제어 시작 신호, 및 클럭 신호들이 포함될 수 있다. 주사 시작 신호는 주사 신호의 타이밍을 제어할 수 있다. 제어 시작 신호는 제어 신호의 타이밍을 제어할 수 있다. 클럭 신호들은 주사 시작 신호 및/또는 제어 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.

디멀티플렉서 제어 신호(DMCS)에는 제1 선택 신호(CLA, 도 7 참조) 및 제2 선택 신호(CLB, 도 7 참조)가 포함될 수 있다. 제1 선택 신호는 디멀티플렉서부(150)에 포함된 복수의 제1 선택 트랜지스터들(M1, M3, M5, 도 5 참조)의 온/오프 동작을 제어하고, 제2 선택 신호는 디멀티플렉서부(150)에 포함된 복수의 제2 선택 트랜지스터들(M2, M4, 도 5 참조)의 온/오프 동작을 제어할 수 있다.

전원 구동 제어 신호(PCS)는 제1 전원(ELVDD) 및 제2 전원(ELVSS)의 공급 및 전압 레벨들을 제어할 수 있다.

디멀티플렉서부(150)는 복수의 데이터선들(DL1 내지 DLm) 및 복수의 서브 데이터선들(DA1 내지 DAm, DB1 내지 DBm) 사이에 연결될 수 있다. 디멀티플렉서부(150)는 각 수평 기간마다, 디멀티플렉서 제어 신호(DMCS)에 기초하여 소스 드라이버(130)로부터 복수의 데이터선들(DL1 내지 DLm)을 통해 입력되는 데이터 전압을, 복수의 서브 데이터선들(DA1 내지 DAm, DB1 내지 DBm)을 통해, 화소부(110)에 포함된 복수의 서브 화소들에 대해 제공할 수 있다. 다만, 실시 예에 따른 표시 장치(100)는 디멀티플렉서부(150)를 포함하지 않을 수 있고, 이 경우, 복수의 데이터선들(DL1 내지 DLm)은 화소부(110)와 직접 연결될 수 있다.

예를 들어, 제1 수평 기간 동안, 디멀티플렉서부(150)는 제1 데이터선(DL1)으로 제공된 적색 데이터 전압을 제A1 서브 데이터선(DA1)으로 전달한 뒤, 제1 데이터선(DL1)으로 제공된 녹색 데이터 전압을 제B1 서브 데이터선(DB1)으로 전달할 수 있다. 예를 들어, 제1 수평 기간 동안, 디멀티플렉서부(150)는 제2 데이터선(DL2)으로 제공된 청색 데이터 전압을 제A2 서브 데이터선(DA2)으로 전달한 뒤, 제2 데이터선(DL2)으로 제공된 녹색 데이터 전압을 제B2 서브 데이터선(DB2)으로 전달할 수 있다. 예를 들어, 제1 수평 기간 동안, 디멀티플렉서부(150)는 제j 데이터선(DLj)으로 제공된 적색(또는 청색) 데이터 전압을 제Aj 서브 데이터선(DAj)으로 전달한 뒤, 제j 데이터선(DLj)으로 제공된 녹색 데이터 전압을 제Bj 서브 데이터선(DBj)으로 전달할 수 있다.

실시 예에서 디멀티플렉서부(150)는 소스 드라이버(130)의 일 구성으로 포함될 수 있다.

전원 공급부(160)는 전원 구동 제어 신호(PCS)에 기초하여 제1 전원(ELVDD)의 전압 및 제2 전원(ELVSS)의 전압을 화소부(110)에 공급할 수 있다. 일 실시 예에서, 제1 전원(ELVDD)은 구동 트랜지스터의 제1 전극의 전압(예를 들어, 소스 전압)을 결정할 수 있고, 제2 전원(ELVSS)은 발광 소자의 캐소드 전압을 결정할 수 있다.

도 2는 실시 예에 따른 펜타일(PENTILE^TM) 화소 구조를 설명하기 위한 도면이다.

도 1 및 도 2를 참조하면 펜타일(PENTILE^TM) 화소 구조의 화소부(110)가 예시적으로 도시된다. 일 실시 예에 따른 펜타일(PENTILE^TM) 화소 구조는, 적색(R) 및 녹색(G)으로 발광하는 서브 화소(PX11, PX12)를 갖는 제1 화소(P1)와, 청색(B) 및 녹색(G)으로 발광하는 서브 화소(PX13, PX14)를 갖는 제2 화소(P2)가 수평 방향 및 수직 방향으로 교대로 배열된 구조를 가질 수 있다. 다시 말해, 펜타일(PENTILE^TM) 화소 구조는, 적색(R) 및 청색(B)으로 발광하는 서브 화소들은 서브 데이터선(DA1 내지 DAm)의 연장 방향을 따라 교번하여 배치되고, 녹색(G)으로 발광하는 서브 화소들은 서브 데이터선(DB1 내지 DBm)의 연장방향을 따라 연속하여 배치되는 구조를 가질 수 있다.

화소부(110)는 제1 화소열(PXC1), 제2 화소열(PXC2), 제3 화소열(PXC3), 제4 화소열(PXC4), 제5 화소열(PXC5), 제6 화소열(PXC6), 제7 화소열(PXC7), 및 제8 화소열(PXC8)을 포함할 수 있다. 도 2에는 제1 내지 제8 화소열(PXC1, PXC2, PXC3, PXC4, PXC5, PXC6, PXC7, PXC8)을 도시하였지만, 이에 한정되지 않으며 화소부(110)는 더 많은 화소열을 포함할 수 있다.

제1 화소열(PXC1)은 서브 데이터선들(DA1~DAm)의 연장 방향을 따라 적색(R) 및 청색(B)으로 발광하는 서브 화소들이 교번하여 배치될 수 있다. 제1 화소열(PXC1)은 제11 서브 화소(PX11), 제21 서브 화소(PX21), 제31 서브 화소(PX31), 및 제41 서브 화소(PX41)를 포함할 수 있다.

제2 화소열(PXC2)은 서브 데이터선들(DB1~DBm)의 연장 방향을 따라 녹색(G)으로 발광하는 서브 화소들이 연속하여 배치될 수 있다. 제2 화소열(PXC2)은 제12 서브 화소(PX12), 제22 서브 화소(PX22), 제32 서브 화소(PX32), 및 제42 서브 화소(PX42)를 포함할 수 있다.

제3 화소열(PXC3)은 서브 데이터선들(DA1~DAm)의 연장 방향을 따라 청색(B) 및 적색(R)으로 발광하는 서브 화소들이 교번하여 배치될 수 있다. 제3 화소열(PXC3)은 제13 서브 화소(PX13), 제23 서브 화소(PX23), 제33 서브 화소(PX33), 및 제43 서브 화소(PX43)를 포함할 수 있다. 즉, 제3 화소열(PXC3)의 첫 번째 행에 청색 서브 화소(PX13, B)가 배치되는 경우 제1 화소열(PXC1)의 첫 번째 행에는 적색 서브 화소(PX11, R)가 배치될 수 있다.

제4 화소열(PXC4)은 서브 데이터선들(DB1~DBm)의 연장 방향을 따라 녹색(G)으로 발광하는 서브 화소들이 연속하여 배치될 수 있다. 제4 화소열(PXC4)은 제14 서브 화소(PX14), 제24 서브 화소(PX24), 제34 서브 화소(PX34), 및 제44 서브 화소(PX44)를 포함할 수 있다.

제5 화소열(PXC5)은 제15 서브 화소(PX15), 제25 서브 화소(PX25), 제35 서브 화소(PX35), 및 제45 서브 화소(PX45)를 포함할 수 있다. 제7 화소열(PXC7)은 제17 서브 화소(PX17), 제27 서브 화소(PX27), 제37 서브 화소(PX37), 및 제47 서브 화소(PX47)를 포함할 수 있다. 제5 화소열(PXC5)은 제1 화소열(PXC1)과 동일하게 적색(R)으로 발광하는 서브 화소(PX15, PX35, R)와 청색(B)으로 발광하는 서브 화소(PX25, PX45, B)가 교번하여 배치되고, 제7 화소열(PXC7)은 제3 화소열(PXC3)과 동일하게 청색(B)으로 발광하는 서브 화소(PX17, PX37, B)와 적색(R)으로 발광하는 서브 화소(PX27, PX37, R)가 교번하여 배치될 수 있다.

제6 화소열(PXC6)은 제16 서브 화소(PX16), 제26 서브 화소(PX26), 제36 서브 화소(PX36), 및 제46 서브 화소(PX46)를 포함할 수 있다. 제8 화소열(PXC8)은 제18 서브 화소(PX18), 제28 서브 화소(PX28), 제38 서브 화소(PX38), 및 제48 서브 화소(PX48)를 포함할 수 있다. 즉, 제6 화소열(PXC6) 및 제8 화소열(PXC8)은 제2 화소열(PXC2) 및 제4 화소열(PXC4)과 동일하게 녹색(G)으로 발광하는 복수의 서브 화소(PX16, PX26, PX36, PX46, PX18, PX28, PX38, PX48, G)들이 배치될 수 있다.

도 3은 실시 예에 따른 화소 회로를 설명하기 위한 도면이다.

도 3에서, 서브 화소(PXij)는 도 1의 화소(PXij) 및 도 2의 서브 화소와 동일할 수 있다.

도 3를 참조하면, 서브 화소(PXij)는 구동 트랜지스터(D1), 스위칭 트랜지스터(T1), 스토리지 커패시터(Cst) 및 발광 소자(LD)를 포함하는 화소 회로를 포함 할 수 있다.

구동 트랜지스터(D1)는 제1 전원(ELVDD) 단자와 발광 소자(LD) 사이에 연결되며, 게이트 전극이 제1 노드(N1)에 연결될 수 있다. 구동 트랜지스터(D1)는 제1 노드(N1)의 전압에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다. 실시 예에서 제1 전원(ELVDD)의 전압은 제2 전원(ELVSS)의 전압보다 클 수 있다.

스위칭 트랜지스터(T1)는 데이터선(DLj)과 제1 노드(N1) 사이에 연결되며, 게이트 전극이 주사선(SLi)에 연결될 수 있다. 스위칭 트랜지스터(T1)는 주사선(SLi)으로 주사 신호가 공급될 때 턴온되어, 데이터선(DLj)과 제1 노드(N1)를 전기적으로 연결시킬 수 있다. 이에 따라, 데이터 전압이 제1 노드(N1)로 전달될 수 있다.

스토리지 커패시터(Cst)는 구동 트랜지스터(D1)의 게이트 전극에 대응하는 제1 노드(N1)와 구동 트랜지스터(D1)의 제1 전극에 대응하는 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(D1)의 게이트 전극 및 제1 전극 사이의 전압 차에 대응하는 전압을 저장할 수 있다.

발광 소자(LD)의 제1 전극(애노드 전극)은 구동 트랜지스터(D1)의 제2 전극에 연결되고, 발광 소자(LD)의 제2 전극(캐소드 전극)은 제2 전원(ELVSS) 단자에 연결될 수 있다. 발광 소자(LD)는 구동 트랜지스터(D1)로부터 공급되는 전류량(입력 전류)에 대응하여 소정 휘도의 빛을 생성할 수 있다.

발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode)와 같은 무기 발광 다이오드(inorganic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 유기물과 무기물이 복합적으로 구성된 소자일 수도 있다. 도 3에서는 서브 화소(PXij)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시 예에서 서브 화소(PXij)는 복수의 발광 소자(LD)들을 포함하며, 복수의 발광 소자(LD)들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다.

주사선(SLi)을 통해서 턴온 레벨(여기서, 논리 하이 레벨)의 주사 신호가 제공되면, 스위칭 트랜지스터(T1)는 턴온 상태가 된다. 이때, 데이터선(DLj)에 제공된 데이터 전압에 대응하는 전압이 제1 노드(N1)(또는, 스토리지 커패시터(Cst))에 저장될 수 있다.

구동 트랜지스터(D1)의 제1 전극 및 제2 전극 사이에는 스토리지 커패시터(Cst)의 제1 전극의 전압과 제2 전극의 전압의 차이에 대응하는 구동 전류가 흐를 수 있다. 이에 따라, 발광 소자(LD)는 데이터 전압에 대응하는 휘도로 발광할 수 있다.

도 4는 실시 예에 따른 표시 장치에서, 소스 드라이버로부터 각 화소들로 출력되는 데이터 전압을 구체적으로 설명하기 위한 도면이다.

도 4를 참조하면, 화소부(110)에 포함된 복수의 서브 화소들은 서브 데이터선들(DA 또는 DB)에 연결되어 복수의 화소열들을 구성할 수 있다. 예를 들어, 제Aj 서브 데이터선(DAj)에 연결된 복수의 서브 화소들은 하나의 화소열을 구성하고, 제Bj 데이터선(DBj)에 연결된 복수의 서브 화소들은 하나의 화소열을 구성할 수 있다. 각 화소열에 포함된 복수의 서브 화소들은 각 서브 데이터선(DA 또는 DB)의 연장된 방향인 제2 방향을 따라 배열될 수 있다. 또한, 복수의 화소열들은 각 주사선(SL)이 연장된 방향인 제1 방향을 따라 배열될 수 있다. 제A 서브 데이터선(DAj, DAj+1, DAj+2, ...)에는 복수의 적색(R) 서브 화소들 및 복수의 청색(B) 서브 화소들이 교번하여 연결되고, 제B 서브 데이터선(DBj, DBj+1, ...)에는 복수의 녹색(G) 서브 화소들(PXij)이 연속하여 연결될 수 있다.

화소부(110)에 포함된 복수의 서브 화소들은 주사선들(SLs)에 연결되어 복수의 화소행들을 구성할 수 있다. 예를 들어, 제1 주사선(SL1)에 연결된 복수의 서브 화소들은 제1 화소행을 구성하고, 제2 주사선(SL2)에 연결된 복수의 서브 화소들은 제2 화소행을 구성할 수 있다. 제i 주사선에 연결된 복수의 서브 화소들은 제i 화소행을 구성할 수 있다. 각 화소행에 연결된 복수의 서브 화소들은 각 주사선(SL)이 연장된 방향인 제1 방향을 따라 배열될 수 있다. 또한, 복수의 화소행들은 각 서브 데이터선(DA 또는 DB)이 연장된 방향인 제2 방향을 따라 배열될 수 있다.

도 3 및 도 4를 참조하면, 도 4에 개시된 복수의 서브 화소들은 도 3에 개시된 화소 회로를 각각 포함할 수 있다. 다만, 각 서브 화소들이 포함하는 화소 회로의 구조는 도 3에서 개시된 화소 회로에 한정되지 않고, 복수의 트랜지스터들 또는 커패시터들을 더 포함할 수 있다.

도 2 및 도 4를 참조하면, 도 4에 개시된 복수의 서브 화소들은 도 2에 개시된 복수의 서브 화소들 중 어느 하나와 대응될 수 있다.

예를 들어, 도 4에서 제1 주사선(SL1)과 제Aj 서브 데이터선(DAj)에 연결된 서브 화소는 도 2의 제13 서브 화소(PX13)와 동일한 서브 화소일 수 있다. 도 4에서 제1 주사선(SL1)과 제Bj 서브 데이터선(DBj)에 연결된 서브 화소는 도 2의 제14 서브 화소(PX14)와 동일한 서브 화소일 수 있다. 도 4에서 제1 주사선(SL1)과 제Aj+1 서브 데이터선(DAj+1)에 연결된 서브 화소는 도 2의 제15 서브 화소(PX15)와 동일한 서브 화소일 수 있다. 도 4에서 제1 주사선(SL1)과 제Bj+1 서브 데이터선(DBj+1)에 연결된 서브 화소는 도 2의 제16 서브 화소(PX16)와 동일한 서브 화소일 수 있다. 도 4에서 제1 주사선(SL1)과 제Aj+2 서브 데이터선(DAj+2)에 연결된 서브 화소는 도 2의 제17 서브 화소(PX17)와 동일한 서브 화소일 수 있다.

예를 들어, 도 4에서 제2 주사선(SL2)과 제Aj 서브 데이터선(DAj)에 연결된 서브 화소는 도 2의 제23 서브 화소(PX23)와 동일한 서브 화소일 수 있다. 도 4에서 제2 주사선(SL2)과 제Bj 서브 데이터선(DBj)에 연결된 서브 화소는 도 2의 제24 서브 화소(PX24)와 동일한 서브 화소일 수 있다. 도 4에서 제2 주사선(SL2)과 제Aj+1 서브 데이터선(DAj+1)에 연결된 서브 화소는 도 2의 제25 서브 화소(PX25)와 동일한 서브 화소일 수 있다. 도 4에서 제2 주사선(SL2)과 제Bj+1 서브 데이터선(DBj+1)에 연결된 서브 화소는 도 2의 제26 서브 화소(PX26)와 동일한 서브 화소일 수 있다. 도 4에서 제2 주사선(SL2)과 제Aj+2 서브 데이터선(DAj+2)에 연결된 서브 화소는 도 2의 제27 서브 화소(PX27)와 동일한 서브 화소일 수 있다.

도 2 및 도 4를 참조하면, 제1 주사선(SL1)에 연결된 복수의 서브 화소들 중, 제13 서브 화소(PX13)는 청색(B) 발광 소자를 포함하고, 제14 서브 화소(PX14)는 녹색(G) 발광 소자를 포함하고, 제15 서브 화소(PX15)는 적색(R) 발광 소자를 포함하고, 제16 서브 화소(PX16)는 녹색(G) 발광 소자를 포함하고, 제17 서브 화소(PX17)는 청색(B) 발광 소자를 포함할 수 있다. 제2 주사선(SL2)에 연결된 복수의 서브 화소들 중, 제23 서브 화소(PX23)는 적색(R) 발광 소자를 포함하고, 제24 서브 화소(PX24)는 녹색(G) 발광 소자를 포함하고, 제25 서브 화소(PX25)는 청색(B) 발광 소자를 포함하고, 제26 서브 화소(PX26)는 녹색(G) 발광 소자를 포함하고, 제27 서브 화소(PX27)는 적색(R) 발광 소자를 포함할 수 있다.

도 4에서, 제Aj 서브 데이터선(DAj)으로는 청색(B) 데이터 전압만이 제공될 수 있다. 제Bj 서브 데이터선(DBj)으로는 녹색(G) 데이터 전압만이 제공될 수 있다. 제Aj+1 서브 데이터선(DAj+1)으로는 적색(R) 데이터 전압만이 제공될 수 있다. 제Bj+1 서브 데이터선(DBj+1)으로는 녹색(G) 데이터 전압만이 제공될 수 있다. 제Aj+2 서브 데이터선(DAj+2)으로는 청색(B) 데이터 전압만이 제공될 수 있다.

도 2 및 도 4를 참조하면, 짝수 번째 주사선에 연결된 복수의 서브 화소들 중 적색(R) 서브 화소에 포함된 발광 소자의 애노드 전극은 동일한 주사선에 연결된 서브 화소들 중 청색(B) 서브 화소에 포함된 구동 트랜지스터의 제2 전극과 연결될 수 있다. 예를 들어, 제2 주사선(SL2)에 연결된 복수의 서브 화소들 중 적색(R) 서브 화소인 제23 서브 화소(PX23)에 포함된 발광 소자의 애노드 전극은 청색(B) 서브 화소인 제25 서브 화소(PX25)에 포함된 구동 트랜지스터의 제2 전극과 연결될 수 있다. 따라서, 적색(R) 서브 화소인 제23 서브 화소(PX23)는 청색(B) 데이터 전압이 공급되는 제Aj 서브 데이터선(DAj)이 아닌 적색(R) 데이터 전압이 공급되는 제Aj+1 서브 데이터선(DAj+1)의 데이터 전압에 의해 구동될 수 있다.

도 2 및 도 4를 참조하면, 짝수 번째 주사선에 연결된 복수의 서브 화소들 중 청색(B) 서브 화소에 포함된 발광 소자의 애노드 전극은 동일한 주사선에 연결된 서브 화소들 중 적색(R) 서브 화소에 포함된 구동 트랜지스터의 제2 전극과 연결될 수 있다. 예를 들어, 제2 주사선(SL2)에 연결된 복수의 서브 화소들 중 청색(B) 서브 화소인 제25 서브 화소(PX25)에 포함된 발광 소자의 애노드 전극은 적색(R) 서브 화소인 제27 서브 화소(PX27)에 포함된 구동 트랜지스터의 제2 전극과 연결될 수 있다. 따라서, 청색(B) 서브 화소인 제25 서브 화소(PX25)는 적색(R) 데이터 전압이 공급되는 제Aj+1 서브 데이터선(DAj+1)이 아닌 청색(B) 데이터 전압이 공급되는 제Aj+2 서브 데이터선(DAj+2)의 데이터 전압에 의해 구동될 수 있다.

도 5는 실시 예에 따른 표시 장치가 디멀티플렉서부를 포함하는 경우, 소스 드라이버로부터 각 화소들로 출력되는 데이터 전압을 구체적으로 설명하기 위한 도면이다.

도 1 및 도 5를 참조하면, 표시 장치(100)는 소스 드라이버(130), 디멀티플렉서부(150) 및 화소부(110)를 포함할 수 있다.

도 1 및 도 5를 참조하면, 디멀티플렉서부(150)는 디멀티플렉서 제어 신호(DMCS)에 따라 온-오프되는 복수의 선택 트랜지스터들(M1, M2, M3, M4, M5…)을 포함할 수 있다. 디멀티플렉서 제어 신호(DMCS)는 제1 선택 신호(CLA) 및 제2 선택 신호(CLB)를 포함할 수 있다.

도 5의 화소부(110)는 도 4의 화소부(110)와 동일하므로, 도 5의 화소부(110)에 대한 설명 중 도 4와 중복되는 설명은 생략한다.

도 1 및 도 5를 참조하면, 소스 드라이버(130)는 복수의 출력 버퍼들을 포함할 수 있다. 각 출력 버퍼는 하나의 주사선과 대응되는 하나의 수평 기간 동안 청색(B) 또는 적색(R) 데이터 전압과 녹색(G) 데이터 전압을 교번하여 데이터선들(DLs)로 출력할 수 있다. 예를 들어, 제j 출력 버퍼는 하나의 수평 기간 동안 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 교번하여 제j 데이터선(DLj)으로 출력할 수 있다. 제j+1 출력 버퍼는 하나의 수평 기간 동안 적색(R) 데이터 전압 및 녹색(G) 데이터 전압을 교번하여 제j+1 데이터선(DLj+1)으로 출력할 수 있다. 제j+2 출력 버퍼는 하나의 수평 기간 동안 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 교번하여 제j+2 데이터선(DLj+2)으로 출력할 수 있다.

디멀티플렉서부(150)는 복수의 데이터선들(DLs)과 복수의 서브 데이터선들(DAs 또는 DBs) 사이에 연결된 복수의 선택 트랜지스터들(M1~M5)을 포함할 수 있다. 예를 들어, 제1 선택 트랜지스터(M1)는 제j 데이터선(DLj)과 제Aj 서브 데이터선(DAj) 사이에 연결될 수 있다. 제2 선택 트랜지스터(M2)는 제j 데이터선(DLj)과 제Bj 서브 데이터선(DBj) 사이에 연결될 수 있다. 제3 선택 트랜지스터(M3)는 제j+1 데이터선(DLj+1)과 제Aj+1 서브 데이터선(DAj+1) 사이에 연결될 수 있다. 제4 선택 트랜지스터(M4)는 제j+1 데이터선(DLj+1)과 제Bj+1 서브 데이터선(DBj+1) 사이에 연결될 수 있다. 제5 선택 트랜지스터(M5)는 제j+2 데이터선(DLj+2)과 제Aj+2 서브 데이터선(DAj+2) 사이에 연결될 수 있다. 하나의 수평 기간 동안, 제1, 제3 및 제5 선택 트랜지스터(M1, M3, M5)의 게이트 전극에는 제1 선택 신호(CLA)가 제공될 수 있다. 하나의 수평 기간 동안 제2 및 제4 선택 트랜지스터(M2, M4)의 게이트 전극에는 제2 선택 신호(CLB)가 제공될 수 있다. 복수의 선택 트랜지스터들(M1~M5)은 PMOS 트랜지스터일 수 있다. PMOS 트랜지스터의 게이트 온 전압은 로우 레벨 전압이고 게이트 오프 전압은 하이 레벨 전압일 수 있다. 다만 이에 한정되는 것은 아니고, 예를 들어 복수의 선택 트랜지스터들(M1~M5) 중 적어도 어느 하나는 NMOS 트랜지스터일 수 있다. NMOS 트랜지스터의 게이트 온 전압은 하이 레벨 전압이고 게이트 오프 전압은 로우 레벨 전압일 수 있다.

디멀티플렉서부(150)는 각 출력 버퍼로부터 하나의 데이터선을 통해 출력되는 적색(R) 또는 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 각 수평 기간마다 두 개의 서브 데이터선들에 대해 선택적으로 전달할 수 있다.

예를 들어, 제1 수평 기간에서 제j 출력 버퍼로부터 청색(B) 데이터 전압이 출력되는 동안 제j 데이터선(DLj)과 제Aj 서브 데이터선(DAj)을 연결시킬 수 있다. 이 때 제1 선택 트랜지스터(M1)의 게이트 전극에는 제1 선택 트랜지스터를 턴온 시키는 제1 선택 신호(CLA)가 제공될 수 있다. 제1 수평 기간에서 제j 출력 버퍼로부터 녹색(G) 데이터 전압이 출력되는 동안 제j 데이터선(DLj)과 제Bj 서브 데이터선(DBj)을 연결시킬 수 있다. 이 때 제1 선택 트랜지스터(M1)는 턴오프 되고, 제2 선택 트랜지스터(M2)의 게이트 전극에는 제2 선택 트랜지스터(M2)를 턴온 시키기 위한 제2 선택 신호(CLB)가 제공될 수 있다.

예를 들어, 제1 수평 기간에서 제j+1 출력 버퍼로부터 적색(R) 데이터 전압이 출력되는 동안 제j+1 데이터선(DLj+1)과 제Aj+1 서브 데이터선(DAj+1)을 연결시킬 수 있다. 이 때 제3 선택 트랜지스터(M3)의 게이트 전극에는 제3 선택 트랜지스터를 턴온 시키는 제1 선택 신호(CLA)가 제공될 수 있다. 제1 수평 기간에서 제j+1 출력 버퍼로부터 녹색(G) 데이터 전압이 출력되는 동안 제j+1 데이터선(DLj+1)과 제Bj+1 서브 데이터선(DBj+1)을 연결시킬 수 있다. 이 때 제3 선택 트랜지스터(M3)는 턴오프 되고, 제4 선택 트랜지스터(M4)의 게이트 전극에는 제4 선택 트랜지스터(M4)를 턴온 시키기 위한 제2 선택 신호(CLB)가 제공될 수 있다.

예를 들어, 제1 수평 기간에서 제j+2 출력 버퍼로부터 청색(B) 데이터 전압이 출력되는 동안 제j+2 데이터선(DLj+2)과 제Aj+2 서브 데이터선(DAj+2)을 연결시킬 수 있다. 이 때 제5 선택 트랜지스터(M5)의 게이트 전극에는 제5 선택 트랜지스터를 턴온 시키는 제1 선택 신호(CLA)가 제공될 수 있다.

제2 수평 기간에서 디멀티플렉서부(150)가 각 출력 버퍼로부터 하나의 데이터선을 통해 출력되는 적색(R) 또는 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 각 수평 기간마다 두 개의 서브 데이터선들에 대해 선택적으로 전달하는 방식은 제1 수평 기간에서와 동일하므로 생략한다.

도 6은 실시 예에 따른 표시 장치에서 시간에 따라 각 서브 화소들에 제공되는 데이터 전압 및 구동 제어 신호들을 설명하기 위한 타이밍도이다.

이하 도3, 도 5 및 도 6을 참조하여 실시 예에 따른 표시 장치의 시간에 따른 동작을 설명한다.

도 6을 참조하면, 하나의 수평 기간은 수평 동기 신호(Hsync)에 의해 정의될 수 있다. 수평 동기 신호(Hsync)에 따라, 제1 수평 기간은 t1부터 t8까지이고, 제2 수평 기간은 t8부터 t15까지일 수 있다. 실시 예에서, 각 수평 기간은 제1 서브 구간 및 제2 서브 구간을 포함할 수 있다. 제1 서브 구간은 소스 드라이버(130)로부터 적색(R) 또는 청색(B) 데이터 전압이 출력되는 구간일 수 있다. 제2 서브 구간은 소스 드라이버(130)로부터 녹색(G) 데이터 전압이 출력되는 구간일 수 있다.

t2 에서 t8 동안 제1 주사선(SL1)에는 제1 주사 신호가 제공될 수 있다. 제1 주사선(SL1)에 제1 주사 신호가 제공되면, 제1 주사선(SL1)에 연결된 서브 화소들(PX13~PX17) 각각에 포함된 스위칭 트랜지스터(T1)는 턴온될 수 있다.

t2에서 t5 까지는 제1 수평 기간의 제1 서브 구간일 수 있다. 제1 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 청색(B) 데이터 전압(Bj)이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(Bj)은 도 5에서 제13 서브 화소(PX13)에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 적색(R) 데이터 전압(R(j+1))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 적색(R) 데이터 전압(R(j+1))은 도 5에서 제15 서브 화소(PX15)에 포함된 적색(R) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(DLj+2)에는 제j+2 출력 버퍼를 통해 청색(B) 데이터 전압(B(j+2))이 제공될 수 있다. 이 때, 제j+2 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j+2))은 도 5에서 제17 서브 화소(PX17)에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다.

t3 에서 t4까지 제1 선택 트랜지스터(M1)의 게이트 전극, 제3 선택 트랜지스터(M3)의 게이트 전극 및 제5 선택 트랜지스터(M5)의 게이트 전극에 제1 선택 신호(CLA)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 청색(B) 데이터 전압(B(j))은 제Aj 서브 데이터선(DAj)을 통해 제13 서브 화소(PX13)의 스토리지 커패시터에 저장되고, 제j+1 데이터선(DLj+1)으로 제공된 적색(R) 데이터 전압(R(j+1))은 제Aj+1 서브 데이터선(DAj+1)을 통해 제15 서브 화소(PX15)의 스토리지 커패시터에 저장되고, 제j+2 데이터선(DLj+2)으로 제공된 청색(B) 데이터 전압(B(j+2))은 제Aj+2 서브 데이터선(DAj+2)을 통해 제17 서브 화소(PX17)의 스토리지 커패시터에 저장될 수 있다.

t5에서 t8 까지는 제1 수평 기간의 제2 서브 구간일 수 있다. 제2 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j))이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j))은 도 5에서 제14 서브 화소(PX14)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+1))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j+1))은 도 5에서 제16 서브 화소(PX16)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(DLj+2)에는 제j+2 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+2))이 제공될 수 있다.

t6 에서 t7까지 제2 선택 트랜지스터(M2)의 게이트 전극 및 제4 선택 트랜지스터(M4)의 게이트 전극에 제2 선택 신호(CLB)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 녹색(G) 데이터 전압(G(j))은 제Bj 서브 데이터선(DBj)을 통해 제14 서브 화소(PX14)의 스토리지 커패시터에 저장되고, 제j+1 데이터선(DLj+1)으로 제공된 녹색(G) 데이터 전압(G(j+1))은 제Bj+1 서브 데이터선(DBj+1)을 통해 제16 서브 화소(PX16)의 스토리지 커패시터에 저장될 수 있다.

t9 에서 t15 동안 제2 주사선(SL2)에는 제2 주사 신호가 제공될 수 있다. 제2 주사선(SL2)에 제2 주사 신호가 제공되면, 제2 주사선(SL2)에 연결된 서브 화소들(PX23~PX27) 각각에 포함된 스위칭 트랜지스터(T1)는 턴온될 수 있다.

t9에서 t12까지는 제2 수평 기간의 제1 서브 구간일 수 있다. 제1 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 청색(B) 데이터 전압(B(j-1))이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j-1))은 제2 주사선(SL2)과 제Aj-1 서브 데이터선(DAj-1, 미도시)에 연결된 청색(B) 서브 화소에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(Dj+1)에는 제j+1 출력 버퍼를 통해 적색(R) 데이터 전압(R(j))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 적색(R) 데이터 전압(R(j))은 도 5에서 제23 서브 화소(PX23)에 포함된 적색(R) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(Dj+2)에는 제j+2 출력 버퍼를 통해 청색(B) 데이터 전압(B(j+1))이 제공될 수 있다. 이 때, 제j+2 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j+1))은 도 5에서 제25 서브 화소(PX25)에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다.

t10 에서 t11까지 제1 선택 트랜지스터(M1)의 게이트 전극, 제3 선택 트랜지스터(M3)의 게이트 전극 및 제5 선택 트랜지스터(M5)의 게이트 전극에 제1 선택 신호(CLA)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 청색(B) 데이터 전압(B(j-1))은 제Aj 서브 데이터선(DAj)을 통해 제23 서브 화소(PX23)의 스토리지 커패시터에 저장될 수 있다. 이 경우, 제23 서브 화소(PX23)의 스토리지 커패시터에 저장된 청색(B) 데이터 전압(B(j-1))에 기초하여 제2 주사선(SL2)과 제Aj-1 서브 데이터선(DAj-1, 미도시)에 연결된 청색(B) 서브 화소에 포함된 청색(B) 발광 소자가 발광할 수 있다. 제j+1 데이터선(DLj+1)으로 제공된 적색(R) 데이터 전압(R(j))은 제Aj+1 서브 데이터선(DAj+1)을 통해 제25 서브 화소(PX25)의 스토리지 커패시터에 저장될 수 있다. 이 경우, 제25 서브 화소(PX25)의 스토리지 커패시터에 저장된 적색(R) 데이터 전압(R(j))에 기초하여, 제23 서브 화소(PX23)에 포함된 적색(R) 발광 소자가 발광할 수 있다. 제j+2 데이터선(DLj+2)으로 제공된 청색(B) 데이터 전압(B(j+1))은 제Aj+2 서브 데이터선(DAj+2)을 통해 제27 서브 화소(PX27)의 스토리지 커패시터에 저장될 수 있다. 이 경우, 제27 서브 화소(PX27)의 스토리지 커패시터에 저장된 청색(B) 데이터 전압(B(j+1))에 기초하여, 제25 서브 화소(PX25)에 포함된 청색(B) 발광 소자가 발광할 수 있다.

즉, 제23 서브 화소(PX23)에 포함된 적색(R) 발광 소자의 애노드 전극은 제25 서브 화소(PX25)에 포함된 구동 트랜지스터의 제2 전극과 연결되므로, 제23 서브 화소(PX23)에 포함된 적색(R) 발광 소자의 발광은 제j+1 데이터선(DLj+1) 을 통해 제Aj+1 서브 데이터선(DAj+1)에 제공된 적색(R) 데이터 전압에 따라 제어될 수 있다. 또한, 제25 서브 화소(PX25)에 포함된 청색(B) 발광 소자의 애노드 전극은 제27 서브 화소(PX27)에 포함된 구동 트랜지스터의 제2 전극과 연결되므로, 제25 서브 화소(PX25)에 포함된 청색(B) 발광 소자의 발광은 제j+2 데이터선(DLj+2) 을 통해 제Aj+2 서브 데이터선(DAj+2)에 제공된 청색(B) 데이터 전압에 따라 제어될 수 있다.

t12에서 t15 까지는 제2 수평 기간의 제2 서브 구간일 수 있다. 제2 서브 구간 동안, 제j 데이터선(Dj)에는 제j 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j))이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j))은 도 5에서 제24 서브 화소(PX24)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+1))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j+1))은 도 5에서 제26 서브 화소(PX26)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(DLj+2)에는 제j+2 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+1))이 제공될 수 있다.

t13 에서 t14까지 제2 선택 트랜지스터(M2)의 게이트 전극 및 제4 선택 트랜지스터(M4)의 게이트 전극에 제2 선택 신호(CLB)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 녹색(G) 데이터 전압(G(j))은 제Bj 서브 데이터선(DBj)을 통해 제24 서브 화소(PX24)의 스토리지 커패시터에 저장되고, 제j+1 데이터선(DLj+1)으로 제공된 녹색(G) 데이터 전압(G(j+1))은 제Bj+1 서브 데이터선(DBj+1)을 통해 제26 서브 화소(PX26)의 스토리지 커패시터에 저장될 수 있다.

제3 수평 기간 동안 제1 및 제2 선택 신호들(CLA, CLB) 및 각 데이터선을 통해 서브 화소들에 인가되는 데이터 전압은 제1 수평 기간과 동일하므로, 이에 대한 설명은 생략한다. 또한, 제3 수평 기간 동안 제3 주사선에 연결된 서브 화소들의 동작은 제1 수평 기간 동안 제1 주사선에 연결된 서브 화소들의 동작과 동일하므로, 이에 대한 설명은 생략한다.

도 5 및 도 6에서 설명한 바와 같이, 짝수 번째 주사선에 연결된 복수의 서브 화소들 중, 청색(B) 서브 화소에 포함된 발광 소자의 애노드 전극을 동일한 주사선에 연결된 서브 화소들 중 적색(R) 서브 화소에 포함된 구동 트랜지스터의 제2 전극과 연결하고, 적색(R) 서브 화소에 포함된 발광 소자의 애노드 전극을 동일한 주사선에 연결된 서브 화소들 중 청색(B) 서브 화소에 포함된 구동 트랜지스터의 제2 전극과 연결함으로써, 각 서브 데이터선으로 하나의 색상에 대응하는 전압이 제공될 수 있다. 이에 따라 표시 장치의 구동 중 감마(gamma) 스위칭이 최소화되어 소비 전력이 저감될 수 있다.

실시 예에서, 짝수 번째 주사선에 연결된 복수의 서브 화소들 중, 청색(B) 서브 화소에 포함된 발광 소자의 발광은 동일한 주사선에 연결된 서브 화소들 중 자신과 가장 인접한 적색(R) 서브 화소에 연결된 서브 데이터선으로 제공되는 청색(B) 데이터 전압에 따라 제어될 수 있다. 또한, 실시 예에서, 짝수 번째 주사선에 연결된 복수의 서브 화소들 중, 적색(R) 서브 화소에 포함된 발광 소자의 발광은 동일한 주사선에 연결된 서브 화소들 중 자신과 가장 인접한 청색(B) 서브 화소에 연결된 서브 데이터선으로 제공되는 적색(R) 데이터 전압에 따라 제어될 수 있다.

설명의 편의를 위해, 짝수 번째 주사선에 연결된 청색(B) 또는 적색(R) 서브 화소에 포함된 발광 소자의 애노드 전극이 동일한 주사선에 연결된 서브 화소들 중 적색(R) 또는 청색(B) 서브 화소에 포함된 구동 트랜지스터의 제2 전극과 연결된 것으로 설명하였으나, 이는 홀수 번째 주사선에 연결된 청색(B) 또는 적색(R) 화소에 대해 동일하게 적용될 수 있다. 예를 들어, 다른 실시 예에서, 짝수 번째 주사선이 아닌 홀수 번째 주사선에 연결된 청색(B) 또는 적색(R) 서브 화소에 포함된 발광 소자의 애노드 전극이 동일한 주사선에 연결된 서브 화소들 중 적색(R) 서브 화소에 포함된 구동 트랜지스터의 제2 전극과 연결될 수 있다.

도 7은 다른 실시 예에 따른 표시 장치에서 각 서브 화소들에 제공되는 데이터 전압 및 구동 제어 신호들을 설명하기 위한 타이밍도이다.

이하 도3, 도 5 및 도 7을 참조하여 다른 실시 예에 따른 표시 장치의 시간에 따른 동작을 설명한다.

도 7을 참조하면, 수평 동기 신호(Hsync)에 따라, 제1 수평 기간은 t1'부터 t4'까지이고, 제2 수평 기간은 t5'부터 t7'까지일 수 있다. 실시 예에서, 각 수평 기간은 제1 서브 구간 및 제2 서브 구간을 포함할 수 있다. 제1 서브 구간은 소스 드라이버(130)로부터 적색(R) 또는 청색(B) 데이터 전압이 출력되는 구간일 수 있다. 제2 서브 구간은 소스 드라이버(130)로부터 녹색(G) 데이터 전압이 출력되는 구간일 수 있다.

t2' 에서 t4' 동안 제1 주사선(SL1)에는 제1 주사 신호가 제공될 수 있다. 제1 주사선(SL1)에 제1 주사 신호가 제공되면, 제1 주사선(SL1)에 연결된 서브 화소들(PX13~PX17) 각각에 포함된 스위칭 트랜지스터(T1)는 턴온될 수 있다.

t2'에서 t3'까지는 제1 수평 기간의 제1 서브 구간일 수 있다. 제1 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 청색(B) 데이터 전압(B(j))이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j))은 도 5에서 제13 서브 화소(PX13)에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 적색(R) 데이터 전압(R(j+1))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 적색(R) 데이터 전압(R(j+1))은 도 5에서 제15 서브 화소(PX15)에 포함된 적색(R) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(DLj+2)에는 제j+2 출력 버퍼를 통해 청색(B) 데이터 전압(B(j+2))이 제공될 수 있다. 이 때, 제j+2 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j+2))은 도 5에서 제17 서브 화소(PX17)에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다.

t2' 에서 t3'까지 제1 선택 트랜지스터(M1)의 게이트 전극, 제3 선택 트랜지스터(M3)의 게이트 전극 및 제5 선택 트랜지스터(M5)의 게이트 전극에 제1 선택 신호(CLA)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 청색(B) 데이터 전압(B(j))은 제Aj 서브 데이터선(DAj)을 통해 제13 서브 화소(PX13)의 스토리지 커패시터에 저장되고, 제j+1 데이터선(DLj+1)으로 제공된 적색(R) 데이터 전압(R(j+1))은 제Aj+1 서브 데이터선(DAj+1)을 통해 제15 서브 화소(PX15)의 스토리지 커패시터에 저장되고, 제j+2 데이터선(DLj+2)으로 제공된 청색(B) 데이터 전압(B(j+2))은 제Aj+2 서브 데이터선(DAj+2)을 통해 제17 서브 화소(PX17)의 스토리지 커패시터에 저장될 수 있다.

t3'에서 t4' 까지는 제1 수평 기간의 제2 서브 구간일 수 있다. 제2 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j))이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j))은 도 5에서 제14 서브 화소(PX14)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+1))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j+1))은 도 5에서 제16 서브 화소(PX16)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(DLj+2)에는 제j+2 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+2))이 제공될 수 있다.

t3' 에서 t4'까지 제2 선택 트랜지스터(M2)의 게이트 전극 및 제4 선택 트랜지스터(M4)의 게이트 전극에 제2 선택 신호(CLB)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 녹색(G) 데이터 전압(G(j))은 제Bj 서브 데이터선(DBj)을 통해 제14 서브 화소(PX14)의 스토리지 커패시터에 저장되고, 제j+1 데이터선(DLj+1)으로 제공된 녹색(G) 데이터 전압(G(j+1))은 제Bj+1 서브 데이터선(DBj+1)을 통해 제16 서브 화소(PX16)의 스토리지 커패시터에 저장될 수 있다. 이 때, 도 6의 실시 예와 달리, 제1 수평 기간의 제2 서브 구간이 종료되는 시점인 t4' 이후에도 제2 선택 신호(CLB)는 t6'까지 제2 및 제4 선택 트랜지스터(M2, M4)의 게이트 전극에 연속해서 제공될 수 있다. t6'은 제2 수평 기간의 제1 서브 구간이 종료되는 시점일 수 있다. 이에 따라 제1 수평 기간의 제2 서브 구간이 종료되는 시점인 t4' 이후에도 제2 및 제4 선택 트랜지스터(M2, M4)는 제2 수평 기간의 제1 서브 구간이 종료되는 시점까지 턴온 상태를 유지할 수 있다.

t5' 에서 t7' 동안 제2 주사선(SL2)에는 제2 주사 신호가 제공될 수 있다. 제2 주사선(SL2)에 제2 주사 신호가 제공되면, 제2 주사선(SL2)에 연결된 서브 화소들(PX23~PX27) 각각에 포함된 스위칭 트랜지스터(T1)는 턴온될 수 있다.

t5'에서 t6'까지는 제2 수평 기간의 제1 서브 구간일 수 있다. 제1 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j))이 제공될 수 있다. 때, 제j 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j))은 도 5에서 제24 서브 화소(PX24)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+1))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 녹색(G) 데이터 전압(G(j+1))은 도 5에서 제26 서브 화소(PX26)에 포함된 녹색(G) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(DLj+2)에는 제j+2 출력 버퍼를 통해 녹색(G) 데이터 전압(G(j+2))이 제공될 수 있다. 도 6의 실시 예와 달리, 제2 수평 기간의 제1 서브 구간에서 데이터선들(DLs)을 통해 제공되는 데이터 전압은 청색(B) 또는 적색(R) 데이터 전압이 아닌 녹색(G) 데이터 전압일 수 있다.

제2 선택 신호(CLB)가 t3'부터 t6'까지 연속해서 제공되므로, 제2 및 제4 선택 트랜지스터(M2, M4)는 t3'부터 t6'까지 계속해서 턴온 상태일 수 있다. 이에 따라, 제j 데이터선(DLj))으로 제공된 녹색(G) 데이터 전압(G(j))은 제Bj 서브 데이터선(DBj)을 통해 제24 서브 화소(PX24)의 스토리지 커패시터에 저장되고, 제j+1 데이터선으로 제공된 녹색(G) 데이터 전압(G(j+1))은 제Bj+1 서브 데이터선(DBj+1)을 통해 제26 서브 화소(PX26)의 스토리지 커패시터에 저장될 수 있다.

t6'에서 t7'까지는 제2 수평 기간의 제2 서브 구간일 수 있다. 제2 서브 구간 동안, 제j 데이터선(DLj)에는 제j 출력 버퍼를 통해 청색(B) 데이터 전압(B(j-1))이 제공될 수 있다. 이 때, 제j 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j-1))은 제2 주사선(SL2)과 제Aj-1 서브 데이터선(DAj-1, 미도시)에 연결된 청색(B) 서브 화소에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다. 제j+1 데이터선(DLj+1)에는 제j+1 출력 버퍼를 통해 적색(R) 데이터 전압(R(j))이 제공될 수 있다. 이 때, 제j+1 출력 버퍼를 통해 제공되는 적색(R) 데이터 전압(R(j))은 도 5에서 제23 서브 화소(PX23)에 포함된 적색(R) 발광 소자에 대응하는 전압일 수 있다. 제j+2 데이터선(Dj+2)에는 제j+2 출력 버퍼를 통해 청색(B) 데이터 전압(B(j+1))이 제공될 수 있다. 이 때, 제j+2 출력 버퍼를 통해 제공되는 청색(B) 데이터 전압(B(j+1))은 도 5에서 제25 서브 화소(PX25)에 포함된 청색(B) 발광 소자에 대응하는 전압일 수 있다.

t6' 에서 t7'까지 제1 선택 트랜지스터(M1)의 게이트 전극, 제3 선택 트랜지스터(M3)의 게이트 전극 및 제5 선택 트랜지스터(M5)의 게이트 전극에 제1 선택 신호(CLA)가 제공될 수 있다. 이에 따라, 제j 데이터선(DLj)으로 제공된 청색(B) 데이터 전압(B(j-1))은 제Aj 서브 데이터선(DAj)을 통해 제23 서브 화소(PX23)의 스토리지 커패시터에 저장될 수 있다. 이 경우, 제23 서브 화소(PX23)의 스토리지 커패시터에 저장된 청색(B) 데이터 전압(B(j-1))에 기초하여 제2 주사선(SL2)과 제Aj-1 서브 데이터선(DAj-1, 미도시)에 연결된 청색(B) 서브 화소에 포함된 청색(B) 발광 소자가 발광할 수 있다. 제j+1 데이터선(DLj+1)으로 제공된 적색(R) 데이터 전압(R(j))은 제Aj+1 서브 데이터선(DAj+1)을 통해 제25 서브 화소(PX25)의 스토리지 커패시터에 저장될 수 있다. 이 경우, 제25 서브 화소(PX25)의 스토리지 커패시터에 저장된 적색(R) 데이터 전압(R(j))에 기초하여, 제23 서브 화소(PX23)에 포함된 적색(R) 발광 소자가 발광할 수 있다. 제j+2 데이터선(DLj+2)으로 제공된 청색(B) 데이터 전압(B(j+1))은 제Aj+2 서브 데이터선(DAj+2)을 통해 제27 서브 화소(PX27)의 스토리지 커패시터에 저장될 수 있다. 이 경우, 제27 서브 화소(PX27)의 스토리지 커패시터에 저장된 청색(B) 데이터 전압(B(j+1))에 기초하여, 제25 서브 화소(PX25)에 포함된 청색(B) 발광 소자가 발광할 수 있다. 이 때, 도 6의 실시 예와 달리, 제2 수평 기간의 제2 서브 구간이 종료되는 시점인 t7' 이후에도 제1 선택 신호(CLA)는 t9'까지 제1, 제3 및 제5 선택 트랜지스터(M1, M3, M5)의 게이트 전극에 연속해서 제공될 수 있다. t9'는 제3 수평 기간의 제1 서브 구간이 종료되는 시점일 수 있다. 이에 따라 제2 수평 기간의 제2 서브 구간이 종료되는 시점인 t7' 이후에도 제1, 제3 및 제5 선택 트랜지스터(M1, M3, M5)는 제3 수평 기간의 제1 서브 구간이 종료되는 시점까지 턴온 상태를 유지할 수 있다.

도 7에서, 제3 수평 기간 동안 시간에 따라 제3 주사선(SL3)에 연결된 각 서브 화소들에 제공되는 데이터 전압 및 구동 제어 신호들은 제1 수평 기간 동안 시간에 따라 제1 주사선(SL1)에 연결된 각 서브 화소들에 제공되는 데이터 전압 및 구동 제어 신호들과 동일하므로 이에 대한 설명은 생략한다.

도 6의 실시 예와 비교하여, 도 7의 실시 예에서 각 출력 버퍼는, 제1 수평 기간 동안 청색(B) 또는 적색(R) 데이터 전압을 먼저 출력한 뒤, 녹색(G) 데이터 전압을 출력하고, 제2 수평 기간 동안 녹색(G) 데이터 전압을 먼저 출력한 뒤 청색(B) 또는 적색(R) 데이터 전압을 출력할 수 있다. 이에 따라 표시 장치의 구동 중 감마(gamma) 스위칭 횟수를 도 6의 실시 예에 따른 표시 장치보다 더 줄일 수 있다.

또한, 도 7의 실시 예에 따르면, 디멀티플렉서부(150)로 제공되는 제1 및 제2 선택 신호들(CLA, CLB)의 구동 주파수가 도 6의 실시 예보다 감소될 수 있다. 이에 따라 도 7의 실시 예에 따른 표시 장치의 소비 전력은 도 6의 실시 예에 따른 표시 장치의 소비 전력과 비교하여 더 저감될 수 있다.

도 8은 실시 예에 따른 표시 장치의 동작을 구체적으로 설명하기 위한 블록도이다.

도 8의 소스 드라이버(130), 디멀티플렉서부(150) 및 화소부(110)는 도 1의 소스 드라이버(130), 디멀티플렉서부(150) 및 화소부(110)와 각각 동일할 수 있다. 도 1에서 설명한 바와 같이 디멀티플렉서부(150)는 소스 드라이버(130)의 일 구성으로 포함될 수 있다. 도 1의 도 8을 참조하면, 소스 드라이버(130)는 제어부(131), 디지털-아날로그 변환부(132) 및 출력부(133)를 포함할 수 있다.

소스 드라이버(130)는 도 1의 타이밍 제어부(140)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 공급받을 수 있다. 제어부(131)는 데이터 구동 제어 신호(DCS)에 기초하여 디지털-아날로그 변환부(132) 및 출력부(133)를 제어할 수 있다.

구체적으로, 디지털-아날로그 변환부(132)는 외부로부터 수신한 영상 데이터(RGB)에 포함된 적색(R), 청색(B), 또는 녹색(G)에 대응하는 신호를 각각 아날로그 전압인 적색(R) 데이터 전압, 청색(B) 데이터 전압 또는 녹색(G) 데이터 전압으로 변환할 수 있다.

출력부(133)는 복수의 출력 버퍼를 포함할 수 있다. 출력부(133)에 포함된 복수의 출력 버퍼 각각은 적색(R) 또는 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 하나의 수평 기간 동안 교번하여 출력할 수 있다. 즉, 출력부(133)에 포함된 출력 버퍼 각각은 하나의 수평 기간 동안 적색(R) 및 녹색(G) 데이터 전압을 교번하여 출력하거나, 청색(B) 및 녹색(G) 데이터 전압 교번하여 출력할 수 있다. 실시 예에서, 각 출력 버퍼는 각 수평 기간마다 각 수평 기간에 대응하는 적색(R) 또는 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 교번하여 출력할 수 있다.

실시 예에서, 출력부(133)는 제1 수평 기간 동안 적색(R) 또는 청색(B) 데이터 전압을 먼저 출력된 뒤, 녹색(G) 데이터 전압을 출력할 수 있다. 출력부(133)는 제1 수평 기간의 다음 수평 기간인 제2 수평 기간 동안 적색(R) 또는 청색(B) 데이터 전압을 먼저 출력된 뒤, 녹색(G) 데이터 전압을 출력할 수 있다.

다른 실시 예에서, 출력부(133)는 제1 수평 기간 동안 적색(R) 또는 청색(B) 데이터 전압을 먼저 출력된 뒤, 녹색(G) 데이터 전압을 출력할 수 있다. 출력부(133)는 제1 수평 기간의 다음 수평 기간인 제2 수평 기간 동안 녹색(G) 데이터 전압을 먼저 출력된 뒤, 적색(R) 또는 청색(B) 데이터 전압을 출력할 수 있다. 출력부(133)로부터 출력된 데이터 전압들은 각 출력 버퍼에 대응하는 데이터선을 통해 디멀티플렉서부(150)로 전달될 수 있다.

디멀티플렉서부(150)는 타이밍 제어부(140)으로부터 수신한 디멀티플렉서 제어 신호(DMCS)에 따라, 출력부(133)에 포함된 각 출력 버퍼로부터 데이터선을 통해 출력되는 적색(R) 또는 청색(B) 데이터 전압 및 녹색(G) 데이터 전압을 각 수평 기간마다 제1 서브 데이터선 및 제2 서브 데이터선을 통해 화소부(110)에 대해 선택적으로 전달할 수 있다.

실시 예에서, 각 수평 기간은 제1 서브 구간 및 제1 서브 구간의 다음 구간인 제2 서브 구간을 포함할 수 있다. 디멀티플렉서부(150)는 하나의 수평 기간에서 제1 서브 구간 동안 적색(R) 또는 청색(B) 데이터 전압을 출력 버퍼로부터 제1 서브 데이터선으로 전달하고, 제2 서브 구간 동안 녹색(G) 데이터 전압을 출력 버퍼로부터 제2 서브 데이터선으로 전달할 수 있다.

다른 실시 예에서, 디멀티플렉서부(150)는 제1 수평 기간의 제1 서브 구간 동안 적색(R) 또는 청색(B) 데이터 전압을 출력 버퍼로부터 제1 서브 데이터선으로 전달할 수 있다. 디멀티플렉서부(150)는 제1 수평 기간의 제2 서브 구간 동안 녹색(G) 데이터 전압을 출력 버퍼로부터 제2 서브 데이터선으로 전달할 수 있다. 디멀티플렉서부(150)는 제2 수평 기간의 제1 서브 구간 동안 녹색(G) 데이터 전압을 출력 버퍼로부터 제2 서브 데이터선으로 전달할 수 있다. 디멀티플렉서부(150)는 제2 수평 기간의 제2 서브 구간 동안 적색(R) 또는 청색(B) 데이터 전압을 출력 버퍼로부터 제1 서브 데이터선으로 전달할 수 있다.

화소부(110)는 복수의 화소들을 각각 포함하는 복수의 화소열들을 포함할 수 있다. 화소부(110)에 포함된 복수의 화소들의 구조는 도 2의 화소 구조와 동일할 수 있다. 화소부(110)는 복수의 화소들을 포함하는 복수의 화소열들을 포함할 수 있다. 각각의 화소열은 각각의 서브 데이터선과 일대일로 대응할 수 있다. 디멀티플렉서부(150) 서브 데이터선을 통해 화소부로 전달되는 데이터 전압은 도 5 내지 7에 대한 설명에서 설명한 바와 동일할 수 있다.

도 9는 실시 예에 따른 전자 장치를 나타내는 도면이다.

전자 장치(1000)는 운영체제 내에서 표시 모듈(1140)을 통해서 다양한 정보를 출력한다. 표시 모듈(1140)은 도 1의 표시 장치(100)의 적어도 일부에 대응할 수 있다. 프로세서(1110)가 메모리(1120)에 저장된 어플리케이션을 실행시키면, 표시 모듈(1140)은 표시 패널(1141)을 통해 어플리케이션 정보를 사용자에게 제공한다. 표시 패널(1141)은 도 1의 화소부(110)와 대응되는 구성일 수 있다.

프로세서(1110)는 입력 모듈(1130) 또는 센서 모듈(1161)을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어플리케이션을 실행시킨다. 예를 들어, 사용자가 표시 패널(1141)에 표시된 카메라 아이콘을 선택한 경우, 프로세서(1110)는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 카메라 모듈(1171)을 활성화시킨다. 프로세서(1110)는 카메라 모듈(1171)을 통해 획득한 촬영 이미지에 대응하는 영상 데이터를 표시 모듈(1140)에 전달한다. 표시 모듈(1140)은 촬영 이미지에 대응하는 이미지를 표시 패널(1141)을 통해 표시할 수 있다.

또 다른 예로, 표시 모듈(1140)에서 개인 정보 인증이 실행되는 경우, 지문 센서(1161-1)는 입력된 지문 정보를 입력 데이터로써 획득한다. 프로세서(1110)는 지문 센서(1161-1)를 통해 획득한 입력 데이터를 메모리(1120)에 저장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행한다. 표시 모듈(1140)은 어플리케이션의 로직에 따라 실행된 정보를 표시 패널(1141)을 통해 표시할 수 있다.

또 다른 예로, 표시 모듈(1140)에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서(1110)는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 메모리(1120)에 저장된 음악 스트리밍 어플리케이션을 활성화시킨다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서(1110)는 음향 출력 모듈(1163)을 활성화시켜 음악 실행 명령에 부합하는 음향 정보를 사용자에게 제공한다.

이상에서, 전자 장치(1000)의 동작을 간략히 설명하였다. 이하에서 전자 장치(1000)의 구성에 대해 상세히 설명한다. 후술하는 전자 장치(1000)의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성이 2 이상의 구성으로 분리되어 제공될 수도 있다.

도 9를 참조하면, 전자 장치(1000)는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트워크)를 통하여 외부 전자 장치(2000)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1000)는 프로세서(1110), 메모리(1120), 입력 모듈(1130), 표시 모듈(1140), 전원 모듈(1150), 내장형 모듈(1160), 및 외장형 모듈(1170)을 포함할 수 있다. 일 실시 예에 따르면, 전자 장치(1000)는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시 예에 따르면, 상술한 구성요소들 중 일부의 구성요소는(예컨대, 센서 모듈(1161), 안테나 모듈(1162), 또는 음향 출력 모듈(1163))은 다른 하나의 구성요소(예컨대, 표시 모듈(1140))에 통합될 수 있다.

프로세서(1110)는, 소프트웨어를 실행하여 프로세서(1110)에 연결된 전자 장치(1000)의 적어도 하나의 다른 구성요소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1110)는 다른 구성요소(예컨대, 입력 모듈(1130), 센서 모듈(1161) 또는 통신 모듈(1173))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1121)에 저장하고, 휘발성 메모리(1121)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터는 비휘발성 메모리(1122)에 저장될 수 있다.

프로세서(1110)는 메인 프로세서(1111)와 보조 프로세서(1112)를 포함할 수 있다. 보조 프로세서(1112)는 도 1의 타이밍 제어부(140)에 대응할 수 있다.

메인 프로세서(1111)는 중앙처리장치(1111-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서(1111)는 그래픽 처리 유닛(1111-2, GPU: graphic processing unit), 커뮤니케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서(1111)는 신경망 처리 장치(1111-3, NPU: neural processing unit)을 더 포함할 수도 있다. 신경망 처리 장치는 인공지능 모델의 처리에 특화된 프로세서로, 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다.

보조 프로세서(1112)는 컨트롤러(1112-1)를 포함할 수 있다. 컨트롤러(1112-1)는 인터페이스 변환 회로 및 타이밍 제어 회로를 포함할 수 있다. 컨트롤러(1112-1)는 메인 프로세서(1111)로부터 영상 신호를 수신하고, 표시 모듈(1140)과의 인터페이스 사양에 맞도록 영상 신호의 데이터 포맷을 변환하여 영상 데이터를 출력한다. 컨트롤러(1112-1)는 표시 모듈(1140)의 구동에 필요한 각종 제어 신호를 출력할 수 있다.

보조 프로세서(1112)는 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 등을 더 포함할 수 있다. 데이터 변환회로(1112-2)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치(1000)의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 영상 데이터를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 영상 데이터를 변환할 수 있다. 감마 보정회로(1112-3)는 전자 장치(1000)에 표시되는 영상이 원하는 감마 특성을 갖도록 영상 데이터 또는 감마 기준 전압 등을 변환할 수 있다. 렌더링 회로(1112-4)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치(1000)에 적용되는 표시 패널(1141)의 화소 배치 등을 고려하여 영상 데이터를 렌더링할 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서(1111) 또는 컨트롤러(1112-1))에 통합될 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 후술하는 소스 드라이버(1143)에 통합될 수도 있다.

메모리(1120)는 전자 장치(1000)의 적어도 하나의 구성 요소(예컨대, 프로세서(1110) 또는 센서 모듈(1161))에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리(1120)는 휘발성 메모리(1121) 및 비휘발성 메모리(1122) 중 적어도 하나 이상을 포함할 수 있다.

입력 모듈(1130)은 전자 장치(1000)의 구성 요소(예컨대, 프로세서(1110), 센서 모듈(1161) 또는 음향 출력 모듈(1163))에 사용될 명령 또는 데이터를 전자 장치(1000)의 외부(예컨대, 사용자 또는 외부의 전자 장치(2000))로부터 수신할 수 있다.

입력 모듈(1130)은 사용자로부터 명령 또는 데이터가 입력되는 제1 입력 모듈(1131) 및 외부 전자 장치(2000)로부터 명령 또는 데이터가 입력되는 제2 입력 모듈(1132)을 포함할 수 있다. 제1 입력 모듈(1131)은 마이크, 마우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제2 입력 모듈(1132)은 외부 전자 장치(2000)와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시 예에 따르면, 제2 입력 모듈(1132)은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제2 입력 모듈(1132)은 외부 전자 장치(2000)와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다.

표시 모듈(1140)은 사용자에게 시각적으로 정보를 제공한다. 표시 모듈(1140)은 표시 패널(1141), 게이트 드라이버(1142), 및 소스 드라이버(1143)를 포함할 수 있다. 게이트 드라이버(1142) 및 소스 드라이버(1143)는 도 1의 게이트 드라이버(120) 및 소스 드라이버(130)에 각각 대응할 수 있다. 표시 패널(1141)은 도 1의 화소부(110)에 대응할 수 있다. 표시 모듈(1140)은 표시 패널(1141)을 보호하기 위한 윈도우, 샤시, 브라켓을 더 포함할 수 있다.

표시 패널(1141)(또는, 디스플레이)은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함할 수 있으며, 표시 패널(1141)의 종류는 특별히 제한되지 않는다. 표시 패널(1141)은 리지드 타입이거나, 롤링이 가능하거나 폴딩이 가능한 플렉서블 타입일 수 있다. 표시 모듈(1140)은 표시 패널(1141)을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다.

게이트 드라이버(1142)는 구동칩으로써 표시 패널(1141)에 실장될 수 있다. 또한, 게이트 드라이버(1142)는 표시 패널(1141)에 집적화될 수 있다. 예컨대, 게이트 드라이버(1142)는 표시 패널(1141)에 내제화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(Low Temperature Polycrystaline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)을 포함할 수 있다. 게이트 드라이버(1142)는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널(1141)에 주사 신호들을 출력한다.

표시 모듈(1140)은 발광 드라이버를 더 포함할 수 있다. 발광 드라이버는 컨트롤러(1112-1)로부터 수신한 제어 신호에 응답하여 표시 패널(1141)에 발광 제어 신호를 출력한다. 발광 드라이버는 게이트 드라이버(1142)와 구별되어 형성되거나, 게이트 드라이버(1142)에 통합될 수 있다.

소스 드라이버(1143)는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 영상 데이터를 아날로그 전압(예컨대, 데이터 전압)으로 변환한 후 표시 패널(1141)에 데이터 전압들을 출력한다.

소스 드라이버(1143)는 다른 구성요소(예컨대, 컨트롤러(1112-1))에 통합될 수 있다. 상술한 컨트롤러(1112-1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 소스 드라이버(1143)에 통합될 수도 있다. 실시 예에서, 소스 드라이버(1143)는 도 1의 디멀티플렉서부(150)와 동일한 구성을 더 포함할 수 있다.

표시 모듈(1140)은 발광 드라이버 및 전압 발생회로 등을 더 포함할 수 있다. 전압 발생회로는 표시 패널(1141)의 구동에 필요한 각종 전압들을 출력할 수 있다.

실시 예에서, 표시 패널(1141)은 복수의 화소들을 각각 포함하는 복수의 화소열들을 포함할 수 있다. 실시 예에서, 표시 패널(1141)은 도 1의 디멀티플렉서부(150)와 동일한 구성을 포함할 수 있다.

실시 예에서, 소스 드라이버(1143)는 프로세서(1110)로부터 수신한 영상 데이터에 포함된 적색(R) 또는 청색(B)에 대응하는 신호 및 녹색(G)에 대응하는 신호를 각각 적색(R) 또는 청색(B)데이터 전압 및 녹색(G) 데이터 전압으로 변환하여 하나의 수평 기간 동안 표시 패널(1141)에 포함된 복수의 화소열들에 대해 교번하여 제공할 수 있다.

실시 예에서, 프로세서(1110)는 제1 수평 기간 동안 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선으로 적색(R) 또는 청색(B) 데이터 전압이 먼저 제공된 뒤, 제2 화소열에 대응하는 제2 서브 데이터선으로 녹색(G) 데이터 전압이 제공되도록 표시 모듈(1140)을 제어할 수 있다. 실시 예에서, 프로세서(1110)는 제1 수평 기간의 다음 기간인 제2 수평 기간 동안 제2 서브 데이터선으로 녹색(G) 데이터 전압이 먼저 제공된 뒤, 제1 서브 데이터선으로 적색(R) 또는 청색(B) 데이터 전압이 제공되도록 표시 모듈(1140)을 제어할 수 있다.

전원 모듈(1150)은 전자 장치(1000)의 구성 요소에 전력을 공급한다. 전원 모듈(1150)은 전원 전압을 충전하는 배터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 전원 모듈(1150)은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모듈 및 후술하는 모듈 각각에 최적화된 전원을 공급한다. 전원 모듈(1150)은 배터리와 전기적으로 연결된 무선 전력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있다.

전자 장치(1000)는 내장형 모듈(1160)과 외장형 모듈(1170)을 더 포함할 수 있다. 내장형 모듈(1160)은 센서 모듈(1161), 안테나 모듈(1162), 및 음향 출력 모듈(1163)을 포함할 수 있다. 외장형 모듈(1170)은 카메라 모듈(1171), 라이트 모듈(1172), 및 통신 모듈(1173)을 포함할 수 있다.

센서 모듈(1161)은 사용자의 신체에 의한 입력 또는 제1 입력 모듈(1131) 중 펜에 의한 입력을 감지하고, 상기 입력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(1161)은 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 어느 하나 이상을 포함할 수 있다.

지문 센서(1161-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(1161-1)는 광 방식 또는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다.

입력 센서(1161-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 입력 센서(1161-2)는 입력에 의한 정전 용량 변화량을 데이터 값으로 생성한다. 입력 센서(1161-2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다.

입력 센서(1161-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장(electric field) 변화에 기초하여, 입력 센서(1161-2)는 생체 신호를 감지하여 하여 사용자가 원하는 정보를 표시 모듈(1140)로 출력할 수 있다.

디지타이저(1161-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(1161-3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성한다. 디지타이저(1161-3)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다.

지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 연속 공정을 통해 표시 패널(1141) 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3)는 표시 패널(1141)의 상측에 배치될 수 있고, 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 어느 하나, 예컨대 디지타이저(1161-3)는 표시 패널(1141)의 하측에 배치될 수 있다.

지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 2 이상은 동일한 공정을 통해서 하나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널(1141)과 표시 패널(1141)의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시 예에 따르면, 센싱 패널은 윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다.

지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 표시 패널(1141)에 내장될 수 있다. 즉, 표시 패널(1141)에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지문 센서(11161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나를 동시에 형성할 수 있다.

그밖에 센서 모듈(1161)은 전자 장치(1000)의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(1161)은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 더 포함할 수 있다.

안테나 모듈(1162)은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(1173)은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. 안테나 모듈(1162)의 안테나 패턴은 표시 모듈(1140)의 하나의 구성(예컨대 표시 패널(1141)) 또는 입력 센서(1161-2) 등에 일체화될 수도 있다.

음향 출력 모듈(1163)은 음향 신호를 전자 장치(1000)의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈(1163)의 음향 출력 패턴은 표시 모듈(1140)에 일체화될 수도 있다.

카메라 모듈(1171)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(1171)은 하나 이상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈(1171)은 사용자의 유무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다.

라이트 모듈(1172)은 광을 제공할 수 있다. 라이트 모듈(1172)은 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 라이트 모듈(1172)은 카메라 모듈(1171)과 연동하여 동작하거나 독립적으로 동작할 수 있다.

통신 모듈(1173)은 전자 장치(1000)와 외부 전자 장치(2000) 사이의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(1173)은 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통신 모듈(1173)은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크 또는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트워크를 통하여 외부 전자 장치(2000)와 통신할 수 있다. 상술한 여러 종류의 통신 모듈(1173)은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다.

입력 모듈(1130), 센서 모듈(1161), 카메라 모듈(1171) 등은 프로세서(1110)와 연동하여 표시 모듈(1140)의 동작을 제어하는데 활용될 수 있다.

프로세서(1110)는 입력 모듈(1130)로부터 수신된 입력 데이터에 근거하여, 표시 모듈(1140), 음향 출력 모듈(1163), 카메라 모듈(1171), 또는 라이트 모듈(1172)에 명령 또는 데이터를 출력한다. 예컨대, 프로세서(1110)는 마우스 또는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 영상 데이터를 생성하여 표시 모듈(1140)에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈(1171) 또는 라이트 모듈(1172)에 출력할 수 있다. 프로세서(1110)는 입력 모듈(1130)로부터 일정 시간 동안 입력 데이터가 수신되지 않을 경우, 전자 장치(1000)의 동작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 장치(1000)에서 소비되는 전력을 저감시킬 수 있다.

프로세서(1110)는 센서 모듈(1161)로부터 수신된 센싱 데이터에 근거하여, 표시 모듈(1140), 음향 출력 모듈(1163), 카메라 모듈(1171), 또는 라이트 모듈(1172)에 명령 또는 데이터를 출력한다. 예컨대, 프로세서(1110)는 지문 센서(1161-1)에 의해 인가된 인증 데이터를 메모리(1120)에 저장된 인증 데이터와 비교한 후, 비교 결과에 따라 어플리케이션을 실행할 수 있다. 프로세서(1110)는 입력 센서(1161-2) 또는 디지타이저(1161-3)에 의해 감지된 센싱 데이터에 근거하여 명령을 실행하거나 대응하는 영상 데이터를 표시 모듈(1140)에 출력할 수 있다. 센서 모듈(1161)에 온도 센서가 포함되는 경우, 프로세서(1110)는 센서 모듈(1161)로부터 측정된 온도에 대한 온도 데이터를 수신하고, 온도 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다.

프로세서(1110)는 카메라 모듈(1171)로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이터를 수신할 수 있다. 프로세서(1110)는 측정 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈(1171)로부터의 입력을 통해 사용자의 유무를 판단한 프로세서(1110)는 데이터 변환회로(1112-2) 또는 감마 보정회로(1112-3)를 통해 휘도가 보정된 영상 데이터를 표시 모듈(1140)에 출력할 수 있다.

상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서(1110)는 표시 모듈(1140)과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다.

본 문서에 개시된 다양한 실시 예들에 따른 전자 장치(1000)는 다양한 형태의 장치가 될 수 있다. 전자 장치(1000)는, 예를 들면, 휴대용 통신 장치 (예컨대, 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치(1000)는 전술한 기기들에 한정되지 않는다.

본 발명의 기술 사상은 전술한 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.

본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치
110: 화소부
120: 게이트 드라이버
130: 소스 드라이버
140: 타이밍 제어부
150: 디멀티플렉서부

Claims

외부로부터 수신한 디지털 영상 데이터에 포함된 제1 색에 대응하는 신호 및 제2 색에 대응하는 신호를 각각 아날로그 전압인 제1 색 데이터 전압 및 제2 색 데이터 전압으로 변환하는 디지털-아날로그 변환부;
상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 하나의 수평 기간 동안 교번하여 출력하는 제1 출력 버퍼를 포함하는 출력부; 및
각 수평 기간마다 상기 각 수평 기간에 대응하는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하도록 상기 디지털-아날로그 변환부 및 상기 제1 출력 버퍼를 제어하는 제어부; 를 포함하고,
상기 제어부는 제1 수평 기간 동안 상기 제1 색 데이터 전압이 먼저 출력된 뒤, 상기 제2 색 데이터 전압이 출력되고, 상기 제1 수평 기간의 다음 수평 기간인 제2 수평 기간 동안 상기 제2 색 데이터 전압이 먼저 출력된 뒤 상기 제1 색 데이터 전압이 출력되도록 상기 제1 출력 버퍼를 제어하는 소스 드라이버.
제 1항에 있어서, 상기 디지털-아날로그 변환부는,
상기 외부로부터 수신한 디지털 영상 데이터에 포함된 제3 색에 대응하는 신호를 아날로그 전압인 제3 색 데이터 전압으로 변환하고,
상기 출력부는,
상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 하나의 수평 기간 동안 교번하여 외부로 출력하는 제2 출력 버퍼를 더 포함하고,
상기 제어부는,
상기 각 수평 기간마다 상기 각 수평 기간에 대응하는 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 출력하도록 상기 디지털-아날로그 변환부 및 상기 제2 출력 버퍼를 제어하는 소스 드라이버.
제 2항에 있어서, 상기 제어부는,
상기 제1 수평 기간 동안 상기 제2 출력 버퍼로부터, 상기 제3 색 데이터 전압이 먼저 출력된 뒤 상기 제2 색 데이터 전압이 출력되고, 상기 제2 수평 기간 동안 상기 제2 색 데이터 전압이 먼저 출력된 뒤 상기 제3 색 데이터 전압이 출력되도록 상기 제2 출력 버퍼를 제어하는 소스 드라이버.
제 3항에 있어서,
상기 제1 출력 버퍼로부터 제1 데이터선을 통해 출력되는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 각 수평 기간마다 제1 서브 데이터선 및 제2 서브 데이터선에 대해 선택적으로 전달하고,
상기 제2 출력 버퍼로부터 제2 데이터선을 통해 출력되는 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 상기 각 수평 기간마다 제3 서브 데이터선 및 제4 서브 데이터선에 대해 선택적으로 전달하는 디멀티플렉서부를 더 포함하는 소스 드라이버.
제 4항에 있어서,
상기 제1 수평 기간 및 상기 제2 수평 기간은 각각 제1 서브 구간 및 상기 제1 서브 구간의 다음 구간인 제2 서브 구간을 포함하고,
상기 제어부는,
상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고,
상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어하는 소스 드라이버.
제 5항에 있어서,
상기 제어부는,
상기 제1 수평 기간의 제1 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고,
상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어하는 소스 드라이버.
제 6항에 있어서,
상기 디멀티플렉서부는,
상기 제1 데이터선과 상기 제1 서브 데이터선 사이에 연결된 제1 선택 트랜지스터, 상기 제1 데이터선과 상기 제2 서브 데이터선 사이에 연결된 제2 선택 트랜지스터, 상기 제2 데이터선과 상기 제3 서브 데이터선 사이에 연결된 제3 선택 트랜지스터 및 상기 제2 서브 데이터선과 상기 제4 서브 데이터선 사이에 연결된 제4 선택 트랜지스터를 포함하고,
상기 제어부는,
상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어하고,
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 선택 트랜지스터 및 상기 제4 선택 트랜지스터가 턴온되도록 제어하고,
상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어하는 소스 드라이버.
복수의 서브 화소들을 각각 포함하는 복수의 화소열들을 포함하는 화소부;
제1 서브 구간 및 상기 제1 서브 구간의 다음 구간인 제2 서브 구간을 포함하는 하나의 수평 기간 동안, 제1 데이터선을 통해 제1 색 데이터 전압 및 제2 색 데이터 전압을 교번하여 출력하는 소스 드라이버;
상기 제1 데이터선을 통해 출력되는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을, 각 수평 기간마다 상기 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선 및 상기 복수의 화소열들 중 제2 화소열에 대응하는 제2 서브 데이터선에 대해 선택적으로 전달하는 디멀티플렉서부; 및
제1 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제1 서브 데이터선을 연결시키고, 상기 제1 수평 기간의 제2 서브 구간 및 제2 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제2 서브 데이터선을 연결시키고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 데이터선과 상기 제1 서브 데이터선을 연결시키도록 상기 디멀티플렉서부를 제어하는 타이밍 제어부;를 포함하고,
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제2 서브 데이터선이 서로 연결된 상태가 유지되는 표시 장치.
제 8항에 있어서, 상기 소스 드라이버는, 상기 하나의 수평 기간 동안, 제2 데이터선을 통해 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하고,
상기 디멀티플렉서부는 상기 제2 데이터선을 통해 출력되는 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을, 각 수평 기간마다 상기 복수의 화소열들 중 제3 화소열에 대응하는 제3 서브 데이터선 및 상기 복수의 화소열들 중 제4 화소열에 대응하는 제4 서브 데이터선에 대해 선택적으로 전달하고,
상기 타이밍 제어부는, 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제3 서브 데이터선을 연결시키고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제4 서브 데이터선을 연결시키고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제2 데이터선과 상기 제3 서브 데이터선을 연결시키도록 상기 소스 드라이버 및 상기 디멀티플렉서부를 제어하고,
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제4 서브 데이터선이 서로 연결된 상태가 유지되는 표시 장치.
제 9항에 있어서, 상기 소스 드라이버는,
상기 제1 수평 기간의 제1 서브 구간에서 상기 제1 데이터선으로 상기 제1 색 데이터 전압을 출력하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 각각에서 상기 제1 데이터선으로 상기 제2 색 데이터 전압을 연속해서 출력하고, 상기 제2 수평 기간의 제2 서브 구간에서 상기 제1 색 데이터 전압을 출력하고,
상기 제1 수평 기간의 제1 서브 구간에서 상기 제2 데이터선으로 상기 제3 색 데이터 전압을 출력하고, 상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 각각에서 상기 제2 데이터선으로 상기 제2 색 데이터 전압을 연속해서 출력하고, 상기 제2 수평 기간의 제2 서브 구간에서 상기 제3 색 데이터 전압을 출력하는 표시 장치.
제 8항에 있어서,
상기 디멀티플렉서부는 상기 소스 드라이버의 일 구성으로 포함된 표시 장치.
제 10항에 있어서,
상기 소스 드라이버는,
상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하는 제1 출력 버퍼 및 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하는 제2 출력 버퍼를 포함하는 출력부를 포함하고,
상기 타이밍 제어부는,
상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고,
상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제2 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 색 데이터 전압을 상기 제1 출력 버퍼로부터 상기 제1 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어하는 표시 장치.
제 12항에 있어서, 상기 타이밍 제어부는,
상기 제1 수평 기간의 제1 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하고, 상기 제1 수평 기간의 제2 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고,
상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제4 서브 데이터선으로 전달하고, 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 색 데이터 전압을 상기 제2 출력 버퍼로부터 상기 제3 서브 데이터선으로 전달하도록 상기 디멀티플렉서부를 제어하는 표시 장치.
제 9항에 있어서,
상기 제1 화소열은 상기 제1 서브 데이터선이 연장된 방향과 평행한 제1 방향을 따라 제1 색 서브 화소 및 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하고,
상기 제2 화소열은 상기 제1 방향을 따라 제2 색 서브 화소가 연속하여 배열된 복수의 서브 화소들을 포함하고,
상기 제3 화소열은 상기 제1 방향을 따라 상기 제3 색 서브 화소 및 상기 제1 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하고,
상기 제4 화소열은 상기 제1 방향을 따라 상기 제2 색 서브 화소가 연속하여 배열된 복수의 서브 화소들을 포함하는 표시 장치.
제 14항에 있어서,
상기 복수의 서브 화소들 각각은, 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 어느 하나의 색으로 발광하는 발광 소자 및 전원과 상기 발광 소자의 애노드 전극 사이에 연결되고, 상기 소스 드라이버로부터 데이터선을 통해 제공되는 데이터 전압의 크기에 기초하여, 상기 전원으로부터 상기 발광 소자로 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하는 표시 장치.
제 15항에 있어서, 상기 화소부는,
상기 제1 방향을 따라 상기 제1 색 서브 화소 및 상기 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하는 제5 화소열을 더 포함하고,
상기 제1 화소열에 배열된 상기 제3 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제3 화소열에 포함된 각각의 상기 제3 색 서브 화소들에 포함된 구동 트랜지스터와 연결되고,
상기 제3 화소열에 배열된 상기 제1 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제5 화소열에 포함된 각각의 상기 제1 색 서브 화소들에 포함된 구동 트랜지스터와 연결되는 표시 장치.
제 16항에 있어서,
상기 제1 수평 기간에서, 상기 제1 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선을 통해 상기 제1 서브 데이터선에 제공된 상기 제1 색 데이터 전압에 따라 제어되고,
상기 제2 수평 기간에서, 상기 제1 화소열에 포함된 상기 제3 색 서브 화소에 포함된 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어되는 표시 장치.
제 17항에 있어서, 상기 소스 드라이버는,
하나의 수평 기간 동안 제3 데이터선을 통해 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 출력하고, 상기 제3 데이터선을 통해 출력되는 상기 제1 색 데이터 전압은 상기 제5 화소열과 대응하는 제5 서브 데이터선으로 전달되고,
상기 제1 수평 기간에서, 상기 제3 화소열에 포함된 상기 제3 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어되고,
상기 제2 수평 기간에서, 상기 제3 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 데이터선을 통해 상기 제5 서브 데이터선으로 제공된 상기 제1 색 데이터 전압에 따라 제어되는 표시 장치.
제 16항에 있어서,
상기 제1 수평 기간 및 상기 제2 수평 기간 동안, 상기 제1 서브 데이터선으로는 상기 제1 색 데이터 전압만이 제공되고, 상기 제2 서브 데이터선으로는 상기 제2 색 데이터 전압만이 제공되고, 상기 제3 서브 데이터선으로는 상기 제3 색 데이터 전압만이 제공되고, 상기 제4 서브 데이터선으로는 제2 색 데이터 전압만이 제공되고, 상기 제5 화소열과 연결된 제5 서브 데이터선으로는 상기 제1 색 데이터 전압만이 제공되는 표시 장치.
제 13항에 있어서, 상기 디멀티플렉서부는,
상기 제1 데이터선과 상기 제1 서브 데이터선 사이에 연결된 제1 선택 트랜지스터, 상기 제1 데이터선과 상기 제2 서브 데이터선 사이에 연결된 제2 선택 트랜지스터, 상기 제2 데이터선과 상기 제3 서브 데이터선 사이에 연결된 제3 선택 트랜지스터 및 상기 제2 데이터선과 상기 제4 서브 데이터선 사이에 연결된 제4 선택 트랜지스터를 포함하고,
상기 제어부는,
상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어하고,
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 선택 트랜지스터 및 상기 제4 선택 트랜지스터가 턴온되도록 제어하고,
상기 제2 수평 기간의 제2 서브 구간 동안 상기 제1 선택 트랜지스터 및 상기 제3 선택 트랜지스터가 턴온되도록 제어하는 표시 장치.
복수의 서브 화소들을 각각 포함하는 복수의 화소열들을 포함하는 표시 장치의 구동 방법에 있어서,
제1 수평 기간의 제1 서브 구간에서 제1 데이터선을 통해 제1 색 데이터 전압을 출력하는 단계;
상기 제1 수평 기간의 제1 서브 구간 동안, 상기 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선과 상기 제1 데이터선을 연결시키는 단계;
상기 제1 수평 기간의 제2 서브 구간 및 제2 수평 기간의 제1 서브 구간 각각에서 상기 제1 데이터선을 통해 상기 제1 색과 다른 제2 색 데이터 전압을 연속하여 출력하는 단계;
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 복수의 화소열들 중 제2 화소열에 대응하는 제2 서브 데이터선과 상기 제1 데이터선을 연결시키는 단계;
상기 제2 수평 기간의 제2 서브 구간에서 상기 제1 데이터선을 통해 상기 제1 색 데이터 전압을 출력하는 단계; 및
상기 제2 수평 기간의 제2 서브 구간 동안, 상기 제1 서브 데이터선과 상기 제1 데이터선을 연결시키는 단계;를 포함하고,
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선과 상기 제2 서브 데이터선이 서로 연결된 상태가 유지되는 표시 장치의 구동 방법.
제 21항에 있어서,
상기 제1 수평 기간의 제1 서브 구간에서 제2 데이터선을 통해 상기 제1 색 및 상기 제2 색과 다른 제3 색 데이터 전압을 출력하는 단계;
상기 제1 수평 기간의 제1 서브 구간 동안, 상기 복수의 화소열들 중 제3 화소열에 대응하는 제3 서브 데이터선과 상기 제2 데이터선을 연결시키는 단계;
상기 제1 수평 기간의 제2 서브 구간 및 제2 수평 기간의 제1 서브 구간 각각에서 상기 제2 데이터선을 통해 상기 제2 색 데이터 전압을 연속하여 출력하는 단계;
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 복수의 화소열들 중 제4 화소열에 대응하는 제4 서브 데이터선과 상기 제2 데이터선을 연결시키는 단계;
상기 제2 수평 기간의 제2 서브 구간에서 상기 제2 데이터선을 통해 상기 제3 색 데이터 전압을 출력하는 단계; 및
상기 제2 수평 기간의 제2 서브 구간 동안, 상기 제4 서브 데이터선과 상기 제2 데이터선을 연결시키는 단계;를 더 포함하고,
상기 제1 수평 기간의 제2 서브 구간 및 상기 제2 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선과 상기 제4 서브 데이터선이 서로 연결된 상태가 유지되는 표시 장치의 구동 방법.
제 22항에 있어서,
상기 표시 장치는 상기 제1 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 상기 제1 데이터선으로 출력하는 제1 출력 버퍼 및 상기 제3 색 데이터 전압 및 상기 제2 색 데이터 전압을 교번하여 상기 제2 데이터선으로 출력하는 제2 출력 버퍼를 포함하는 표시 장치의 구동 방법.
제 22항에 있어서,
상기 제1 화소열은 상기 제1 서브 데이터선이 연장된 방향과 평행한 제1 방향을 따라 제1 색 서브 화소 및 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하고,
상기 제2 화소열은 상기 제1 방향을 따라 제2 색 서브 화소가 연속하여 배열된 복수의 서브 화소들을 포함하고,
상기 제3 화소열은 상기 제1 방향을 따라 상기 제3 색 서브 화소 및 상기 제1 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하고,
상기 제4 화소열은 상기 제1 방향을 따라 상기 제2 색 서브 화소가 연속하여 배열된 복수의 서브 화소들을 포함하는 표시 장치의 구동 방법.
제 24항에 있어서,
상기 복수의 화소열들은 상기 제1 방향을 따라 상기 제1 색 서브 화소 및 상기 제3 색 서브 화소가 하나씩 교번하여 배열된 복수의 서브 화소들을 포함하는 제5 화소열을 더 포함하고,
상기 복수의 서브 화소들 각각은, 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 어느 하나의 색으로 발광하는 발광 소자 및 데이터선을 통해 제공되는 데이터 전압의 크기에 기초하여, 전원으로부터 상기 발광 소자로 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하고,
상기 제1 화소열에 배열된 상기 제3 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제3 화소열에 포함된 각각의 상기 제3 색 서브 화소들에 포함된 구동 트랜지스터와 연결되고,
상기 제3 화소열에 배열된 상기 제1 색 서브 화소들 각각에 포함된 발광 소자의 애노드 전극은 상기 제5 화소열에 포함된 각각의 상기 제1 색 서브 화소들에 포함된 구동 트랜지스터와 연결되는 표시 장치의 구동 방법.
제 25항에 있어서,
상기 제1 수평 기간에서, 상기 제1 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제1 데이터선을 통해 상기 제1 서브 데이터선에 제공된 제1 색 데이터 전압에 따라 제어되고,
상기 제2 수평 기간에서, 상기 제1 화소열에 포함된 상기 제3 색 서브 화소의 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어되는 표시 장치의 구동 방법.
제 26항에 있어서,
상기 제2 수평 기간의 제2 서브 구간에서 제3 데이터선을 통해 상기 제1 색 데이터 전압을 출력하는 단계; 및
상기 제2 수평 기간의 제2 서브 구간 동안, 상기 제5 화소열에 대응하는 제5 서브 데이터선과 상기 제3 데이터선을 연결시키는 단계;를 더 포함하고,
상기 제1 수평 기간에서, 상기 제3 화소열에 포함된 상기 제3 색 서브 화소의 발광 소자의 발광은 상기 제1 수평 기간의 제1 서브 구간 동안 상기 제2 데이터선을 통해 상기 제3 서브 데이터선에 제공된 상기 제3 색 데이터 전압에 따라 제어되고,
상기 제2 수평 기간에서, 상기 제3 화소열에 포함된 상기 제1 색 서브 화소의 발광 소자의 발광은 상기 제2 수평 기간의 제2 서브 구간 동안 상기 제3 데이터선을 통해 상기 제5 서브 데이터선으로 제공된 상기 제1 색 데이터 전압에 따라 제어되는 표시 장치의 구동 방법.
제 25항에 있어서,
상기 제1 수평 기간 및 상기 제2 수평 기간 동안, 상기 제1 서브 데이터선으로는 상기 제1 색 데이터 전압만이 제공되고, 상기 제2 서브 데이터선으로는 상기 제2 색 데이터 전압만이 제공되고, 상기 제3 서브 데이터선으로는 상기 제3 색 데이터 전압만이 제공되고, 상기 제4 서브 데이터선으로는 제2 색 데이터 전압만이 제공되고, 상기 제5 화소열과 연결된 제5 서브 데이터선으로는 상기 제1 색 데이터 전압만이 제공되는 표시 장치의 구동 방법.
프로세서; 및
상기 프로세서로부터 수신한 영상 데이터에 대응하는 영상을 상기 프로세서의 제어에 따라 외부로 표시하는 표시 모듈; 을 포함하고,
상기 표시 모듈은,
복수의 서브 화소들을 각각 포함하는 복수의 화소열들을 포함하는 표시 패널 및 상기 프로세서로부터 수신한 영상 데이터에 포함된 제1 색에 대응하는 신호 및 제2 색에 대응하는 신호를 각각 제1 색 데이터 전압 및 제2 색 데이터 전압으로 변환하여 하나의 수평 기간 동안 상기 표시 패널에 포함된 복수의 화소열들에 대해 교번하여 제공하는 소스 드라이버를 포함하고,
상기 프로세서는 제1 수평 기간 동안 상기 복수의 화소열들 중 제1 화소열에 대응하는 제1 서브 데이터선으로 상기 제1 색 데이터 전압이 먼저 제공된 뒤, 상기 복수의 화소열들 중 제2 화소열에 대응하는 제2 서브 데이터선으로 상기 제2 색 데이터 전압이 제공되고, 상기 제1 수평 기간의 다음 기간인 제2 수평 기간 동안 상기 제2 서브 데이터선으로 상기 제2 색 데이터 전압이 먼저 제공된 뒤, 상기 제1 서브 데이터선으로 상기 제1 색 데이터 전압이 제공되도록 상기 표시 모듈을 제어하는 전자 장치.