KR20230127917A

KR20230127917A - 디지타이저 및 이를 갖는 화상 표시 장치

Info

Publication number: KR20230127917A
Application number: KR1020230024578A
Authority: KR
Inventors: 오근태; 유성우
Original assignee: 동우 화인켐 주식회사
Priority date: 2022-02-25
Filing date: 2023-02-23
Publication date: 2023-09-01
Also published as: WO2023163531A1

Abstract

디지타이저는 기재층, 기재층의 상면 상에 배치된 하부 도전층, 하부 도전층에 형성되며 하부 도전층 보다 낮은 반사율을 갖는 제1 반사 방지층, 하부 도전층 및 제1 반사 방지층을 매립하는 층간 절연층, 층간 절연층에 형성되는 상부 도전층, 상부 도전층에 형성되며 상부 도전층 보다 낮은 반사율을 갖는 제2 반사 방지층, 및 층간 절연층을 관통하여 하부 도전층과 상부 도전층을 전기적으로 연결시키는 콘택을 포함한다.

Description

디지타이저 및 이를 갖는 화상 표시 장치{Digitizer and Display Including The Same}

본 발명은 디지타이저에 관한 것으로, 상세하게는 디지타이저 도전층의 반사를 차단 내지 최소화할 수 있는 디지타이저에 관한 것이다.

화상 표시 장치(Display)는 대부분 사용자가 손가락이나 전자 펜으로 화면을 터치하여 입력하는 터치 입력 방식을 적용하고 있다.

터치 입력 방식은 사용자가 화면의 특정 위치를 직접 터치하여 입력할 수 있어 직관적이고 편리하다. 특히, 펜을 이용한 터치 입력 방식은 손가락을 이용한 터치 입력보다 정밀한 좌표를 지정할 수 있어, 캐드와 같은 그래픽 작업 등에 적합하다. 이러한 펜을 이용한 터치 입력 방식에는 디지타이저가 있다.

도 1은 종래의 디지타이저를 갖는 화상 표시 장치의 단면도이다.

도 1에 도시한 바와 같이, 종래의 화상 표시 장치는 표시 패널(100), 디지타이저(200) 등을 포함하고 있다.

표시 패널(100)은 기판 상에 화소 전극(TFT), 화소 정의막, 표시층, 대향 전극, 인캡슐레이션층 등을 포함하여 색상을 구현할 수 있다.

디지타이저(200)는 표시 패널(100)의 후방에 결합하여 펜의 터치 좌표를 디지털 데이터로 바꾼다. 디지타이저(200)는 기재층(210), 접착층(220), 하부 도전층(230), 층간 절연층(240), 상부 도전층(250), 패시베이션층(260) 등을 포함할 수 있다.

종래의 화상 표시 장치는, 표시 패널(100)의 화소에서 광이 방출될 때, 방출 광이 디지타이저(200)의 하부/상부 도전층(230,250)에서 반사될 수 있다. 이러한 반사광은 표시 패널(100)의 화소 전극에 영향을 주어 화소 전극에 전압 노이즈로 작용하여 화면 불량을 유발할 수 있다.

한편, 디지타이저(200)는 FCCL(Flexible Copper Clad Laminate, 연성동박 적층체)을 이용하여 하부 도전층(230)을 패턴 형성하고, 이후 층간 절연층(240)과 상부 도전층(250)을 차례로 적층한다.

그런데, FCCL은 절연체인 폴리이미드(Polyimide)에 도전체인 동박을 적층한 구조를 갖는다. 층간 절연층(240) 상에 형성되는 상부 도전층(250)은 증착을 통해 형성하지만, 하부 도전층(230)은 주로 도금 동박층을 패터닝하여 형성한다. 그 결과, 하부 도전층(230)의 표면 조도(거칠기)가 상대적으로 높다. 하부 도전층(230)의 높은 표면 조도는 상부 도전층(250)보다 광사반율을 더 높여 화소 전극에 더 영향을 줄 수 있다.

본 발명은 디지타이저에서 하부/상부 도전층의 광반사율을 낮추어 도전층으로 인한 화소 전극(TFT)의 전압 노이즈 발생을 차단 내지 최소화하는 것을 목적으로 한다.

본 발명은 디지타이저에서 하부/상부 도전층의 두께 및 표면 조도 차이 등에 따른 하부/상부 도전층의 반사율 차이를 최소화하여 하부/상부 도전층의 시인성 차이를 줄이는 것을 목적으로 한다.

이러한 목적을 달성하기 위한 본 발명의 디지타이저는 기재층, 하부 도전층, 제1 반사 방지층, 층간 절연층, 상부 도전층, 제2 반사 방지층, 및 콘택 등을 포함할 수 있다.

하부 도전층은 기재층의 상면 상에 배치된다.

제1 반사 방지층은 하부 도전층에 형성되며 하부 도전층 보다 낮은 반사율을 갖는다.

층간 절연층은 하부 도전층과 제1 반사 방지층을 매립한다.

상부 도전층은 층간 절연층에 형성된다.

제2 반사 방지층은 상부 도전층에 형성된다. 제2 반사 방지층은 상부 도전층 보다 낮은 반사율을 갖는다.

콘택은 층간 절연층을 관통하여 하부 도전층과 상부 도전층을 전기적으로 연결한다.

본 발명의 디지타이저에서, 하부 도전층은 상부 도전층 보다 표면 조도가 클 수 있다.

본 발명의 디지타이저에서, 제1 반사 방지층과 제2 반사 방지층은 구리-산소 함유 복합 물질을 포함할 수 있다.

본 발명의 디지타이저에서, 구리-산소 함유 복합 물질은 추가 금속을 더 함유할 수 있다. 추가 금속은 인듐(In), 란타늄(La), 세슘(Ce), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 마그네슘(Mg) 및 칼슘(Ca)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다.

본 발명의 디지타이저에서, 제1 반사 방지층은 제2 반사 방지층 보다 구리 함유량이 낮을 수 있다.

본 발명의 디지타이저에서, 구리-산소 함유 복합 물질은 추가 금속으로 인듐(In)을 포함할 수 있다. 제1 반사 방지층은 제2 반사 방지층 보다 인듐(In) 함유량이 높을 수 있다.

본 발명의 디지타이저에서, 하부 도전층과 상부 도전층은 구리 전극일 수 있다.

본 발명의 디지타이저에서, 하부 도전층은 기재층의 상면에 평행한 제2 방향으로 연장하는 복수의 제1 하부 도전 라인들 및 복수의 제2 하부 도전 라인들을 포함할 수 있다. 상부 도전층은 기재층의 상면에 평행하며 제2 방향과 수직한 제1 방향으로 연장하는 복수의 제1 상부 도전 라인들 및 복수의 제2 상부 도전 라인들을 포함할 수 있다.

본 발명의 디지타이저에서, 콘택은 제1 콘택들과 제2 코택들을 포함할 수 있다. 제1 콘택들은 제1 상부 도전 라인들 및 제2 하부 도전 라인들을 전기적으로 연결시키며 제1 도전 코일을 형성할 수 있다. 제2 콘택들은 제1 하부 도전 라인들 및 제2 상부 도전 라인들을 전기적으로 연결시키며, 제2 도전 코일을 형성할 수 있다.

본 발명의 디지타이저에서, 제1 도전 코일은 제1 방향으로 연장하며 제2 방향을 따라 복수의 제1 도전 코일들이 배열될 수 있다. 제2 도전 코일은 제2 방향으로 연장하며 제1 방향을 따라 복수의 제2 도전 코일들이 배열될 수 있다.

본 발명의 디지타이저에서, 제1 도전 코일들은 각각 복수의 제1 도전 루프들을 포함할 수 있다. 제2 도전 코일들은 각각 복수의 제2 도전 루프들을 포함할 수 있다.

본 발명의 화상 표시 장치는 표시 패널, 및 표시 패널 아래에 배치되는 위에서 설명한 디지타이저를 포함할 수 있다.

이러한 구성을 갖는 본 발명의 디지타이저는 도전층에 반사 방지층을 형성함으로써 도전층에서 반사되는 광을 낮출 수 있다. 그 결과, 본 발명은 도전층의 광반사로 인해 표시 패널의 화소 전극(TFT)에서 전압 노이즈가 발생하는 것을 차단 내지 최소화할 수 있다.

또한, 본 발명의 디지타이저는 하부 도전층에 제1 반사 방지층을 형성할 때 제2 반사 방지층보다 구리(Cu) 함량을 낮추고 인듐(In) 함량을 높임으로써 하부 도전층의 높은 표면 조도와 큰 두께로 인한 반사율 차이를 최소화할 수 있다. 그 결과, 도전층이 시인되는 것을 차단 내지 최소화할 수 있다.

도 1은 종래의 디지타이저를 갖는 화상 표시 장치의 단면도이다.
도 2는 본 발명에 따른 디지타이저를 갖는 화상 표시 장치의 단면도이다.
도 3~6은 본 발명에 따른 디지타이저의 구체적 실시예를 도시하는 평면도, 단면도이다.
도 7은 본 발명에 따른 디지타이저를 갖는 화상 표시 장치에서 화소 전극의 전압을 테스트한 결과를 도시하고 있다.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.

도 2는 본 발명에 따른 디지타이저를 갖는 화상 표시 장치의 단면도이다.

도 2에 도시한 바와 같이, 본 발명에 따른 화상 표시 장치는 표시 패널(100), 디지타이저(200), 반사 방지층(300) 등을 포함할 수 있다.

표시 패널(100)은 화상을 생성하는 것으로, 화소 전극, 화소 정의막, 표시층, 대향 전극, 인캡슐레이션층 등을 포함할 수 있다.

화소 전극은 표시층에 전압 또는 전류를 인가하여 표시층을 발광시키는 것으로, 박막 트랜지스터(TFT)의 드레인 전극과 전기적으로 연결될 수 있다.

화소 정의막은 화소 전극을 노출시켜 화소 영역을 정의할 수 있다.

표시층은 색을 방출하는 것으로, 예를 들어 액정층 또는 유기 발광층을 포함할 수 있다.

대향 전극은 화소 정의막 및 표시층 상에 배치될 수 있다. 대향 전극은 예를 들어 화상 표시 장치의 공통 전극 또는 캐소드로 제공될 수 있다.

인캡슐레이션층은 하부의 표시 패널의 구성요소들을 보호하는 것으로, 대향 전극 상에 적층될 수 있다.

그 밖에, 표시 패널(100)은 스페이서(spacer) 등을 포함할 수 있다.

도 1에 도시하지 않았지만, 화상 표시 장치는 표시 패널(100)의 상부에 터치 패널(미도시), 윈도우 패널(미도시) 등을 포함할 수 있다.

터치 패널은 표시 패널의 전방에 결합하여, 전방 표면을 통해 입력되는 사용자 터치를 감지할 수 있다. 터치 패널은 사용자에게 시인되지 않도록 디지타이저에 포함된 도전층보다 작은 두께의 센싱 전극 또는 센싱 채널들을 포함할 수 있다. 터치 패널은 점접착층을 통해 표시 패널과 결합될 수 있다.

윈도우 패널은 터치 패널의 전방에 결합하는 것으로, 예를 들어 하드 코팅 필름, 박형 글래스를 포함할 수 있다. 윈도우 패널의 일면 주변부에는 차광 패턴을 형성할 수 있다. 화상 표시 장치는, 차광 패턴에 의해, 베젤부 혹은 비표시 영역을 정의할 수 있다.

도 1에 도시하지 않았지만, 화상 표시 장치는 윈도우 패널과 터치 패널 사이에 편광층을 배치할 수 있다. 편광층은 코팅형 편광자 또는 편광판을 포함할 수 있다. 편광층은 윈도우 패널의 일면과 직접 접합 또는 점접착층을 매개로 부착될 수 있다. 편광층은 터치 패널과 점접착층을 통해 결합될 수 있다.

이러한 구성들을 포함하는 화상 표시 장치는 사용자의 시인측으로부터 윈도우 패널(미도시), 편광층(미도시), 터치 패널(미도시), 표시 패널(100), 디지타이저(200)의 순서로 배치될 수 있다.

디지타이저(200)는 사용자에게 시인되지 않도록 표시 패널(100) 아래에 배치할 수 있다. 이 경우, 디지타이저(200)는 표시 패널(100)과 후방 커버(미도시) 사이에 배치될 수 있다.

디지타이저(200)는 기재층(210), 접착층(220), 하부 도전층(230), 층간 절연층(240), 상부 도전층(250), 패시베이션층(260) 등을 포함할 수 있다.

기재층(210)은 하부/상부 도전층(230,250)과 층간 절연층(240)을 형성하기 위한 지지층으로, 필름 형태를 사용할 수 있다. 기재층(210)은 플렉서블 디스플레이에 적용할 수 있는 고분자 재질, 예를 들어 환형올레핀중합체(COP), 폴리에틸렌테레프탈레이트(PET), 폴리아크릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에틸렌나프탈레이트(PEN), 폴리페닐렌설파이드(PPS), 폴리알릴레이트(polyallylate), 폴리이미드(PI), 셀룰로오스 아세테이트 프로피오네이트(CAP), 폴리에테르술폰(PES), 셀룰로오스 트리아세테이트(TAC), 폴리카보네이트(PC), 환형올레핀공중합체(COC), 폴리메틸메타크릴레이트(PMMA) 등으로 구성할 수 있다. 이들 재질 중에서, 폴리이미드가 가장 안정적인 벤딩 특성을 발휘하므로, 폴리이미드를 사용하는 것이 바람직할 수 있다.

접착층(220)은 사용하는 FCCL(Flexible Copper Clad Laminate, 연성동박적층체)의 형태에 따라 선택적으로 포함할 수 있다.

FCCL은 보통 절연체인 폴리이미드(Polyimide)에 도전체인 동박을 적층한 구조를 갖는다. FCCL은 동박이 한쪽 면에만 존재하는 단면 FCCL(Single Side FCCL), 양쪽 면에 존재하는 양면 FCCL(Double Side FCCL) 등의 형태가 있는데, 본 발명에서는 단면 FCCL을 사용할 수 있다.

단면 FCCL은 폴리이미드 필름과 동박 사이에 접착층이 있는 3층 라미네이팅 FCCL, 동박에 폴리이미드 레진(Resin)을 녹여 붙이는 2층 캐스팅 FCCL 등의 다양한 적층 구조가 있을 수 있다. 이러한 적층 구조에서, 동박은 보통 전주 도금이나 압연 방식으로 형성하므로, 두께가 12~18㎛로 두꺼울 수 있다.

이와 같이, FCCL은 접착층이 존재하는 형태와 존재하지 않는 형태가 있으므로, 본 발명의 디지타이저(200)은 사용하는 FCCL에 따라 접착층(220)을 포함할 수도 있고 그렇지 않을 수도 있다.

접착층(220)을 포함하는 경우, 접착층(220)은 절연성 접착제로 구성할 수 있다. 절연층 접착제는 에폭시 수지 등의 열경화성 수지를 포함할 수 있고, 그 밖에 경화제, 바인더, 난연제 등도 포함할 수 있다.

접착층(220)은 5~50㎛ 두께로 구성할 수 있다. 두께가 5㎛ 미만이면, 회로 패턴, 즉 하부 도전층(230)을 형성하기에 두께가 충분하지 않을 수 있다. 두께가 50㎛를 초과하면, 굴곡성이 악화될 수 있다.

하부 도전층(230)은 예를 들어 송신 전극을 형성하는 것으로, 회로 패턴을 갖는 도전 금속층일 수 있다. 도전 금속은 예를 들어 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 철(Fe), 망간(Mn), 코발트(Co), 니켈(Ni), 아연(Zn), 주석(Sn), 몰리브덴(Mo), 칼슘(Ca) 또는 이들 중 적어도 2 이상을 함유하는 합금을 사용할 수 있는데, 바람직하게는 구리 또는 구리 합금으로 구성할 수 있다.

층간 절연층(240)은 하부 도전층(230)을 매립하여 보호하는 것으로, 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질 등으로 구성할 수 있다.

층간 절연층(240)은 플렉서블 특성을 높이기 위해서 유기 절연 물질을 사용하는 것이 바람직하고, 두께는 15~20㎛로 형성할 수 있다.

상부 도전층(250)은 층간 절연층(240)에 형성되어 예를 들어 수신 전극을 형성하는 것으로, 하부 도전층(230)과 같이 회로 패턴을 갖는 도전 금속층일 수 있다. 도전 금속은, 하부 도전층(230)과 동일하게, 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 철(Fe), 망간(Mn), 코발트(Co), 니켈(Ni), 아연(Zn), 주석(Sn), 몰리브덴(Mo), 칼슘(Ca) 또는 이들 중 적어도 2 이상을 함유하는 합금으로 구성할 수 있고, 바람직하게는 구리 또는 구리 합금으로 구성할 수 있다.

패시베이션층(260)은 상부 도전층(250)을 매립하여 보호하는 것으로, 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질로 구성할 수 있다.

패시베이션층(260)은 플렉서블 특성을 높이기 위해서 유기 절연 물질을 사용하는 것이 바람직하고, 두께는 1.5~20㎛로 형성할 수 있다.

일 실시예에 있어서, 층간 절연층(240) 및 패시베이션층(260) 각각은 무기 절연 물질을 포함할 수 있으며, 약 100nm 내지 500nm의 두께를 가질 수 있다.

일 실시예에 있어서, 하부 도전층(230)의 두께는 상부 도전층(250)의 두께보다 클 수 있다. 예를 들면, 제1 하부 도전 라인(232)의 두께는 제 1 상부 도전 라인(252)의 두께보다 클 수 있다.

일부 실시예들에 있어서, 하부 도전층(230)의 두께는 약 5㎛ 내지 30㎛일 수 있으며, 바람직하게는 10㎛ 내지 25㎛일 수 있다. 상부 도전층(250)의 두께는 6㎛ 이하일 수 있으며, 바람직하게는 약 1㎛ 내지 6㎛, 또는 1㎛ 내지 5㎛일 수 있다.

반사 방지층(300)은 하부/상부 도전층(230,250)의 반사광을 차단 내지 최소화하는 것으로, 하부 도전층(230)에 형성되는 제1 반사 방지층(310)과 상부 도전층(250)에 형성되는 제2 반사 방지층(320)을 포함할 수 있다.

반사 방지층(300)은, 하부/상부 도전층(230,250)의 반사율을 낮추면서 하부/상부 도전층(230,250)의 전기 전도 특성을 유지하고 나아가 구리로 구성되는 하부/상부 도전층(230,250)과의 콘택 저항도 낮추기 위해서, 구리-산소 함유 복합 물질 또는 구리-추가 금속-산소 함유 복합 물질로 구성할 수 있다. 여기서, 추가 금속은 인듐(In), 란타늄(La), 세슘(Ce), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 마그네슘(Mg), 칼슘(Ca)으로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 하부 도전층(230)의 높은 표면 조도를 낮추는 데는 인듐을 사용하는 것이 바람직할 수 있다.

추가 금속으로 인듐을 사용하는 경우, 제1,2 반사 방지층(310,320)은 하부 도전층(230)의 높은 표면 조도와 상대적 큰 두께를 고려하여, 구리, 인듐, 산소의 구성 비율을 다르게 할 수 있다. 즉, 제1 반사 방지층(310)은 제2 반사 방지층(320)보다 구리(Cu) 함량을 낮추고, 인듐(In) 함량을 높일 수 있다. 예를 들어, 제1 반사 방지층(310)은 구리 20~30중량부, 인듐 40~50중량부, 산소 27~33중량부를 포함하고, 제2 반사 방지층(320)은 구리 40~45중량부, 인듐 15~20중량부, 산소 37~43중량부를 포함할 수 있다.

제1,2 반사 방지층(310,320)은 0.1~0.2 Ω/□의 면저항을 가질 수 있다. 제1,2 반사 방지층(310,320)의 면저항이 0.2 Ω/□를 초과하면, 전기 전도 특성이 저하되어 감도 등이 떨어질 수 있다. 면 저항이 0.1 Ω/□에 미치지 못하면, 금속 비율이 높아서 반사 방지 특성이 떨어질 수 있다.

제1,2 반사 방지층(310,320)은 10~60 nm의 두께로 형성할 수 있다.

제1,2 반사 방지층(310,320)은 스퍼터링 등의 증착 공정으로 형성할 수 있다.

제1 반사 방지층(310)은 예를 들어 구리 25중량부, 인듐 45중량부, 산소 30중량부를 포함하도록 형성할 수 있다. 이 경우, 타켓을 구리 30%, 인듐 60%, 산소 10%로 하고, 공정 조건을 산소 분압 10 sccm, 아르곤 분압 30 sccm으로 하며, 플라즈마 파워는 50 W로 설정하여, 스퍼터링 공정을 수행할 수 있다.

제2 반사 방지층(320)은 예를 들어 구리 40중량부, 인듐 20중량부, 산소 40중량부를 포함하도록 형성할 수 있다. 이 경우, 타켓을 구리 50%, 인듐 30%, 산소 20%로 하고, 공정 조건을 산소 분압 1 sccm, 아르곤 분압 50 sccm으로 하며, 플라즈마 파워를 150 W로 설정하여, 스퍼터링 공정을 수행할 수 있다.

도 3~6은 본 발명에 따른 디지타이저의 구체적 실시예를 도시하는 평면도, 단면도이다. 예를 들어, 도 3은 디지타이저에 포함된 제1 도전 코일을 나타내는 개략적인 평면도이다. 도 4는 도 3에 표시된 I-I' 라인을 따라 두께 방향으로 절단한 단면도이다.

도 3~6에서, 디지타이저(100) 또는 기재층(105)의 상면에 평행하며 서로 교차하는 두 방향을 제1 방향 및 제2 방향으로 정의한다. 예를 들면, 제1 방향 및 제2 방향은 서로 수직하게 교차할 수 있다.

제1 방향은 디지타이저(100)의 너비 방향, 행 방향 혹은 X-방향에 대응될 수 있다. 제2 방향은 디지타이저(100)의 길이 방향, 열 방향 혹은 Y-방향에 대응될 수 있다.

도 3~6과 관련하여, 용어 '행 방향', '열 방향' 등은 절대적인 방향을 지칭하는 것이 아니며, 서로 다른 방향을 지정하는 상대적인 의미로 이해되어야 한다.

도 3~5를 참조하면, 디지타이저는 기재층(210) 상에 형성된 하부 도전층(230) 및 상부 도전층(250)을 포함할 수 있다. 하부 도전층(230) 및 상부 도전층(250)은 층간 절연층(240)을 사이에 두고 서로 다른 층에 분리될 수 있다.

하부 도전층(230)은 제1 하부 도전 라인(232)(도 5 참조) 및 제2 하부 도전 라인(234)을 포함할 수 있다. 상부 도전층(250)은 제1 상부 도전 라인(252) 및 제2 상부 도전 라인(254)(도 5 참조)을 포함할 수 있다.

제1 하부 도전 라인(232) 및 제2 하부 도전 라인(234)은 제2 방향으로 연장할 수 있다. 제1 상부 도전 라인(252) 및 제2 상부 도전 라인(254)은 제1 방향으로 연장할 수 있다.

제2 하부 도전 라인(234) 및 제2 상부 도전 라인(254)은 제1 하부 도전 라인(232) 및 제1 상부 도전 라인(252)보다 작은 너비를 가질 수 있다.

도 3에 도시한 바와 같이, 디지타이저는 제1 도전 코일(50)을 포함할 수 있다. 제1 도전 코일(50)은 제1 방향(또는 행 방향) 도전 코일로서 제공될 수 있다. 제1 도전 코일(50)은 하부 도전층(230)의 제2 하부 도전 라인(234) 및 상부 도전층(250)의 제1 상부 도전 라인(252)이 제1 콘택들(272)에 의해 조합되어 정의될 수 있다. 제2 하부 도전 라인(234) 및 제1 상부 도전 라인(252)은 함께 조합되어 전자기 유도 코일을 형성할 수 있다.

제1 상부 도전 라인(252) 및 제2 하부 도전 라인(234)은 함께 제1 도전 코일(50)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.

예를 들어, 제1 상부 도전 라인(252) 및 제2 하부 도전 라인(234)은 제1 콘택(272)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 상부 도전 라인들(252) 및 복수의 제2 하부 도전 라인들(234)이 복수의 제1 콘택들(272)을 통해 서로 전기적으로 연결되어, 하나의 제1 도전 코일(50) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들어, 하나의 제1 도전 코일(50) 내에 4개의 행 방향 도전 루프들이 포함될 수 있다.

일 실시예에 있어서, 제1 도전 코일(50)의 내측에서부터 외곽부로 순차적으로 제1 행 방향 도전 루프(50a), 제2 행 방향 도전 루프(50b), 제3 행 방향 도전 루프(50c) 및 제4 행 방향 도전 루프(50d)가 순차적으로 배치될 수 있다.

일부 실시예들에 있어서, 행 방향 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 예를 들어, 제1 행 방향 도전 루프(50a), 제2 행 방향 도전 루프(50b), 제3 행 방향 도전 루프(50c) 및 제4 행 방향 도전 루프(50d) 순으로 순차적으로 사이즈가 증가할 수 있다.

제1 콘택(272)은 제1 콘택홀을 통해 층간 절연층(240)을 관통하여 제1 상부 도전 라인(252)과 실질적으로 일체로 형성될 수 있다.

행 방향 도전 루프들 중 어느 하나의 도전 루프에는 제1 입력 라인(282) 및 제1 출력 라인(284)이 연결될 수 있다. 제1 입력 라인(282)으로부터 입력된 전류는 행 방향 도전 루프들을 통해 하부 도전층(230) 및 상부 도전층(250)을 교대로 순환하며, 제1 출력 라인(284)을 통해 배출될 수 있다. 예를 들어, 제1 입력 라인(282)은 제1 행 방향 도전 루프(50a)에 연결되며, 제1 출력 라인(284)은 제4 행 방향 도전 루프(50d)에 연결될 수 있다.

일부 실시예들에 있어서, 제1 입력 라인(282) 및 제1 출력 라인(284)은 하부 도전층(230)에 포함될 수 있다. 일부 실시예들에 있어서, 하부 도전층(230)은 제1 내부 연결 라인(234a)을 더 포함할 수 있다. 예를 들어, 이웃하는 행 방향 도전 루프들이 제1 내부 연결 라인(234a)을 통해 서로 연결될 수 있다.

도 5를 참조하면, 디지타이저는 제2 도전 코일(70)을 포함할 수 있다. 제2 도전 코일(70)은 제2 방향(또는 열 방향) 도전 코일로서 제공될 수 있다. 제2 도전 코일(70)은 하부 도전층(230)의 제1 하부 도전 라인(232) 및 상부 도전층(250)의 제2 상부 도전 라인(254)이 제2 콘택들(274)에 의해 조합되어 정의될 수 있다. 제2 상부 도전 라인(254) 및 제1 하부 도전 라인(232)은 함께 조합되어 전자기 유도 코일을 형성할 수 있다.

제1 하부 도전 라인(232) 및 제2 상부 도전 라인(254)은 함께 제2 도전 코일(70)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.

예를 들어, 제1 하부 도전 라인(232) 및 제2 상부 도전 라인(254)은 제2 콘택(274)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 하부 도전 라인들(232) 및 복수의 제2 상부 도전 라인들(254)이 복수의 제2 콘택들(274)을 통해 서로 전기적으로 연결되어, 하나의 제2 도전 코일(70) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들어, 하나의 제2 도전 코일(70) 내에 4개의 열 방향 도전 루프들이 포함될 수 있다.

일 실시예에 있어서, 제2 도전 코일(70)의 내측에서부터 외곽부로 순차적으로 제1 열 방향 도전 루프(70a), 제2 열 방향 도전 루프(70b), 제3 열 방향 도전 루프(70c) 및 제4 열 방향 도전 루프(70d)가 순차적으로 배치될 수 있다.

일부 실시예들에 있어서, 열 방향 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 예를 들어, 제1 열 방향 도전 루프(70a), 제2 열 방향 도전 루프(70b), 제3 열 방향 도전 루프(70c) 및 제4 열 방향 도전 루프(70d) 순으로 순차적으로 사이즈가 증가할 수 있다.

제2 콘택(274)은 제2 콘택홀을 통해 층간 절연층(240)을 관통하여 제1 하부 도전 라인(232)과 실질적으로 일체로 형성될 수 있다.

열 방향 도전 루프들 중 어느 하나의 도전 루프에는 제2 입력 라인(283) 및 제2 출력 라인(285)이 연결될 수 있다. 제2 입력 라인(283)으로부터 입력된 전류는 열 방향 도전 루프들을 통해 하부 도전층(230) 및 상부 도전층(250)을 교대로 순환하며, 제2 출력 라인(285)을 통해 배출될 수 있다. 예를 들어, 제2 입력 라인(283)은 제1 열 방향 도전 루프(70a)에 연결되며, 제2 배출 라인(285)는 제4 열 방향 도전 루프(70d)에 연결될 수 있다.

일부 실시예들에 있어서, 제2 입력 라인(283) 및 제2 출력 라인(285)은 하부 도전층(230)에 포함될 수 있다.

일부 실시예들에 있어서, 상부 도전층(250)은 외부 연결 라인(254a)을 더 포함할 수 있다. 예를 들어, 외부 연결 라인(254a)에 의해 제2 입력 라인(283) 및 제2 출력 라인(285)이 열 방향 도전 루프들과 제3 콘택을 통해 연결될 수 있다.

일 실시예에 있어서, 외부 연결 라인(254a)은 2개의 서로 다른 제2 도전 코일(70)에 연결될 수도 있다. 예를 들면, 어느 하나의 제2 도전 코일(70)에 연결된 출력 라인(285)은 외부 연결 라인(254a)을 통해 다른 제2 도전 코일(70)의 입력 라인(283)에 연결될 수도 있다.

일부 실시예들에 있어서, 상부 도전층(250)은 제2 내부 연결 라인을 더 포함할 수도 있다. 예를 들어, 제2 내부 연결 라인에 의해 제2 도전 코일(70) 내에서 이웃하는 열 방향 도전 루프들이 서로 연결될 수 있다.

도 3~5를 참조하여 설명한 바와 같이, 하부 도전층(230) 및 상부 도전층(250)을 콘택(272,274)을 통해 연결하여 도전 루프를 형성하므로, 제한된 공간 내에서의 도전 코일의 루프 개수를 효율적으로 증가시키며 전자기 유도 효율성을 향상시킬 수 있다.

도 3,4에서는 하나의 도전 코일 내에 4개의 도전 루프가 포함되는 것으로 도시하였으나, 도전 코일 내의 도전 루프의 개수는 화상 표시 장치의 사이즈 및 해상도 등을 고려하여 조절될 수 있다.

도 5는 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도인데, 설명의 편의를 위해, 도 5에서는 도전 코일의 상세 구조/구성의 도시는 생략되었다. 기재층(210)의 상면 상에 복수의 제1 도전 코일들(50) 및 제2 도전 코일들(70)이 배열될 수 있다.

제1 도전 코일(50)은 제1 방향 혹은 행 방향으로 연장할 수 있다. 복수의 제1 도전 코일들(50)은 제2 방향 또는 열 방향을 따라 배열될 수 있다.

예를 들어, n개의 제1 도전 코일들(50-1 내지 50-n)이 순차적으로 제2 방향을 따라 배열될 수 있다(n은 자연수).

제2 도전 코일(70)은 제2 방향 혹은 열 방향으로 연장할 수 있다. 복수의 제2 도전 코일들(70)은 제1 방향 또는 행 방향을 따라 배열될 수 있다.

예를 들어, m개의 제2 도전 코일들(70-1 내지 70-m)이 순차적으로 제1 방향을 따라 배열될 수 있다.

[실시예]

폴리이미드 기판 상에 접착제를 매개로 구리 도금으로 하부 도전층을 12㎛ 두께로 형성한다. 하부 도전층은 상부에 구리 25중량부, 인듐 45중량부, 산소 30중량부로 구성된 구리 합금의 제1 반사 방지층을 40nm 두께로 포함한다. 또한, 층간 절연층을 형성한 후, 상부 도전층은 구리를 2㎛ 두께로 형성한다. 상부 도전층은 상부에 구리 40중량부, 인듐 20중량부, 산소 40중량부로 구성된 구리 합금의 제2 반사 방지층을 0.04㎛ 두께로 포함한다.

[비교예 1]

제1 반사 방지층 및 제2 반사 방지층을 제외하고, 실시예와 동일 조건으로 형성하였다.

[비교예 2]

하부 도전층 및 상부 도전층은 제1 반사 방지층 및 제2 반사 방지층 대신에 IZO 막을 0.04㎛ 두께로 포함하고, 나머지 조건은 실시예와 동일 조건으로 형성하였다.

아래의 표 1은 실시예, 비교예 1,2의 면품위를 측정한 결과를 나타내었다. 여기서, 표면조도 측정장비는 'Optimap PSD'를 사용하고, 측정 조건은 비접촉식 샘플과 측정장비 간의 거리를 1㎝로 하면서 입사광 파장은 0.1~30.3㎜로 하였다. 측정 방식은 샘플에 입사된 광원이 반사되어 나오는 빛을 CCD 센서로 검출하였다.

	하부 도전층의 면품위	상부 도전층의 면품위	평균 면품위
실시예	0.5	1.3	0.9
비교예1	4.2	5.3	4.7
비교예2	3.3	3.6	3.4

위의 표 1에서, 비교예 1은 하부 도전층(230)에 반사 방지층을 형성하지 않은 경우(단일 Cu), 비교예 2는 하부 도전층(230)에 반사 방지층으로 IZO 막을 형성한 경우(Cu/IZO), 그리고 실시예는 하부 도전층(230)에 구리 합금(구리 25중량부, 인듐 45중량부, 산소 30중량부를 포함)의 제1 반사 방지층(310)을 형성하고 상부 도전층(250)에 구리 합금(구리 25중량부, 인듐 45중량부, 산소 30중량부를 포함)의 제2 반사 방지층(320)을 형성한 경우이고, 표 1의 값은 각각에 대한 면품위 측정값이다.

측정값에서 면품위가 높으면 다양한 방향으로 빛이 반사되어 패널 내 화소 영역으로 입사되고 그 결과 화소 불량(패널 품질 저하)로 이어질 수 있음을 나타내는데, 위의 표 1의 면품위 측정값을 보면, 하부/상부 도전층에 구리 합금의 반사 방지층을 형성하면 면품위를 비교예 1,2와 비교하여 100% 이상 감소, 즉 개선할 수 있음을 확인할 수 있다.

도 7은 본 발명에 따른 디지타이저를 갖는 화상 표시 장치에서 화소 전극의 전압을 테스트한 결과를 도시하고 있다. 측정 장비는 'HP4155A Semiconductor Parameter Analyzer'를 사용하여, -20 ~ +20(V)의 전압 범위에서 조도 스트레스(Illumination Stress)에 따른 TFT의 전기적 특성, 즉 I(전류)-V(전압) 특성을 측정하였다.

도 7은, 하부 도전층(230)에 반사 방지층을 형성하지 않은 경우(단일 Cu, 비교예 1), 하부 도전층(230)에 반사 방지층으로 IZO 막을 형성한 경우(Cu/IZO, 비교예 2), 그리고 하부 도전층(230)에 구리 합금(구리 25중량부, 인듐 45중량부, 산소 30중량부를 포함)의 제1 반사 방지층(310)을 형성하고 상부 도전층(250)에 구리 합금(구리 25중량부, 인듐 45중량부, 산소 30중량부를 포함)의 제2 반사 방지층(320)을 형성한 경우(Cu/구리합금, 실시예)에서, 화소 전극의 동작 전압(게이트 전압) 변화량을 보여주고 있다.

도 7을 보면, 구리 합금을 반사 방지층으로 사용하는 실시예에서는 게이트 전압이 0 V 영역에서 TFT가 온(ON) 상태가 되어 정상 동작하고 있음에 반해, 비교예 1,2에서는 하부 도전층(230) 및 상부 도전층(250)에서 반사된 빛이 TFT 소자에 입사되면서 게이트 전압이 -20 V 영역까지 X축의 음의 방향으로 변하면서 불안정하게 동작하고 있음을 확인할 수 있다. 이와 같이, 디지타이저 도전층에 구리/인듐 합금의 반사 방지층을 형성하면 표시 패널의 화소 전극에 전압 노이즈를 거의 유발하지 않을 수 있다.

아래의 표 2는 실시예 및 비교예 1,2에 대해, 온도 60℃와 상대습도 90% 조건에서 24시간 신뢰성 조건 이후, 하부 도전층 및 상부 도전층의 조합으로 이루어진 루프의 저항 및 반사율을 측정한 결과이다.

	실시예	비교예 1	비교예 2
루프 저항(Ω)	19.5	202	22.5
루프 반사율(%)	8.4	57.3	48.5

위의 표 2에서 보듯이, 구리 도전층에 구리 합금의 반사 방지층을 형성하는 실시예는, 비교예 1과 비교하여 루프 저항과 루프 반사율이 현저하게 개선됨을 확인할 수 있고, 비교예 2와 비교해서는 루프 저항은 비슷하지만 루프 반사율이 현저하게 개선됨을 확인할 수 있다.

이상, 본 발명을 실시예로서 설명하였는데, 이것은 본 발명을 예증하기 위한 것이다. 통상의 기술자라면 이러한 실시예를 다른 형태로 변형하거나 수정할 수 있을 것이다. 그러나, 본 발명의 권리범위는 아래의 특허청구범위에 의해 정해지므로, 그러한 변형이나 수정은 본 발명의 권리범위에 포함되는 것으로 해석될 수 있다.

100 : 표시 패널
200 : 디지타이저
210 : 기재층
220 : 접착층
230 : 하부 도전층
240 : 층간 절연층
250 : 상부 도전층
260 : 패시베이션층
272,274 : 콘택
300 : 반사 방지층
310 : 제1 반사 방지층
320 : 제2 반사 방지층

Claims

기재층;
상기 기재층의 상면 상에 배치된 하부 도전층;
상기 하부 도전층에 형성되며 상기 하부 도전층 보다 낮은 반사율을 갖는 제1 반사 방지층;
상기 하부 도전층 및 제1 반사 방지층을 매립하는 층간 절연층;
상기 층간 절연층에 형성되는 상부 도전층;
상기 상부 도전층에 형성되며 상기 상부 도전층 보다 낮은 반사율을 갖는 제2 반사 방지층; 및
상기 층간 절연층을 관통하여 상기 하부 도전층과 상기 상부 도전층을 전기적으로 연결시키는 콘택을 포함하는, 디지타이저.
청구항 1에 있어서, 상기 하부 도전층은
상기 상부 도전층 보다 표면 조도가 큰, 디지타이저.
청구항 1에 있어서, 상기 제1 반사 방지층과 제2 반사 방지층은
구리-산소 함유 복합 물질을 포함하는, 디지타이저.
청구항 3에 있어서,
상기 구리-산소 함유 복합 물질은 추가 금속을 더 함유하며,
상기 추가 금속은 인듐(In), 란타늄(La), 세슘(Ce), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 마그네슘(Mg) 및 칼슘(Ca)으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 디지타이저.
청구항 3에 있어서, 상기 제1 반사 방지층은
상기 제2 반사 방지층 보다 구리 함유량이 낮은, 디지타이저.
청구항 3에 있어서,
상기 구리-산소 함유 복합 물질은 추가 금속으로 인듐(In)을 포함하고,
상기 제1 반사 방지층은 상기 제2 반사 방지층 보다 인듐(In) 함유량이 높은, 디지타이저.
청구항 1에 있어서, 상기 하부 도전층과 상부 도전층은
구리 전극인, 디지타이저.
청구항 1에 있어서,
상기 하부 도전층은 상기 기재층의 상면에 평행한 제2 방향으로 연장하는 복수의 제1 하부 도전 라인들 및 복수의 제2 하부 도전 라인들을 포함하고,
상기 상부 도전층은 상기 기재층의 상면에 평행하며 상기 제2 방향과 수직한 제1 방향으로 연장하는 복수의 제1 상부 도전 라인들 및 복수의 제2 상부 도전 라인들을 포함하는, 디지타이저.
청구항 8에 있어서, 상기 콘택은,
상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들을 전기적으로 연결시키며 제1 도전 코일을 형성하는 제1 콘택들; 및
상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들을 전기적으로 연결시키며 제2 도전 코일을 형성하는 제2 콘택들을 포함하는, 디지타이저.
청구항 9에 있어서,
상기 제1 도전 코일은 상기 제1 방향으로 연장하며, 상기 제2 방향을 따라 복수의 상기 제1 도전 코일들이 배열되고,
상기 제2 도전 코일은 상기 제2 방향으로 연장하며, 상기 제1 방향을 따라 복수의 상기 제2 도전 코일들이 배열되는, 디지타이저.
청구항 10에 있어서,
상기 제1 도전 코일들은 각각 복수의 제1 도전 루프들을 포함하고,
상기 제2 도전 코일들은 각각 복수의 제2 도전 루프들을 포함하는, 디지타이저.
표시 패널; 및
상기 표시 패널 아래에 배치된 청구항 1~11 중 어느 하나에 따른 디지타이저를 포함하는, 화상 표시 장치.