KR20230122970A - 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 Download PDF

Info

Publication number
KR20230122970A
KR20230122970A KR1020220160271A KR20220160271A KR20230122970A KR 20230122970 A KR20230122970 A KR 20230122970A KR 1020220160271 A KR1020220160271 A KR 1020220160271A KR 20220160271 A KR20220160271 A KR 20220160271A KR 20230122970 A KR20230122970 A KR 20230122970A
Authority
KR
South Korea
Prior art keywords
film
sio
capacitor
multilayer ceramic
internal electrode
Prior art date
Application number
KR1020220160271A
Other languages
English (en)
Inventor
사토시 무라마츠
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20230122970A publication Critical patent/KR20230122970A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

제1 내부전극, 제2 내부전극의 폭방향의 치수를 세라믹층의 폭방향의 치수와 동일하게 했음에도 불구하고, 제조가 용이하며 생산성이 높은 적층 세라믹 콘덴서를 제공한다. 적층된 복수개의 세라믹층과 복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지는 용량 소자를 포함하고, 제1 측면의 적어도 일부분, 제2 측면의 적어도 일부분, 제1 단면의 일부분, 제2 단면의 일부분에 SiO2막이 형성되며, 제1 측면에 형성된 SiO2막이 제1 측면에 노출된 제1 내부전극 및 제2 내부전극을 덮고, 제2 측면에 형성된 SiO2막이 제2 측면에 노출된 제1 내부전극 및 제2 내부전극을 덮으며, 적어도 제1 단면의 SiO2막이 형성되지 않은 외표면, 및 제1 단면에 형성된 SiO2막의 외표면에 제1 외부전극이 형성되고, 적어도 제2 단면의 SiO2막이 형성되지 않은 외표면, 및 제2 단면에 형성된 SiO2막의 외표면에 제2 외부전극이 형성되며, 제1 단면으로 인출된 제1 내부전극과 제1 외부전극이 전기적으로 접속되고, 제2 단면으로 인출된 제2 내부전극과 제2 외부전극이 전기적으로 접속된 것으로 한다.

Description

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법{MULTILAYER CERAMIC CAPACITOR AND METHOD FOR MANUFACTURING MULTILAYER CERAMIC CAPACITOR}
본 발명은 용량 소자의 외표면에 SiO2막이 형성된 적층 세라믹 콘덴서에 관한 것이다. 또한, 본 발명은, 본 발명의 적층 세라믹 콘덴서를 제조함에 적합한 적층 세라믹 콘덴서의 제조 방법에 관한 것이다.
적층 세라믹 콘덴서가 전자 기기, 전기 기기 등에 널리 사용되고 있다.
일반적인 적층 세라믹 콘덴서는 복수개의 세라믹층과 복수개의 제1 내부전극과 복수개의 제2 내부전극이 적층된 용량 소자를 포함하고, 용량 소자의 한쪽 단면(端面)에 제1 외부전극이 형성되며, 용량 소자의 다른 쪽 단면에 제2 외부전극이 형성된다. 그리고 제1 내부전극이 용량 소자의 한쪽 단면으로 인출되어 제1 외부전극과 전기적으로 접속되고, 제2 내부전극이 용량 소자의 다른 쪽 단면으로 인출되어 제2 외부전극과 전기적으로 접속된다.
이와 같은 구조로 이루어지는 적층 세라믹 콘덴서에서, 종래는 제1 내부전극, 제2 내부전극이 용량 소자의 측면에 노출되지 않도록 제1 내부전극, 제2 내부전극의 폭방향 치수를 세라믹층의 폭방향 치수보다도 작게 했었다. 그리고 제1 내부전극, 제2 내부전극을 세라믹층의 폭방향의 중앙에 배치했었다. 이 경우, 용량 소자의 측면을 보았을 때, 제1 내부전극, 제2 내부전극은 용량 소자의 내부로 파고 들어가기 때문에, 용량 소자의 측면에 제1 내부전극, 제2 내부전극은 노출되지 않는다.
그러나, 최근 이 구조와는 다르게 특허문헌 1(일본 공개특허공보 특개2012-142451호) 등에 개시되는 바와 같이, 제1 내부전극, 제2 내부전극의 폭방향 치수를 세라믹층의 폭방향 치수와 동일하게 한 적층 세라믹 콘덴서도 널리 사용되게 되었다. 제1 내부전극, 제2 내부전극의 폭방향 치수를 세라믹층의 폭방향 치수와 동일하게 하여 제1 내부전극, 제2 내부전극의 면적을 크게 하면 적층 세라믹 콘덴서의 정전 용량을 크게 할 수 있기 때문이다.
그러나 제1 내부전극, 제2 내부전극의 폭방향 치수를 세라믹층의 폭방향 치수와 동일하게 하면, 제1 내부전극, 제2 내부전극이 용량 소자의 측면에 노출되어 버린다. 따라서, 특허문헌 1의 적층 세라믹 콘덴서에서는 용량 소자의 측면에, 용량 소자에 적층된 세라믹층과는 다른 세라믹층을 마련하고, 그 세라믹층에 의해 용량 소자의 측면에 노출된 제1 내부전극, 제2 내부전극을 덮는다. 한편, 이하에서 용량 소자의 측면에 마련되는 세라믹층을 사이드 갭·세라믹층이라고 부르는 경우가 있다.
일본 공개특허공보 특개2012-142451호
특허문헌 1의 적층 세라믹 콘덴서에는 사이드 갭·세라믹층을 형성하는 공정이 번잡하고, 생산성이 높지 않다는 문제가 있었다. 특허문헌 1의 적층 세라믹 콘덴서는 예를 들면, 다음의 공정을 거쳐 제조된다.
우선, 다수개의 적층 세라믹 콘덴서를 일괄적으로 제조하기 위해, 복수개의 마더(mother) 세라믹 그린시트를 제작한다. 다음으로, 마더 세라믹 그린시트의 주면(主面)에 제1 내부전극, 또는 제2 내부전극을 형성하기 위한 도전성 페이스트를 원하는 형상으로 도포한다. 다음으로, 제1 내부전극을 형성하기 위한 도전성 페이스트가 도포된 마더 그린시트, 및 제2 내부전극을 형성하기 위한 도전성 페이스트가 도포된 마더 그린시트를 예를 들면 교대로 적층하고, 가압(가압 및 가열)하여 일체화시켜서 미(未)소성의 마더 용량 소자를 제작한다. 다음으로, 미소성의 마더 용량 소자를 개편화된 미소성의 용량 소자로 커팅한다. 이 단계에서는 미소성의 용량 소자의 측면에 제1 내부전극을 형성하기 위한 도전성 페이스트의 층, 및 제2 내부전극을 형성하기 위한 도전성 페이스트의 층이 노출된다.
다음으로, 미소성의 용량 소자의 측면에 사이드 갭·세라믹층을 형성하기 위한 세라믹 페이스트를 도포하거나, 사이드 갭·세라믹층을 형성하기 위한 세라믹 그린시트를 점착한다. 이 결과, 미소성의 용량 소자의 측면에 노출된, 제1 내부전극을 형성하기 위한 도전성 페이스트의 층, 및 제2 내부전극을 형성하기 위한 도전성 페이스트의 층이 도포된 세라믹 페이스트, 또는 점착된 세라믹 그린시트에 의해 덮인다.
다음으로, 측면에 세라믹 페이스트가 도포되었거나 세라믹 그린시트가 점착된 미소성의 용량 소자를 원하는 프로파일에서 소성한다. 이 결과, 미소성의 용량 소자는 소성된 용량 소자가 되고, 측면에 도포된 세라믹 페이스트, 또는 측면에 점착된 세라믹 그린시트는 사이드 갭·세라믹층이 된다. 한편, 소성된 용량 소자의 내부에는 제1 내부전극, 및 제2 내부전극이 형성된다.
마지막으로, 소성된 용량 소자에 제1 외부전극, 및 제2 외부전극을 형성함으로써, 특허문헌 1의 적층 세라믹 콘덴서가 완성된다.
이상의 공정을 포함하는 특허문헌 1의 적층 세라믹 콘덴서에서는 미소성의 용량 소자의 측면에 사이드 갭·세라믹층을 형성하기 위한 세라믹 페이스트를 도포하거나 사이드 갭·세라믹층을 형성하기 위한 세라믹 그린시트를 점착하는 공정이 극히 번잡하다. 즉, 개편화된 1개, 1개의 극히 작은 미소성 용량 소자의 측면에 세라믹 페이스트를 도포하거나 세라믹 그린시트를 점착해야만 하여, 어렵고 시간을 필요로 하는 공정이었다. 그리고 적층 세라믹 콘덴서의 생산성을 저하시키는 요인이었다.
따라서, 본 발명은 제1 내부전극, 제2 내부전극의 폭방향 치수를 세라믹층의 폭방향 치수와 동일하게 했음에도 불구하고, 제조가 용이하며 생산성이 높은 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
상술한 종래의 문제를 해결하기 위해, 본 발명의 한 실시양태에 따른 적층 세라믹 콘덴서는 적층된 복수개의 세라믹층과 복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지며, 높이방향에서 서로 대향하는 제1 주면 및 제2 주면과, 높이방향에 직교하는 길이방향에서 서로 대향하는 제1 단면 및 제2 단면과, 높이방향 및 길이방향에 직교하는 폭방향에서 서로 대향하는 제1 측면 및 제2 측면을 가지는 용량 소자를 포함하고, 제1 내부전극은 폭방향에서 서로 대향하는 2개의 단부(端部)와 길이방향에서 서로 대향하는 2개의 단부를 가지는 직사각형이고, 폭방향에 대향하는 단부 중 하나가 제1 측면에 노출되며, 폭방향에 대향하는 단부 중 다른 하나가 제2 측면에 노출되고, 길이방향에 대향하는 단부 중 하나가 제1 단면으로 인출되며, 제2 내부전극은 폭방향에서 서로 대향하는 2개의 단부와 길이방향에서 서로 대향하는 2개의 단부를 가지는 직사각형이고, 폭방향에 대향하는 단부 중 하나가 제1 측면에 노출되며, 폭방향에 대향하는 단부 중 다른 하나가 제2 측면에 노출되고, 길이방향에 대향하는 단부 중 하나가 제2 단면으로 인출되며, 제1 측면의 적어도 일부분, 제2 측면의 적어도 일부분, 제1 단면의 일부분, 제2 단면의 일부분에 각각 SiO2막이 형성되고, 제1 측면에 형성된 SiO2막이 제1 측면에 노출된 제1 내부전극 및 제2 내부전극을 덮으며, 제2 측면에 형성된 SiO2막이 제2 측면에 노출된 제1 내부전극 및 제2 내부전극을 덮고, 적어도 제1 단면의 SiO2막이 형성되지 않은 외표면, 및 제1 단면에 형성된 SiO2막의 외표면에 제1 외부전극이 형성되며, 적어도 제2 단면의 SiO2막이 형성되지 않은 외표면, 및 제2 단면에 형성된 SiO2막의 외표면에 제2 외부전극이 형성되고, 제1 단면으로 인출된 제1 내부전극과 제1 외부전극이 전기적으로 접속되며, 제2 단면으로 인출된 제2 내부전극과 제2 외부전극이 전기적으로 접속된 것으로 한다.
또한, 본 발명의 한 실시양태에 따른 적층 세라믹 콘덴서의 제조 방법은 적층된 복수개의 세라믹층과 복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지며, 높이방향에서 서로 대향하는 제1 주면 및 제2 주면과, 높이방향에 직교하는 길이방향에서 서로 대향하는 제1 단면 및 제2 단면과, 높이방향 및 길이방향에 직교하는 폭방향에서 서로 대향하는 제1 측면 및 제2 측면을 가지는 용량 소자를 제작하는 공정과, 용량 소자의 외표면 중 원하는 부분에 테트라에톡시실란을 포함한 용액을 도포하는 공정과, 테트라에톡시실란을 가수분해하고, 용량 소자의 외표면 중 원하는 부분에 SiO2막을 형성하는 공정과, 제1 외부전극 및 제2 외부전극을 형성하는 공정을 포함한 것으로 한다.
본 발명의 적층 세라믹 콘덴서는 제1 내부전극, 제2 내부전극의 폭방향 치수를 세라믹층의 폭방향 치수와 동일하게 했음에도 불구하고, 제조가 용이하며 생산성이 높다.
또한, 본 발명의 적층 세라믹 콘덴서는 용량 소자의 제1 측면 및 제2 측면에서 SiO2막이 제1 내부전극, 제2 내부전극을 덮기 때문에 제1 내부전극, 제2 내부전극이 외표면에 노출되지 않는다.
또한, 본 발명의 적층 세라믹 콘덴서는 SiO2막에 의해 용량 소자의 제1 측면, 제2 측면, 제1 단면, 제2 단면으로부터 용량 소자 내부로의 수분의 침입이 억제된다.
본 발명의 적층 세라믹 콘덴서의 제조 방법에 따르면, 본 발명의 적층 세라믹 콘덴서를 용이하면서 높은 생산성으로 제조할 수 있다.
도 1은 제1 실시형태에 따른 적층 세라믹 콘덴서(100)의 사시도이다.
도 2(A), (B)는 각각 적층 세라믹 콘덴서(100)의 분해 사시도이다.
도 3(A), (B)는 각각 적층 세라믹 콘덴서(100)의 분해 정면도이다.
도 4는 적층 세라믹 콘덴서(100)의 단면도이다.
도 5는 적층 세라믹 콘덴서(100)의 주요부 단면도이다.
도 6(A), (B)는 각각 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시하는 공정을 나타내는 설명도이다.
도 7(C), (D)는 도 6(B)에 계속되는 것이며, 각각 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 실시하는 공정을 나타내는 설명도이다.
도 8(A)~(C)는 각각 적층 세라믹 콘덴서(100)의 제조 방법의 일례에서 용량 소자(1)의 외표면에 테트라에톡시실란을 도포하는 공정을 나타내는 설명도이다.
도 9는 제2 실시형태에 따른 적층 세라믹 콘덴서(200)의 단면도이다.
이하, 도면과 함께 본 발명을 실시하기 위한 형태에 대해 설명한다.
한편, 각 실시형태는 본 발명의 실시형태를 예시적으로 나타낸 것이며, 본 발명이 실시형태의 내용에 한정되지는 않는다. 또한, 다른 실시형태에 기재된 내용을 조합하여 실시하는 것도 가능하며, 그 경우의 실시내용도 본 발명에 포함된다. 또한, 도면은 명세서의 이해를 돕기 위한 것으로, 모식적으로 묘화되어 있는 경우가 있으며, 묘화된 구성 요소 또는 구성 요소간 치수의 비율이 명세서에 기재된 그들의 치수의 비율과 일치하지 않는 경우가 있다. 또한, 명세서에 기재되어 있는 구성 요소가 도면에서 생략되어 있는 경우나 개수를 생략하여 묘화되어 있는 경우 등이 있다.
[제1 실시형태]
도 1, 도 2(A), (B), 도 3(A), (B), 도 4, 도 5에 제1 실시형태에 따른 적층 세라믹 콘덴서(100)를 나타낸다. 한편, 도면 중에 적층 세라믹 콘덴서(100)의 높이방향(T), 길이방향(L), 폭방향(W)을 나타내며, 이하의 설명에서 이들 방향으로 언급하는 경우가 있다. 본 실시형태에서는 후술할 용량 소자(1)에서의 세라믹층(1a)의 적층방향을 높이방향(T)으로 했다.
도 1은 적층 세라믹 콘덴서(100)의 사시도이다. 도 2(A)는 분해 사시도이고, 적층 세라믹 콘덴서(100)로부터 후술할 제1 외부전극(5), 제2 외부전극(6)을 생략한 상태를 나타낸다. 도 2(B)도 분해 사시도이며, 적층 세라믹 콘덴서(100)로부터 제1 외부전극(5), 제2 외부전극(6), 후술할 SiO2막(4)을 생략한 상태를 나타낸다. 도 3(A)는 분해 정면도이고, 적층 세라믹 콘덴서(100)로부터 제1 외부전극(5), 제2 외부전극(6)을 생략하고, 후술할 용량 소자(1)의 제1 단면(1C)을 나타낸다. 도 3(B)도 분해 정면도이며, 적층 세라믹 콘덴서(100)로부터 제1 외부전극(5), 제2 외부전극(6), SiO2막(4)을 생략하고, 용량 소자(1)의 제1 단면(1C)을 나타낸다. 도 4는 적층 세라믹 콘덴서(100)의 단면도이고, 도 1에 일점쇄선 화살표로 나타낸 X-X 부분을 나타낸다. 도 5는 적층 세라믹 콘덴서(100)의 주요부 단면도이다.
적층 세라믹 콘덴서(100)는 도 2(B) 등으로부터 알 수 있는 바와 같이, 복수개의 세라믹층(1a)과 복수개의 제1 내부전극(2)과 복수개의 제2 내부전극(3)이 적층된 용량 소자(1)를 포함한다.
세라믹층(1a)의 층수, 제1 내부전극(2)의 층수, 제2 내부전극(3)의 층수는 각각 임의이다. 제1 내부전극(2) 및 제2 내부전극(3)은 각각 세라믹층(1a)들의 층간에 적층된다. 원칙적으로 제1 내부전극(2)과 제2 내부전극(3)은 교대로 적층되지만, 예외가 있어도 된다. 또한, 제1 내부전극(2) 및 제2 내부전극(3) 어느 것도 적층되지 않은 세라믹층(1a)들의 층간이 있어도 된다.
용량 소자(1)는 높이방향(T)에서 서로 대향하는 제1 주면(1A) 및 제2 주면(1B)과, 높이방향(T)에 직교하는 길이방향(L)에서 서로 대향하는 제1 단면(1C) 및 제2 단면(1D)과, 높이방향(T) 및 길이방향(L)에 직교하는 폭방향(W)에서 서로 대향하는 제1 측면(1E) 및 제2 측면(1F)을 가진다.
도 2(B)에 나타내는 바와 같이, 제1 내부전극(2)은 폭방향(W)에서 서로 대향하는 2개의 단부와 길이방향(L)에서 서로 대향하는 2개의 단부를 가지는 직사각형이며, 폭방향(W)에 대향하는 단부 중 하나가 제1 측면(1E)에 노출되고, 폭방향(W)에 대향하는 단부 중 다른 하나가 제2 측면(1F)에 노출되며, 길이방향(L)에 대향하는 단부 중 하나가 제1 단면(1C)으로 인출된다.
제2 내부전극(3)은 폭방향(W)에서 서로 대향하는 2개의 단부와 길이방향(L)에서 서로 대향하는 2개의 단부를 가지는 직사각형이며, 폭방향(W)에 대향하는 단부 중 하나가 제1 측면(1E)에 노출되고, 폭방향(W)에 대향하는 단부 중 다른 하나가 제2 측면(1F)에 노출되며, 길이방향(L)에 대향하는 단부 중 하나가 제2 단면(1D)으로 인출된다.
제1 내부전극(2)의 폭방향(W)의 치수, 제2 내부전극(3)의 폭방향(W)의 치수는 각각 세라믹층(1a)의 폭방향(W)의 치수와 동일하다. 제1 내부전극(2)의 길이방향(L)의 치수, 제2 내부전극(3)의 길이방향(L)의 치수는 각각 세라믹층(1a)의 길이방향(L)의 치수보다도 작다.
용량 소자(1)(세라믹층(1a))의 재질은 임의이며, 예를 들면, BaTiO3을 주성분으로 하는 유전체 세라믹을 사용할 수 있다. 단, BaTiO3 대신에 CaTiO3, SrTiO3, CaZrO3 등, 다른 재질을 주성분으로 하는 유전체 세라믹을 사용해도 된다. 세라믹층(1a)의 두께 치수는 임의인데, 예를 들면, 0.1~1.0㎛이다.
제1 내부전극(2), 제2 내부전극(3)의 주성분은 임의이며, 예를 들면, Ni를 사용할 수 있다. 단, Ni 대신에 Pd, Ag, Cu 등 다른 금속을 사용해도 된다. 또한, Ni나 Pd, Ag, Cu 등은 다른 금속과의 합금이어도 된다. 제1 내부전극(2), 제2 내부전극(3)의 두께 치수는 임의인데, 예를 들면, 0.1~1.0㎛이다.
도 2(A) 등으로부터 알 수 있는 바와 같이, 용량 소자(1)의 외표면에 SiO2막(4)이 형성되어 있다. 본 실시형태에서는 SiO2막(4)은 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 형성되어 있다.
용량 소자(1)의 제1 측면(1E), 제2 측면(1F)에 형성된 SiO2막(4)은 각각 제1 내부전극(2) 및 제2 내부전극(3)을 덮고, 제1 내부전극(2) 및 제2 내부전극(3)이 외표면에 노출되지 않도록 하기 위해 마련되어 있다. 또한, 용량 소자(1)의 제1 측면(1E), 제2 측면(1F)에 형성된 SiO2막(4)은 각각 용량 소자(1)의 제1 측면(1E), 제2 측면(1F)으로부터 용량 소자(1)의 내부로 수분이 침입하는 것을 억제하기 위해 마련되어 있다. 본 실시형태에서는 용량 소자(1)의 제1 측면(1E)의 전체면 및 제2 측면(1F)의 전체면에 SiO2막(4)이 형성되어 있는데, 상기의 기능을 해낸다면 부분적으로 형성된 것이어도 된다.
용량 소자(1)의 제1 단면(1C), 제2 단면(1D)에 형성된 SiO2막(4)은 각각 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)으로부터 용량 소자(1)의 내부로 수분이 침입하는 것을 억제하기 위해 마련되어 있다. 그러나 제1 단면(1C)에서는 제1 내부전극(2)과 후술할 제1 외부전극(5)의 전기적 접속을 도모하고, 제2 단면(1D)에서는 제2 내부전극(3)과 후술할 제2 외부전극(6)의 전기적 접속을 도모할 필요가 있다. 따라서 SiO2막(4)은 이들 전기적 접속을 저해하지 않도록 용량 소자(1)의 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 형성되어 있다.
도 2(A), 도 3(A)에 나타내는 바와 같이, 본 실시형태에서는 SiO2막(4)은 용량 소자(1)의 제1 단면(1C)에 환상(環狀)으로 형성되어 있다. 도시는 하지 않았지만, SiO2막(4)은 용량 소자(1)의 제2 단면(1D)에도 마찬가지로 환상으로 형성되어 있다. 즉, 제1 단면(1C), 제2 단면(1D)에 형성된 SiO2막(4)은 중앙 부분에 SiO2막(4)의 비(非)형성부(4N)를 포함한다. 본 실시형태에서는 비형성부(4N)는 사각형인데, 이 형상은 임의이며, 원형이나, 타원형이나, 사각형 이외의 다각형 등이어도 된다.
본 실시형태에서는 상술한 바와 같이, 용량 소자(1)의 제1 주면(1A)의 전체면 및 제2 주면(1B)의 전체면에도 SiO2막(4)이 형성되어 있다. 이는, 제1 측면(1E), 제2 측면(1F), 제1 단면(1C), 제2 단면(1D)에 추가로, 제1 주면(1A) 및 제2 주면(1B)에도 일체적으로 SiO2막(4)을 형성하고, SiO2막(4)을 용량 소자(1)에 강력하게 접합시키기 위해 마련된 것이다. 또한, 제1 주면(1A) 및 제2 주면(1B)에 형성된 SiO2막(4)은 용량 소자(1)의 내부에 수분이 침입하는 것을 억제하는 기능도 한다. 한편, 제1 주면(1A) 및 제2 주면(1B)에 형성된 SiO2막(4)은 본 발명에서 필수 구성은 아니며, 생략할 수도 있다. 또한, 제1 주면(1A) 및 제2 주면(1B)에 형성된 SiO2막(4)은 전체면이 아닌 일부분에 형성된 것이어도 된다.
SiO2막(4)의 두께 치수는 임의인데, 강도를 유지할 수 있으면서 내습성을 유지할 수 있다면, 가능한 한 작은 편이 바람직하다. 이 관점으로부터는 SiO2막(4)의 각 형성 부분에서의 최대 두께 치수는 1㎛ 이상 5㎛ 이하인 것이 바람직하다. 1㎛ 미만이면 강도, 또는/및 내습성이 저하되기 때문이다. 5㎛를 초과하면 필요 이상으로 크기 때문이다.
한편, 종래의 제1 내부전극, 제2 내부전극의 폭방향의 치수와 세라믹층의 폭방향의 치수가 동일한 크기인 적층 세라믹 콘덴서에서 용량 소자의 측면에 형성되는 사이드 갭·세라믹층의 두께 치수는 예를 들면, 15㎛~20㎛ 정도이었다. 따라서, 본 발명과 같이 용량 소자(1)의 제1 측면(1E), 제2 측면(1F)에 사이드 갭·세라믹층 대신에 SiO2막(4)을 형성하면, 적층 세라믹 콘덴서의 폭방향(W)의 치수를 작게 할 수 있다. 혹은, 적층 세라믹 콘덴서의 폭방향(W)의 치수가 일정하면, 제1 내부전극(2)의 폭방향(W)의 치수, 제2 내부전극의 폭방향(W)의 치수, 세라믹층(1a)의 폭방향(W)의 치수를 각각 크게 할 수 있기 때문에, 정전 용량을 크게 할 수 있다.
도 1, 도 4 등에 나타내는 바와 같이, 용량 소자(1)의 제1 단면(1C)의 SiO2막(4)이 형성되지 않은 외표면, 및 제1 단면(1C)에 형성된 SiO2막의 외표면에 제1 외부전극(5)이 형성되어 있다. 마찬가지로, 용량 소자(1)의 제2 단면(1D)의 SiO2막(4)이 형성되지 않은 외표면, 및 제2 단면(1D)에 형성된 SiO2막(4)의 외표면에 제2 외부전극(6)이 형성되어 있다.
본 실시형태에서는 제1 외부전극(5)은 캡 형상으로 형성되어 있고, 제1 단면(1C)으로부터 제1 주면(1A), 제2 주면(1B), 제1 측면(1E), 제2 측면(1F)에 각각 형성된 SiO2막(4) 상으로 연출(延出)되어 형성되어 있다. 마찬가지로, 제2 외부전극(6)도 캡 형상으로 형성되어 있고, 제2 단면(1D)으로부터 제1 주면(1A), 제2 주면(1B), 제1 측면(1E), 제2 측면(1F)에 각각 형성된 SiO2막(4) 상으로 연출되어 형성되어 있다.
용량 소자(1)의 제1 단면(1C)으로 인출된 제1 내부전극(2)과, 제1 외부전극(5)이 전기적으로 접속되어 있다. 용량 소자(1)의 제2 단면(1D)으로 인출된 제2 내부전극(3)과, 제2 외부전극(6)이 전기적으로 접속되어 있다.
제1 외부전극(5)과 제2 외부전극(6)이란, 동일한 재질(주성분)을 사용하여 동일한 구조로 형성되어 있다. 제1 외부전극(5), 제2 외부전극(6)의 재질, 구조는 임의인데, 본 실시형태에서는 하부 외부전극층(7)과 제1 도금층(8)과 제2 도금층(9)의 3층 구조로 형성되어 있다.
본 실시형태에서는 하부 외부전극층(7)의 주성분으로 Cu 및 유리를 사용했다. 단, Cu 대신에 Ag, Ni 등 다른 금속을 사용해도 된다. 또한, Cu나 Ag, Ni 등은 다른 금속과의 합금이어도 된다. 한편, 하부 외부전극층(7)은 유리가 포함되지 않은 것이어도 된다. 하부 외부전극층(7)의 두께 치수는 임의인데, 예를 들면, 2㎛~100㎛이다.
본 실시형태에서는 제1 도금층(8)을 Ni 도금층, 제2 도금층(9)을 Sn 도금층으로 했다. 제1 도금층(8), 제2 도금층(9)의 두께 치수는 임의인데, 예를 들면, 0.1㎛~5.0㎛이다.
본 실시형태에 따른 적층 세라믹 콘덴서(100)는 용량 소자(1)의 제1 측면(1E) 및 제2 측면(1F)에서 SiO2막(4)이 제1 내부전극(2), 제2 내부전극(3)을 덮기 때문에 제1 내부전극(2), 제2 내부전극(3)이 외표면에 노출되지 않는다.
또한, 본 실시형태에 따른 적층 세라믹 콘덴서(100)는 SiO2막(4)에 의해 용량 소자(1)의 제1 주면(1A), 제2 주면(1B), 제1 측면(1E), 제2 측면(1F), 제1 단면(1C), 제2 단면(1D)으로부터 용량 소자(1)의 내부로 수분이 침입하는 것이 억제되어 있다.
(적층 세라믹 콘덴서(100)의 제조 방법의 일례)
제1 실시형태에 따른 적층 세라믹 콘덴서(100)는 예를 들면, 도 6(A)~도 7(D)에 나타내는 방법으로 제조할 수 있다.
(1) 용량 소자(1) 제작
도 6(A)에 나타내는 용량 소자(1)를 제작한다. 용량 소자(1)는 예를 들면, 다음의 방법으로 제작할 수 있다.
도시하지 않으나, 우선 유전체 세라믹스의 분말, 바인더 수지, 용제 등을 준비하고, 이들을 습식 혼합하여 세라믹 슬러리를 제작한다.
다음으로, 캐리어 필름 상에 세라믹 슬러리를 다이 코터, 그라비어 코터, 마이크로 그라비어 코터 등을 이용하여 시트 형상으로 도포하고, 건조시켜서 마더 세라믹 그린시트를 제작한다. 마더 세라믹 그린시트는 다수개의 적층 세라믹 콘덴서를 일괄적으로 제조하기 위해, 세라믹층(1a)용 세라믹 그린시트를 평면방향에 다수개 포함한 세라믹 그린시트이다.
다음으로, 소정의 마더 세라믹 그린시트의 주면에 제1 내부전극(2)을 형성하기 위해, 미리 준비한 도전성 페이스트를 원하는 패턴 형상으로 인쇄한다. 또한, 다른 소정의 마더 세라믹 그린시트의 주면에 제2 내부전극(3)을 형성하기 위해, 미리 준비한 도전성 페이스트를 원하는 패턴 형상으로 인쇄한다. 한편, 용량 소자(1)에서 상하로 적층되는 보호층용 세라믹층(1a)을 제작하기 위한 마더 세라믹 그린시트에는 도전성 페이스트는 인쇄하지 않는다.
다음으로, 마더 세라믹 그린시트를 소정 순서로 적층하고, 가열 압착하여 일체화시켜서 미소성의 마더 용량 소자를 제작한다.
다음으로, 미소성의 마더 용량 소자를 개편화된 복수개의 미소성의 용량 소자로 커팅한다.
다음으로, 미소성의 용량 소자에 배럴 연마를 실시한다. 이 배럴 연마는 미소성의 용량 소자의 능선을 라운드형으로 하여, 미소성의 용량 소자들이 충돌해도 서로 흠집이 생기지 않게 하기 위해 실시하는 것이다. 이 때, 미소성의 용량 소자의 단면을 보면, 단면의 중앙 영역의 높이가 단면의 외측 영역의 높이보다도 높아진다.
다음으로, 미소성의 용량 소자를 원하는 프로파일에서 소성한다. 이 결과, 미소성의 용량 소자는 복수개의 세라믹층(1a)과 복수개의 제1 내부전극(2)과 복수개의 제2 내부전극(3)이 적층된 용량 소자(1)가 된다. 용량 소자(1)의 제1 측면(1E), 제2 측면(1F)에는 제1 내부전극(2)과 제2 내부전극(3)이 노출되어 있다.
(2) (임의의 공정)용량 소자(1)에 대한 배럴 연마
다음으로, 필요하다면 소성 후의 용량 소자(1)에 배럴 연마를 실시한다. 배럴 연마 후에 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)을 보면, 중앙 영역의 높이가 외측 영역의 높이보다도 더 높아진다.
(3) 용량 소자(1)의 외표면에 대한 테트라에톡시실란(TEOS) 도포
다음으로, 도 6(B)에 나타내는 바와 같이 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 각각 테트라에톡시실란(tetraethoxysilane;TEOS)(14)을 도포한다. 테트라에톡시실란(14)은 예를 들면, 도 8(A)~(C)에 나타내는 방법으로 용량 소자(1)의 외표면에 도포할 수 있다.
우선, 도 8(A)에 나타내는 바와 같이, 복수개의 용량 소자(1)를 한 쌍의 지그(jig)(15a, 15b) 사이에 유지한다. 보다 구체적으로는 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)을 지그(15a, 15b)에 접촉시켜서 유지한다. 지그(15a, 15b)의 상세에 대해서는 임의인데, 용량 소자(1)에 접촉하는 표면에 점착성을 가지는 것이 바람직하다. 지그(15a, 15b)는 예를 들면, 금속판의 표면에 점착층을 형성한 것으로 이루어진다. 혹은, 지그(15a, 15b)는 예를 들면, 표면에 점착성을 가지며 어느 정도 경도를 포함한 판 형상의 고무로 이루어진다. 혹은, 지그(15a, 15b)는 예를 들면, 표면에 점착성을 가지며 어느 정도 경도를 포함한 점착 시트이어도 된다.
복수개의 용량 소자(1)의 지그(15a, 15b)에 의한 유지는 예를 들면, 다음의 방법으로 실시할 수 있다. 우선, 주면에 복수개의 수납부가 형성된 플레이트(도시하지 않음)를 준비한다. 다음으로, 복수개의 수납부에 각각 용량 소자(1)를 수납한다. 이 때, 수납부의 바닥에 용량 소자(1)의 제1 단면(1C) 또는 제2 단면(1D)이 접촉하도록 한다. 다음으로, 수납부에 수용된 복수개의 용량 소자(1)의, 수납부로부터 노출된 제1 단면(1C) 또는 제2 단면(1D)에 지그(15a)를 장착한다(지그(15a) 표면의 점착성에 의해 양자는 서로 부착됨). 다음으로, 지그(15a)에 장착된 복수개의 용량 소자(1)를 플레이트에서 꺼낸다. 다음으로, 복수개의 용량 소자(1)의 지그(15a)에 장착되지 않은 제1 단면(1C) 또는 제2 단면(1D)에 지그(15b)를 장착한다. 이상으로부터, 복수개의 용량 소자(1)를 한 쌍의 지그(15a, 15b) 사이에 유지할 수 있다.
한편, 상술한 바와 같이, 용량 소자(1)를 제작했을 때의 미소성 용량 소자에 대한 배럴 연마, 및/또는 용량 소자(1)를 제작한 후의 용량 소자(1)에 대한 배럴 연마에 의해, 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)은 중앙 영역의 높이가 외측 영역의 높이보다도 높아진다. 따라서, 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)은 중앙 영역에서 지그(15a, 15b)에 부착되고, 외측 영역은 지그(15a, 15b)에 부착되지 않으며, 극간이 생긴다.
다음으로, 도 8(B)에 나타내는 바와 같이 테트라에톡시실란(14)을 준비하고, 배스(bath)(16)에 수용한다. 테트라에톡시실란(14)은 단독으로 준비되어도 된다. 혹은 테트라에톡시실란(14)은 다른 액체와 혼합된 상태로 준비되어도 된다. 예를 들면, 테트라에톡시실란(14)은 에톡시기의 일부를 메틸기로 치환한 메틸트리에톡시실란(MTES) 등과 혼합된 상태로 준비되어도 된다.
계속해서, 마찬가지로 도 8(B)에 나타내는 바와 같이, 배스(16)에 수용된 테트라에톡시실란(14)에, 지그(15a, 15b) 사이에 유지된 복수개의 용량 소자(1)를 침지한다.
다음으로, 배스(16)에 수용된 테트라에톡시실란(14)으로부터, 지그(15a, 15b) 사이에 유지된 복수개의 용량 소자(1)를 꺼낸다. 계속해서, 도 8(C)에 나타내는 바와 같이 지그(15a, 15b)로부터 용량 소자(1)를 떼어낸다.
이 결과, 도 6(B)에 나타내는 바와 같이, 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 테트라에톡시실란(14)이 도포된다. 한편, 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)에서는 지그(15a, 15b)와의 사이에 극간이 생겨 있던 외측 영역에만 테트라에톡시실란(14)이 환상으로 도포된다.
이 점으로부터 알 수 있는 바와 같이, 지그(15a, 15b) 사이에 용량 소자(1)를 유지시킴으로써 용량 소자(1)는 테트라에톡시실란(14)을 도포하는 부분이 외부에 노출되고, 테트라에톡시실란(14)을 도포하지 않은 부분이 지그(15a, 15b)에 의해 가려진 것이 된다. 즉, 지그(15a, 15b)는 용량 소자(1)를 배스(16)에 수용된 테트라에톡시실란(14)에 침지할 때의 마스킹으로서 기능하게 된다.
(4) SiO2막(4)의 형성(테트라에톡시실란(TEOS)의 가수분해)
다음으로, 도 7(A)에 나타내는 바와 같이, 용량 소자(1)의 외표면에 도포된 테트라에톡시실란을 가수분해하고, 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 SiO2막(4)을 형성한다. 가수분해의 조건은 임의인데, 본 실시형태에서는 테트라에톡시실란이 도포된 용량 소자(1)를 온도 60℃ 이상, 습도 90% 이상의 환경하에서 60분간 방치했다. 이 결과, 용량 소자(1)에 도포된 테트라에톡시실란은 에탄올과 SiO2로 분해되고, 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 SiO2막(4)이 형성되었다.
(5) 제1 외부전극(5), 제2 외부전극(6) 형성
다음으로, 도 7(B)에 나타내는 바와 같이, 용량 소자(1)의 한쪽 단부에 제1 외부전극(5)을 형성하고, 다른 쪽 단부에 제2 외부전극(6)을 형성한다. 본 실시형태에서는 우선, 용량 소자(1)의 양 단부에 각각 Cu를 주성분으로 하는 도전성 페이스트를 도포하고 베이킹하여, 하부 외부전극층(7)을 형성한다. 다음으로, 하부 외부전극층(7) 상에 제1 도금층(8)으로서 Ni 도금층을 형성한다. 다음으로, 제1 도금층(8) 상에 제2 도금층(9)으로서 Sn 도금층을 형성한다. 이상으로부터, 제1 실시형태에 따른 적층 세라믹 콘덴서(100)가 완성된다.
본 실시형태의 적층 세라믹 콘덴서(100)의 제조 방법에 따르면, 적층 세라믹 콘덴서(100)가 제1 내부전극(2), 제2 내부전극(3)의 폭방향(W)의 치수와 세라믹층(1a)의 폭방향(W)의 치수가 동일함에도 불구하고, 적층 세라믹 콘덴서(100)를 용이하면서 높은 생산성으로 제조할 수 있다. 이는, 종래의 용량 소자의 측면에 사이드 갭·세라믹층을 형성하는 방법에 비해, 본 실시형태의 적층 세라믹 콘덴서(100)의 제조 방법으로는 용량 소자(1)의 제1 측면(1E), 제2 측면(1F)에 극히 용이하게 SiO2막(4)을 형성할 수 있기 때문이다. 본 실시형태의 적층 세라믹 콘덴서(100)의 제조 방법에 따르면, 다수개의 용량 소자(1)의 제1 측면(1E), 제2 측면(1F)에 일괄적으로 SiO2막(4)을 형성할 수 있다.
[제2 실시형태]
도 9에 제2 실시형태에 따른 적층 세라믹 콘덴서(200)를 나타낸다. 한편, 도 9는 적층 세라믹 콘덴서(200)의 단면도이다.
제2 실시형태에 따른 적층 세라믹 콘덴서(200)는 상술한 제1 실시형태의 적층 세라믹 콘덴서(100)의 구성에 새로운 구성을 추가했다. 구체적으로는 적층 세라믹 콘덴서(100)에서는 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 SiO2막(4)을 형성했다. 적층 세라믹 콘덴서(200)에서는 이 SiO2막(4) 상에 추가로 TiO2막(24)을 형성했다. 한편, 본 실시형태에서는 SiO2막(4) 상의 전체면에 TiO2막(24)을 형성했는데, TiO2막(24)은 SiO2막(4) 상의 전체면에 형성할 필요는 없고, 적어도 일부분에 형성하면 된다.
SiO2막(4) 상에 대한 TiO2막(24)의 형성은 예를 들면, 다음 방법으로 실시할 수 있다. 우선, 상술한 적층 세라믹 콘덴서(100)의 제조 방법에 따라 용량 소자(1)의 제1 주면(1A)의 전체면, 제2 주면(1B)의 전체면, 제1 측면(1E)의 전체면, 제2 측면(1F)의 전체면, 제1 단면(1C)의 일부분, 제2 단면(1D)의 일부분에 SiO2막(4)을 형성한다. 다음으로, 다시 지그(15a, 15b)를 준비하고, SiO2막(4)이 형성된 복수개의 용량 소자(1)를 지그(15a, 15b) 사이에 유지한다. 다음으로, 지그(15a, 15b) 사이에 유지된 용량 소자(1)의 SiO2막(4) 상에 TiO2막을 증착시킨다. 그리고 마지막으로, 지그(15a, 15b) 사이에 유지된 용량 소자(1)를 가열하고, 증착시킨 TiO2막을 정착시켜서 SiO2막(4) 상에 TiO2막(24)을 형성한다.
SiO2막(4)은 내습성은 높으나, 용제나 도금액에 의한 부식에는 약한 경우가 있다. 적층 세라믹 콘덴서(200)는 용제나 도금액에 의한 용량 소자(1)(제1 내부전극(2), 제2 내부전극(3)을 포함)의 부식을 TiO2막(24)에 의해 억제할 수 있다.
이상, 실시형태에 따른 적층 세라믹 콘덴서(100, 200)에 대해 설명했다. 그러나 본 발명이 상술한 내용에 한정되지는 않으며, 발명의 취지를 따라 다양한 변경을 이룰 수 있다.
예를 들면, 적층 세라믹 콘덴서(100, 200)에서는 용량 소자(1)의 제1 단면(1C), 제2 단면(1D)에 환상으로 형성된 SiO2막(4)의 비형성부(4N)의 형상이 사각형이었는데, 비형성부(4N)의 형상은 임의이며, 원형이나, 타원형이나, 사각형 이외의 다각형 등이어도 된다.
또한, 적층 세라믹 콘덴서(100, 200)에서는 용량 소자(1)의 제1 주면(1A) 및 제2 주면(1B)에도 SiO2막(4)을 형성했는데, 이들 SiO2막(4)은 생략해도 된다.
또한, 적층 세라믹 콘덴서(100, 200)에서는 용량 소자(1)의 제1 측면(1E)의 전체면 및 제2 측면(1F)의 전체면에 SiO2막(4)을 형성했는데, 이들 SiO2막(4)은 제1 내부전극(2) 및 제2 내부전극(3)을 덮을 수 있는 것이라면 부분적으로 형성된 것이어도 된다.
본원 발명의 한 실시양태에 따른 적층 세라믹 콘덴서는 "과제의 해결 수단" 란에 기재한 바와 같다.
본 적층 세라믹 콘덴서에서 SiO2막이 제1 측면의 전체면, 및 제2 측면의 전체면에 형성되는 것도 바람직하다. 이 경우에는 용량 소자의 제1 측면, 제2 측면으로부터 용량 소자의 내부로 수분이 침입하는 것을 보다 확실하게 억제할 수 있다.
SiO2막이 용량 소자의 제1 주면의 전체면, 및 제2 주면의 전체면에 형성되는 것도 바람직하다. 이 경우에는 SiO2막(4)으로 용량 소자(1)를 뒤덮을 수 있고, SiO2막(4)이 용량 소자(1)에 강력하게 접합된다.
제1 외부전극, 및 제2 외부전극을 제거하고, 용량 소자의 제1 단면, 또는/및 제2 단면을 보았을 때 SiO2막이 제1 단면, 또는/및 제2 단면에 환상으로 형성되는 것도 바람직하다. 이 경우에는 제1 내부전극과 제1 외부전극의 전기적 접합, 및 제2 내부전극과 제2 외부전극의 전기적 접합의 열화(劣化)를 억제하면서, 용량 소자의 제1 단면, 제2 단면으로부터 용량 소자의 내부로 수분이 침입하는 것을 억제할 수 있다.
용량 소자의 제1 측면에 형성된 SiO2막, 및 제2 측면에 형성된 SiO2막의 최대 두께 치수가 1㎛ 이상, 5㎛ 이하인 것도 바람직하다. 1㎛ 미만이면, SiO2막의 강도나 내습성이 저하되기 때문이다. 5㎛를 초과하면, 필요 이상으로 커지기 때문이다.
SiO2막의 외표면의 적어도 일부분에 TiO2막이 형성되는 것도 바람직하다. 이 경우에는 TiO2막에 의해 용제나 도금액에 의한 용량 소자(제1 내부전극, 제2 내부전극을 포함)의 부식을 억제할 수 있다.
제1 외부전극의 외표면, 및 제2 외부전극의 외표면에 적어도 1층의 도금층이 형성되는 것도 바람직하다. 예를 들면, 하부 전극층 상에 제1 도금층으로서 Ni도금층, 제2 도금층으로서 Sn 도금층을 형성하면, Ni 도금층에 의해 솔더 내열성을 향상시키고, Sn 도금층에 의해 솔더링성을 향상시킬 수 있다.
본원 발명의 한 실시양태에 따른 적층 세라믹 콘덴서의 제조 방법은 "과제의 해결 수단" 란에 기재한 바와 같다.
본 적층 세라믹 콘덴서의 제조 방법에서 용량 소자의 외표면 중 원하는 부분에 테트라에톡시실란을 포함한 용액을 도포하는 공정이, 용량 소자의 SiO2막을 형성하지 않은 부분에 마스킹을 한 후에 테트라에톡시실란을 포함한 용액에 용량 소자를 침지하는 공정인 것도 바람직하다. 이 경우에는 극히 효율적으로 용량 소자의 외표면 중 원하는 부분에 테트라에톡시실란을 도포할 수 있다.
용량 소자를 제작하는 공정이 미소성의 용량 소자를 제작하는 공정과, 미소성의 용량 소자를 배럴 연마하는 공정과, 미소성의 용량 소자를 소성하는 공정을 포함하는 것도 바람직하다. 이 경우에는 용량 소자의 제1 단면, 제2 단면에서 중앙 영역의 높이가 외측 영역의 높이보다도 높아진다.
용량 소자를 제작하는 공정보다도 후이자, 용량 소자의 외표면 중 원하는 부분에 테트라에톡시실란을 포함한 용액을 도포하는 공정보다도 전에 용량 소자를 배럴 연마하는 공정을 포함하는 것도 바람직하다. 이 경우에는 용량 소자의 제1 단면, 제2 단면에서 중앙 영역의 높이가 외측 영역의 높이보다도 더 높아진다.
용량 소자의 외표면 중 원하는 부분에 SiO2막을 형성하는 공정보다도 후이자, 제1 외부전극 및 제2 외부전극을 형성하는 공정보다도 전에 SiO2막의 외표면의 적어도 일부분에 TiO2막을 형성하는 공정을 포함하는 것도 바람직하다. 이 경우에는 TiO2막에 의해 용제나 도금액에 의한 용량 소자(제1 내부전극, 제2 내부전극을 포함)의 부식을 억제할 수 있다. 한편, TiO2막을 형성하는 공정은 예를 들면, SiO2막의 외표면에 TiO2막을 증착시키고, 추가로 가열하는 공정으로 할 수 있다.
1: 용량 소자 1a: 세라믹층
2: 제1 내부전극 3: 제2 내부전극
4: SiO2막 5: 제1 외부전극
6: 제2 외부전극 7: 하부 외부전극층
8: 제1 도금층 9: 제2 도금층
14: 테트라에톡시실란(TEOS) 15a, 15b: 지그(마스킹)
16: 배스 24: TiO2막

Claims (13)

  1. 적층된 복수개의 세라믹층과 복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지며, 높이방향에서 서로 대향하는 제1 주면(主面) 및 제2 주면과, 상기 높이방향에 직교하는 길이방향에서 서로 대향하는 제1 단면(端面) 및 제2 단면과, 상기 높이방향 및 상기 길이방향에 직교하는 폭방향에서 서로 대향하는 제1 측면 및 제2 측면을 가지는 용량 소자를 포함하고,
    상기 제1 내부전극은 상기 폭방향에서 서로 대향하는 2개의 단부(端部)와 상기 길이방향에서 서로 대향하는 2개의 단부를 가지는 직사각형이고, 상기 폭방향에 대향하는 상기 단부 중 하나가 상기 제1 측면에 노출되며, 상기 폭방향에 대향하는 상기 단부 중 다른 하나가 상기 제2 측면에 노출되고, 상기 길이방향에 대향하는 상기 단부 중 하나가 상기 제1 단면으로 인출되며,
    상기 제2 내부전극은 상기 폭방향에서 서로 대향하는 2개의 단부와 상기 길이방향에서 서로 대향하는 2개의 단부를 가지는 직사각형이고, 상기 폭방향에 대향하는 상기 단부 중 하나가 상기 제1 측면에 노출되며, 상기 폭방향에 대향하는 상기 단부 중 다른 하나가 상기 제2 측면에 노출되고, 상기 길이방향에 대향하는 상기 단부 중 하나가 상기 제2 단면으로 인출되며,
    상기 제1 측면의 적어도 일부분, 상기 제2 측면의 적어도 일부분, 상기 제1 단면의 일부분, 상기 제2 단면의 일부분에 각각 SiO2막이 형성되고,
    상기 제1 측면에 형성된 상기 SiO2막이 상기 제1 측면에 노출된 상기 제1 내부전극 및 상기 제2 내부전극을 덮으며,
    상기 제2 측면에 형성된 상기 SiO2막이 상기 제2 측면에 노출된 상기 제1 내부전극 및 상기 제2 내부전극을 덮고,
    적어도, 상기 제1 단면의 상기 SiO2막이 형성되지 않은 외표면, 및 상기 제1 단면에 형성된 상기 SiO2막의 외표면에 제1 외부전극이 형성되며,
    적어도, 상기 제2 단면의 상기 SiO2막이 형성되지 않은 외표면, 및 상기 제2 단면에 형성된 상기 SiO2막의 외표면에 제2 외부전극이 형성되고,
    상기 제1 단면으로 인출된 상기 제1 내부전극과, 상기 제1 외부전극이 전기적으로 접속되며,
    상기 제2 단면으로 인출된 상기 제2 내부전극과, 상기 제2 외부전극이 전기적으로 접속된, 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 SiO2막이, 상기 제1 측면의 전체면, 및 상기 제2 측면의 전체면에 형성된, 적층 세라믹 콘덴서.
  3. 제1항에 있어서,
    상기 SiO2막이, 상기 제1 주면의 전체면, 및 상기 제2 주면의 전체면에 형성된, 적층 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 외부전극 및 상기 제2 외부전극 중 적어도 어느 하나를 제거하고,
    상기 제1 단면 및 상기 제2 단면 중 적어도 어느 하나를 보았을 때,
    상기 SiO2막이, 상기 제1 단면 및 상기 제2 단면 중 적어도 어느 하나에 환상(環狀)으로 형성된, 적층 세라믹 콘덴서.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 측면에 형성된 상기 SiO2막, 및 상기 제2 측면에 형성된 상기 SiO2막의 최대 두께 치수가 1㎛ 이상 5㎛ 이하인, 적층 세라믹 콘덴서.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 SiO2막의 외표면의 적어도 일부분에 TiO2막이 형성된, 적층 세라믹 콘덴서.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 외부전극의 외표면, 및 상기 제2 외부전극의 외표면에 적어도 1층의 도금층이 형성된, 적층 세라믹 콘덴서.
  8. 적층된 복수개의 세라믹층과 복수개의 제1 내부전극과 복수개의 제2 내부전극을 가지며, 높이방향에서 서로 대향하는 제1 주면(主面) 및 제2 주면과, 상기 높이방향에 직교하는 길이방향에서 서로 대향하는 제1 단면(端面) 및 제2 단면과, 상기 높이방향 및 상기 길이방향에 직교하는 폭방향에서 서로 대향하는 제1 측면 및 제2 측면을 가지는 용량 소자를 제작하는 공정과,
    상기 용량 소자의 외표면 중 원하는 부분에 테트라에톡시실란을 포함한 용액을 도포하는 공정과,
    상기 테트라에톡시실란을 가수분해하고, 상기 용량 소자의 외표면 중 원하는 부분에 SiO2막을 형성하는 공정과,
    제1 외부전극 및 제2 외부전극을 형성하는 공정을 포함한, 적층 세라믹 콘덴서의 제조 방법.
  9. 제8항에 있어서,
    상기 용량 소자의 외표면 중 원하는 부분에 상기 테트라에톡시실란을 포함한 용액을 도포하는 공정이
    상기 용량 소자의 상기 SiO2막을 형성하지 않은 부분에 마스킹을 한 후에 테트라에톡시실란을 포함한 용액에 상기 용량 소자를 침지하는 공정인, 적층 세라믹 콘덴서의 제조 방법.
  10. 제8항에 있어서,
    상기 용량 소자를 제작하는 공정이
    미(未)소성의 용량 소자를 제작하는 공정과,
    상기 미소성의 용량 소자를 배럴 연마하는 공정과,
    상기 미소성의 용량 소자를 소성하는 공정을 포함하는, 적층 세라믹 콘덴서의 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 용량 소자를 제작하는 공정보다도 후이자,
    상기 용량 소자의 외표면 중 원하는 부분에 테트라에톡시실란을 포함한 용액을 도포하는 공정보다도 전에
    상기 용량 소자를 배럴 연마하는 공정을 포함한, 적층 세라믹 콘덴서의 제조 방법.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 용량 소자의 외표면 중 원하는 부분에 SiO2막을 형성하는 공정보다도 후이자,
    상기 제1 외부전극 및 제2 외부전극을 형성하는 공정보다도 전에
    상기 SiO2막의 외표면의 적어도 일부분에 TiO2막을 형성하는 공정을 포함한, 적층 세라믹 콘덴서의 제조 방법.
  13. 제12항에 있어서,
    상기 TiO2막을 형성하는 공정이
    상기 SiO2막의 외표면에 TiO2막을 증착시키고, 추가로 가열하는 공정인, 적층 세라믹 콘덴서의 제조 방법.
KR1020220160271A 2022-02-15 2022-11-25 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 KR20230122970A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-021676 2022-02-15
JP2022021676A JP2023118621A (ja) 2022-02-15 2022-02-15 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (1)

Publication Number Publication Date
KR20230122970A true KR20230122970A (ko) 2023-08-22

Family

ID=87558994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220160271A KR20230122970A (ko) 2022-02-15 2022-11-25 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법

Country Status (4)

Country Link
US (1) US20230260710A1 (ko)
JP (1) JP2023118621A (ko)
KR (1) KR20230122970A (ko)
CN (1) CN116612989A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142451A (ja) 2010-12-29 2012-07-26 Murata Mfg Co Ltd グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142451A (ja) 2010-12-29 2012-07-26 Murata Mfg Co Ltd グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20230260710A1 (en) 2023-08-17
CN116612989A (zh) 2023-08-18
JP2023118621A (ja) 2023-08-25

Similar Documents

Publication Publication Date Title
JP6978163B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102112107B1 (ko) 전자부품 및 전자부품의 제조 방법
KR101648392B1 (ko) 세라믹 전자부품 및 유리 페이스트
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
KR20150134274A (ko) 적층 세라믹 콘덴서
KR101896286B1 (ko) 적층 세라믹 콘덴서의 제조 방법
KR102366445B1 (ko) 적층 세라믹 전자부품
KR101925286B1 (ko) 적층 세라믹 전자부품
KR101849095B1 (ko) 전자부품
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
KR102412702B1 (ko) 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
CN112242252A (zh) 层叠陶瓷电容器
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2012009679A (ja) セラミック電子部品及びその製造方法
JPH11251204A (ja) セラミック電子部品およびその製造方法
JP2012009556A (ja) セラミック電子部品及びその製造方法
KR20230122970A (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP7215410B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2018160500A (ja) 電子部品の製造方法
CN216015096U (zh) 层叠陶瓷电容器
WO2024075427A1 (ja) 積層セラミックコンデンサ
KR101528431B1 (ko) 적층 세라믹 콘덴서
JP2022077451A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal