KR20230118725A - Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법 - Google Patents

Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법 Download PDF

Info

Publication number
KR20230118725A
KR20230118725A KR1020220014598A KR20220014598A KR20230118725A KR 20230118725 A KR20230118725 A KR 20230118725A KR 1020220014598 A KR1020220014598 A KR 1020220014598A KR 20220014598 A KR20220014598 A KR 20220014598A KR 20230118725 A KR20230118725 A KR 20230118725A
Authority
KR
South Korea
Prior art keywords
manufacturing
compound semiconductor
electronic device
substrate
optical device
Prior art date
Application number
KR1020220014598A
Other languages
English (en)
Other versions
KR102624061B1 (ko
Inventor
김진수
신재혁
최일규
Original Assignee
전북대학교산학협력단
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단, 한국전자통신연구원 filed Critical 전북대학교산학협력단
Priority to KR1020220014598A priority Critical patent/KR102624061B1/ko
Publication of KR20230118725A publication Critical patent/KR20230118725A/ko
Application granted granted Critical
Publication of KR102624061B1 publication Critical patent/KR102624061B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • H01L29/66401Thyristors with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Abstract

본 발명은 종횡비가 1이 아닌 구조적으로 비대칭적인 III-V족 화합물반도체 나노구조의 위치 제어 기술을 이용한 전자소자 또는 광소자의 제조방법 및 그로부터 제조되는 전자소자 또는 광소자에 관한 것으로서, III-V족 화합물반도체 나노구조를 포함하는 용액을 기판 상에 도포하는 단계; 상기 용액에 전기장 또는 자기장을 인가하는 단계; 상기 기판 상에 III-V족 화합물반도체 나노구조를 인가된 전기장 또는 자기장과 같은 방향 또는 수직인 방향으로 방향성을 갖도록 정렬시키는 단계 및 상기 III-V족 화합물반도체 나노구조 양단에 전극을 형성하는 단계를 포함하는 전자소자 또는 광소자의 제조방법을 제공한다.

Description

III-V족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법{Methods of manufacturing electronic devices or optical devices based on III-V compound semiconductor nanostructures}
본 발명은 III-V족 화합물반도체 기반의 전자소자 또는 광소자에 대한 것으로, 나노구조의 위치 및 방향 제어 기술을 이용하는 제조방법을 개시한다. 더욱 상세하게는 종횡비 (Aspect ratio)가 1이 아닌 구조적으로 비대칭적인 III-V족 화합물반도체 나노구조를 형성시킨 후 기판에서 이를 분리하고 공간적으로 원하는 위치에서 일정한 방향성을 갖도록 정렬한 후 나노구조 양단에 전극을 형성함으로써 전자소자 또는 광소자를 제조하는 방법에 관한 것이다.
최근 III-V족 화합물반도체 나노구조를 운반자의 전도층 (Channel)으로 이용하는 전자소자와 광흡수층 및 발광층으로 이용하는 광소자를 제작하는 연구가 활발하게 이루어지고 있다. 이러한 반도체 나노구조 기반 전자소자 및 광소자를 제작하기 위해서는 반도체 나노구조 양단에 전극을 형성해야 한다. 하지만 기존 반도체 나노구조 기반 전자소자 및 광소자는 기판 위에 무작위로 도포된 반도체 나노구조 양단에 전극을 형성해야 하기 때문에 전극을 원하는 위치에 균일하게 형성하지 못하는 현실적인 문제점으로 인해 소자 제작이 매우 어렵다.
통상적인 방법으로 III-V족 화합물반도체 나노구조를 기판에서 분리하여 새로운 기판에 도포하게 되면 나노구조는 방향성 없이 무작위로 배열된다. 즉, 기판에서 반도체 나노구조를 분리하기 위해 나노구조가 포함된 기판을 용액에 담근 후 분리 과정, 일예로 초음파 처리 (Sonication)를 진행하면 III-V족 화합물반도체 나노구조가 무작위로 배열되므로, 양단에 전극을 형성하기가 기술적으로 매우 큰 어려움이 있다.
한편, 한국공개특허 제2010-0026153호에서는 나노구조의 장 감응성에 대응하는 전기장 또는 자기장을 나노구조에 인가하여 나노구조를 정렬하는 방법을 제시하고 있지만, 전기장 또는 자기장을 인가하기 위하여 전극 형성이 필요하고, 추가적인 공정이 요구되며, 장-감응성 물질이 탄소나노튜브에 국한된다.
또한, Horizontally assembled green InGaN nanorod LEDs: scalable polarized surface emitting LEDs using electric-field assisted assembly(Scientific Reports | 6:28312 | DOI: 10.1038/srep28312)에서는 기판 상에 전극 패턴을 형성하고 전극 패턴에 전기를 걸어 전기장을 형성함으로써 LED 나노로드를 정렬하는 방법이 기재되어 있으나, 여기서는 전극을 형성한 후 전극 상단에 나노구조를 도포하며, 나노구조 양단에 전극을 견고하게 형성하는 것이 아니라 전극 위에 나노구조가 반데르발스 힘(van der Waals’s force)으로 접촉되어 있어 소자의 안정성 문제점이 있다. 또한 국부적인 영역의 전극 상단에 나노구조가 도포되어 있기 때문에 수율의 문제점이 있다.
이러한 관점에서 보다 용이하고 효율적으로 반도체 나노구조를 포함하는 전자소자 및 광소자를 제조하는 방법을 개발할 필요가 있다.
본 발명의 목적은 종횡비가 1이 아닌 구조적으로 비대칭적인 III-V족 화합물반도체 나노구조를 공간적으로 원하는 위치에서 특정 방향성을 갖도록 정렬하고 이를 운반자의 전도층으로 이용하는 전자소자와 광흡수층 및 발광층으로 이용하는 광소자의 제조방법을 제공하고자 한다.
구체적으로, 기판 위에 도포된 III-V족 화합물반도체 나노구조에 전기장 또는 자기장을 인가하여 원하는 위치에서 공간적으로 전기장 또는 자기장 방향 또는 이들과 수직인 방향으로 특정 방향성을 갖도록 정렬하고 나노구조 양단에 전극을 형성함으로써 이를 운반자의 전도층으로 이용하는 전자소자 또는 광흡수층 및 발광층으로 이용하는 광소자의 제조방법을 제공하고자 한다.
본 발명은 III-V족 화합물반도체 나노구조를 포함하는 용액을 기판 상에 도포하는 단계; 상기 용액에 전기장 또는 자기장을 인가하는 단계; 상기 기판 상에 인가된 전기장 또는 자기장에 수직인 방향으로 방향성을 갖는 III-V족 화합물반도체 나노구조를 정렬시키는 단계 및 상기 III-V족 화합물반도체 나노구조 양단에 전극을 형성하는 단계를 포함하는 전자소자 또는 광소자의 제조방법을 제공한다.
본 발명에 의하면, 인가된 전기장 또는 자기장에 의해 III-V족 화합물반도체 나노구조를 공간적으로 원하는 위치에서 일정한 방향성을 갖도록 정렬한 후에 나노구조 양단에 전극을 형성함으로써 효율적인 전극형성 및 용이하고 효율적인 방법으로 III-V족 화합물반도체 나노구조 기반 전자소자 및 광소자를 제조할 수 있다.
도 1은 전기장 또는 자기장을 인가하기 전과 후의 III-V족 화합물반도체 나노와이어의 정렬특성을 보여주는 전계방사형 주사전자현미경 (FE-SEM) 이미지 및 그래프이다.
도 2은 패턴된 기판을 사용하는 III-V족 화합물반도체 나노구조 기반의 전자소자 또는 광소자 제조방법을 도시한 것이다.
도 3는 패턴된 마스크를 사용하는 III-V족 화합물반도체 나노구조 기반의 전자소자 또는 광소자 제조방법을 도시한 것이다.
도 4는 패턴된 기판 및 마스크를 사용하는 III-V족 화합물반도체 나노구조 기반의 전자소자 또는 광소자 제조방법을 도시한 것이다.
본 발명은 종횡비가 1이 아닌 구조적으로 비대칭적인 III-V족 화합물반도체 나노구조 기반 전자소자 및 광소자를 보다 효율적으로 제조하기 위한 방법으로, III-V족 화합물반도체 나노구조의 위치 및 방향 제어 특성을 이용한다.
도 1은 전기장 또는 자기장을 인가하기 전과 후의 III-V족 화합물반도체 나노와이어의 정렬 특성을 보여주는 전계방사형 주사전자현미경 (FE-SEM) 이미지 및 그래프이다. 전기장 또는 자기장 인가 전에는 특정 방향성 없이 흩어져 있던 나노와이어가 전기장 또는 자기장 인가 후 일정 방향으로 배열된 것을 확인할 수 있다. 본 발명에서는 이러한 특성을 이용하여 III-V족 화합물반도체 나노구조 기반의 전자소자 또는 광소자를 제조하는 방법을 제안한다.
기판 상에 성장되어 있는 III-V족 화합물반도체 나노구조를 기판으로부터 분리한다. 구체적으로, 기판 상에 성장된 III-V족 화합물반도체 나노구조를 분리하기 위해 나노구조가 포함된 기판을 용액에 담근 후 분리 과정을 거치게 되는데, 일례로 초음파 처리를 진행한다. 상기 용액으로는 아이소프로필 알코올 (Isopropyl alcohol), 아세톤 (Acetone), 에탄올 (Ethanol), 탈이온수 (Deionized water) 또는 이들로 조합된 혼합물을 사용할 수 있다. 이렇게 기판으로부터 분리된 III-V족 화합물반도체 나노구조를 이용하여 전자소자 및 광소자를 제작하기 위해서는 III-V족 화합물반도체 나노구조 양단에 전극을 형성해야한다.
이를 위해 기판으로부터 분리된 III-V족 화합물반도체 나노구조를 포함하는 용액을 새로운 기판에 도포하고 기판 위에 도포된 III-V족 화합물반도체 나노구조에 전기장 또는 자기장을 인가하게 되면 III-V족 화합물반도체 나노구조의 높은 쌍극자 및 사극자 모멘트 특성(Dipole, quadrupole moment)으로 인해 외부에서 인가된 전기장 또는 자기장 방향 또는 이들과 수직인 방향으로 일정한 방향성을 갖도록 정렬된다. 앞선 III-V족 화합물반도체 나노구조가 성장되어 III-V족 화합물반도체 나노구조가 분리되는 기판과, 상기 III-V족 화합물반도체 나노구조를 포함하는 용액이 도포되는 기판은 소재가 동일할 수도 있고, 다를 수도 있다.
이렇게 기판 상에 일정한 방향으로 정렬된 III-V족 화합물반도체 나노구조 양단에 전극을 형성하여 전자소자 또는 광소자를 용이하고 효율적으로 제조할 수 있다.
또한, 본 발명에서는 III-V족 화합물반도체 나노구조를 공간적으로 특정 방향으로 정렬시킴에 있어 원하는 위치에서 정렬시키기 위한 일 실시예로서, III-V족 화합물반도체 나노구조를 포함하는 용액을 기판에 분산시키기 전에 III-V족 화합물반도체 나노구조의 위치 제어를 위해 기판의 식각된 패턴을 이용하는 방법을 제안한다.
도 2는 상기 실시예를 도시한 것으로, 기판에 패턴을 식각하고, 상기 패턴 내에서 상기 III-V족 화합물반도체 나노와이어를 원하는 위치에 공간적으로 특정한 방향성을 갖도록 정렬시킨 후 III-V족 화합물반도체 나노와이어 양단에 전극을 형성하여 III-V족 화합물반도체 나노구조 기반의 전자소자 또는 광소자를 제조하는 방법을 보여준다.
III-V족 화합물반도체 나노구조는 기판의 식각된 패턴 내에서 일정한 방향으로 정렬되게 되므로, 위치 및 방향성 제어가 보다 용이하다.
다음으로, III-V족 화합물반도체 나노구조를 공간적으로 특정 방향으로 정렬시킴에 있어 원하는 위치에서 정렬시키기 위한 다른 실시예로서 본 발명에서는 III-V족 화합물반도체 나노구조를 포함하는 용액을 기판에 분산시키기 전에 패턴을 갖는 마스크를 기판 위에 위치시키거나 형성하여 사용할 수 있다.
도 3은 기판 위에 특정 패턴을 갖는 마스크를 위치시켜 사용하는 방법을 도시한 것으로, 마스크의 패턴에 의해 III-V족 화합물반도체 나노와이어를 원하는 위치로 제어하고, 이후 공간적으로 특정한 방향성을 갖도록 정렬된 III-V족 화합물반도체 나노와이어 양단에 전극을 형성하여 III-V족 화합물반도체 나노구조 기반의 전자소자 또는 광소자를 제조하는 방법을 도시한 것이다.
즉, III-V족 화합물반도체 나노구조는 기판 상의 마스크의 패턴 내에서 일정한 방향으로 정렬되므로, 위치 및 방향성 제어가 보다 용이하다.
상기 마스크 위에 도포된 III-V족 화합물반도체 나노구조를 정렬할 때, 마스크를 제거하기 전 또는 후에 전기장 또는 자기장을 인가하여 반도체 나노구조를 정렬시킨다.
또 다른 실시예로서, 본 발명에서는 III-V족 화합물반도체 나노구조의 위치 제어를 위해 특정한 패턴을 갖는 마스크를 기판 상에 위치시키고 마스크 위에 반도체 나노구조를 포함하는 용액을 도포할 때, 상기 기판과 마스크 계면으로 용액이 확산 및 침투되는 것을 방지하여 보다 정확한 위치 제어를 하기 위해 패턴이 식각된 기판을 사용할 수 있다. 즉, 기판 상의 III-V족 화합물반도체 나노구조의 위치 및 방향성 제어에 기판의 패턴과 마스크의 패턴을 동시에 사용하는 것이다.
도 4는 상기 실시예를 도시한 것으로, 특정 패턴을 갖는 마스크를 패턴이 식각되어 있는 기판 상에 위치시키고, III-V족 화합물반도체 나노와이어의 위치 제어 특성을 이용하여 원하는 위치에 공간적으로 특정한 방향성을 갖도록 정렬된 III-V족 화합물반도체 나노와이어 양단에 전극을 형성하여 III-V족 화합물반도체 나노구조 기반의 전자소자 및 광소자를 제조하는 방법을 보여준다.
그러므로, 본 발명에서는 기판 위에 나노구조를 특정한 위치에서 특정 방향으로 정렬하기 위해 기판의 패턴 단독, 마스크의 패턴 단독, 또는 기판 및 마스크의 패턴을 동시에 사용하는 것을 실시예로서 제시한다.
상기 기판에 패턴을 식각하는 방법은 습식 식각 (Wet etching) 또는 스퍼터 식각 (Sputter etching), 반응성 이온 식각 (Reactive ion etching) 또는 플라즈마 식각 (Plasma etching) 등을 포함하는 건식 식각 (Dry etching)을 사용한다.
상기 기판에 패턴을 식각할 때, 식각하고자 하는 패턴의 길이는 상기 III-V족 화합물반도체 나노구조의 길이를 고려하여 선정할 수 있으며, 주어진 III-V족 화합물반도체 나노구조의 길이보다 통상적으로 길게 선정할 수 있다.
상기 기판에 패턴을 식각할 때, 식각하고자 하는 패턴의 폭은 정렬시키고자 하는 III-V족 화합물반도체 나노구조의 개수를 고려하여 선정할 수 있다.
상기 기판에 패턴을 식각할 때, 식각하고자 하는 패턴의 형태는 원형, 타원형, 정사각형, 직사각형, 사다리꼴, 마름모 또는 삼각형 등을 포함하는 다양한 형태를 사용한다.
상기 기판 상에 마스크를 위치시키는 것은 특정한 패턴을 갖는 구조체즉, 마스크를 제작한 후 기판 위에 올려놓는 것을 의미하며, 이와는 달리 기판 상에 특정한 패턴을 갖는 구조체(마스크)가 직접 형성되게 할 수도 있다. 이를 위하여 증착의 방법을 사용할 수 있다. 이때 증착은 스테퍼 (Stepper), 스퍼터 (Sputter), 전자빔 리소그래피 (E-beam lithography) 또는 포토리소그래피 (Photolithography)의 방법을 사용할 수 있다.
상기 마스크의 크기는 III-V족 화합물반도체 나노구조의 길이를 고려하여 선정할 수 있으며, 주어진 III-V족 화합물반도체 나노구조의 길이보다 통상적으로 같거나 큰 값으로 선정할 수 있다.
상기 마스크의 폭은 정렬시키고자 하는 III-V족 화합물반도체 나노구조의 개수를 고려하여 선정할 수 있다.
상기 전기장 및 자기장을 인가해 주는 방법은 외부에서 전압 또는 전류를 공급하여 전기장 또는 자기장을 발생시키는 장치를 사용한다. 이와는 달리, 영구자석 등을 이용하여 전류 및 전압을 인가하지 않으면서 전기장 및 자기장을 직접 인가해주는 방법을 사용할 수도 있다. 그로 인해 III-V족 화합물반도체 나노구조를 원하는 위치에 일정한 방향으로 정렬할 수 있고, 전자소자 및 광소자를 제작하고자 하는 위치에 전극을 형성할 수 있다.
상기 전기장의 세기는 사용되는 장비 및 반도체 소재의 특성 등을 고려하여 선정할 수 있다.
상기 자기장의 세기는 사용되는 장비 및 반도체 소재의 특성 등을 고려하여 선정할 수 있다.
상기 전자소자 및 광소자를 제작하기 위한 전극형성은 스테퍼 (Stepper), 스퍼터 (Sputter), 전자빔 리소그래피 (E-beam lithography) 또는 포토리소그래피 (Photolithography) 등을 포함한 금속 전극형성 장비를 사용할 수 있다.
상기 금속 전극은 은 (Ag), 금 (Au), 백금 (Pt), 세슘 (Ce), 구리 (Cu), 철 (Fe), 니켈 (Ni), 텅스텐 (W), 지르코늄 (Zr), 티타늄 (Ti), 납 (Pb) 또는 이들로 조합된 합금을 포함할 수 있다.
상기 III-V족 화합물반도체 나노구조를 포함하는 용액이 도포되는 기판은 금속포일, 고분자, 반도체 또는 절연체 기판을 포함할 수 있다.
상기 금속포일은 구리 (Cu), 알루미늄 (Al), 티타늄 (Ti), 니켈 (Ni), 철 (Fe), 몰리브덴 (Mo), 백금 (Pt) 또는 텅스텐 (W)을 포함할 수 있다.
상기 금속포일의 두께는 10 nm~10 cm일 수 있다.
상기 고분자 기판은 폴리에틸렌 테리프탈레이트 (PET), 폴리디메틸실록산 (PDMS), 폴리에틸렌네아-프탈레이트 (PEN), 폴리에테르에테르케톤 (PEEK), 폴리카보네이트 (PC), 폴리아릴레이트 (PAR) 또는 폴리이미드 (PI)를 포함할 수 있다.
상기 반도체 기판은 실리콘 (Si), 저마늄 (Ge), 질화갈륨 (GaN), 인화갈륨 (GaP), 갈륨비소 (GaAs), 인화인듐 (InP) 또는 탄화규소 (SiC)를 포함할 수 있다.
상기 절연체 기판은 수정 (SiO2), 사파이어 (Al2O3), 유리 (Glass) 또는 질화규소 (SiN)를 포함할 수 있다.
상기 반도체 나노구조는 나노와이어 (Nanowire), 나노로드 (Nanorod), 나노컬럼 (Nanocolumn) 또는 나노휘스커 (Nanowhisker) 등 종횡비가 1이 아닌 구조적으로 비대칭적인 나노구조를 갖는 것을 특징으로 한다.
상기 반도체 나노구조는 III족 및 V족 원자를 포함할 수 있으며, 질화갈륨 (GaN), 질화인듐 (InN), 질화인듐갈륨 (InGaN), 질화알루미늄인듐갈륨 (AlInGaN), 갈륨비소 (GaAs), 알루미늄비소 (AlAs), 인듐비소 (InAs), 알루미늄갈륨비소 (AlGaAs), 인듐갈륨비소 (InGaAs), 인듐알루미늄갈륨비소 (InAlGaAs), 인화갈륨 (GaP), 인화인듐 (InP), 인화인듐갈륨 (InGaP), 인화알루미늄갈륨 (AlGaP), 인화알루미늄갈륨비소 (AlGaAsP), 인화인듐알루미늄갈륨비소 (InAlGaAsP), 인화인듐갈륨비소 (InGaAsP) 또는 이들의 조합을 포함할 수 있다.
상기 반도체 나노구조의 길이는 통상적으로 100 nm ~ 10 ㎛일 수 있다.
상기 전자소자는 다이오드(Diode), 트랜지스터(Transistor) 또는 사이리스터(Thyristor) 등을 포함하는 전자 및 전기회로를 구성할 때 사용되는 전자 부품이다.
상기 광소자는 발광 다이오드(Light-emitting diode), 레이저 다이오드(Laser diode), 태양전지(Solar cell) 또는 광 검출기(Photo-detector) 등을 포함하는 발광 및 수광소자이다.

Claims (26)

  1. III-V족 화합물반도체 나노구조를 포함하는 용액을 기판 상에 도포하는 단계;
    상기 용액에 전기장 또는 자기장을 인가하는 단계;
    상기 기판 상에 III-V족 화합물반도체 나노구조를 인가된 전기장 또는 자기장과 같은 방향 또는 수직인 방향으로 방향성을 갖도록 정렬시키는 단계 및
    상기 III-V족 화합물반도체 나노구조 양단에 전극을 형성하는 단계를 포함하는 전자소자 또는 광소자의 제조방법.
  2. 제 1항에 있어서,
    상기 III-V족 화합물반도체 나노구조는 나노와이어 (Nanowire), 나노로드 (Nanorod), 나노컬럼 (Nanocolumn) 또는 나노휘스커 (Nanowhisker) 로서, 종횡비가 1이 아닌 비대칭적인 구조를 갖는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  3. 제 1항에 있어서,
    상기 III-V족 화합물반도체 나노구조는 질화갈륨 (GaN), 질화인듐 (InN), 질화인듐갈륨 (InGaN), 질화알루미늄인듐갈륨 (AlInGaN), 갈륨비소 (GaAs), 알루미늄비소 (AlAs), 인듐비소 (InAs), 알루미늄갈륨비소 (AlGaAs), 인듐갈륨비소 (InGaAs), 인듐알루미늄갈륨비소 (InAlGaAs), 인화갈륨 (GaP), 인화인듐 (InP), 인화인듐갈륨 (InGaP), 인화알루미늄갈륨 (AlGaP), 인화알루미늄갈륨비소 (AlGaAsP), 인화인듐알루미늄갈륨비소 (InAlGaAsP), 인화인듐갈륨비소 (InGaAsP) 또는 이들의 조합을 포함하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  4. 제 1항에 있어서,
    상기 III-V족 화합물반도체 나노구조의 길이는 100 nm ~ 10 ㎛인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  5. 제 1항에 있어서,
    상기 기판은 금속포일, 고분자, 반도체, 또는 절연체인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  6. 제 5항에 있어서,
    상기 금속포일 기판은 구리 (Cu), 알루미늄 (Al), 티타늄 (Ti), 니켈 (Ni), 철 (Fe), 몰리브덴 (Mo), 백금 (Pt), 또는 텅스텐 (W)을 포함하고, 두께가 10 nm~ 10 cm인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  7. 제 5항에 있어서,
    상기 고분자 기판은 폴리에틸렌 테리프탈레이트 (PET), 폴리디메틸실록산 (PDMS), 폴리에틸렌네아-프탈레이트 (PEN), 폴리에테르에테르케톤 (PEEK), 폴리카보네이트 (PC), 폴리아릴레이트 (PAR) 또는 폴리이미드 (PI)를 포함하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  8. 제 5항에 있어서,
    상기 반도체 기판은 실리콘 (Si), 저마늄 (Ge), 질화갈륨 (GaN), 인화갈륨 (GaP), 갈륨비소 (GaAs), 인화인듐 (InP) 또는 탄화규소 (SiC)을 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  9. 제 5항에 있어서,
    상기 절연체 기판은 수정 (SiO2), 사파이어 (Al2O3), 유리 (Glass) 또는 질화규소 (SiN)를 포함하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  10. 제 1항에 있어서,
    상기 기판은 패턴이 식각된 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  11. 제 10항에 있어서,
    상기 기판은 습식 식각 (Wet etching) 또는 스퍼터 식각 (Sputter etching), 반응성 이온 식각 (Reactive ion etching) 또는 플라즈마 식각 (Plasma etching)의 건식 식각 (Dry etching)의 방법으로 패턴이 식각되는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  12. 제 10항에 있어서,
    상기 패턴의 길이는 상기 III-V족 화합물반도체 나노구조의 길이보다 긴 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  13. 제 10항에 있어서,
    상기 패턴의 형태는 원형, 타원형, 정사각형, 직사각형, 사다리꼴, 마름모 또는 삼각형인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  14. 제 1항에 있어서,
    III-V족 화합물반도체 나노구조를 포함하는 용액을 기판 상에 도포하는 단계 이전에 패턴을 갖는 마스크를 기판 상에 위치시키는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  15. 제 14항에 있어서,
    상기 패턴의 길이는 상기 III-V족 화합물반도체 나노구조의 길이와 동일하거나 그보다 긴 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  16. 제 14항에 있어서,
    상기 전기장 또는 자기장을 인가하여 III-V족 화합물반도체 나노구조를 정렬시킨 후 마스크를 제거하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  17. 제 14항에 있어서,
    상기 마스크를 제거한 후에 전기장 또는 자기장을 인가하여 III-V족 화합물반도체 나노구조를 정렬시키는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  18. 제 1항에 있어서,
    III-V족 화합물반도체 나노구조를 포함하는 용액을 기판 상에 도포하는 단계 이전에 마스크를 기판 상에 증착시키는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  19. 제 18항에 있어서,
    상기 마스크의 증착은 스테퍼 (Stepper), 스퍼터 (Sputter), 전자빔 리소그래피 (E-beam lithography) 또는 포토리소그래피 (Photolithography)의 방법으로 이루어지는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  20. 제 14항 내지 제 19항 중 어느 한 항에 있어서,
    상기 기판은 패턴이 식각된 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  21. 제 1항에 있어서,
    상기 용액에 전기장 또는 자기장을 인가하는 단계에서는 외부에서 전압 또는 전류를 공급하여 전기장 또는 자기장을 발생시키는 장치를 사용하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  22. 제 1항에 있어서,
    상기 용액에 전기장 또는 자기장을 인가하는 단계에서는 직접 전기장 또는 자기장을 발생시키는 장치를 사용하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  23. 제 1항에 있어서,
    상기 III-V족 화합물반도체 나노구조 양단에 전극을 형성하는 단계에서는 스테퍼 (Stepper), 스퍼터 (Sputter), 전자빔 리소그래피 (E-beam lithography) 또는 포토리소그래피 (Photolithography)의 방법을 사용하는 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  24. 제 1항에 있어서,
    상기 전극은 은 (Ag), 금 (Au), 백금 (Pt), 세슘 (Ce), 구리 (Cu), 철 (Fe), 니켈 (Ni), 텅스텐 (W), 지르코늄 (Zr), 티타늄 (Ti), 납 (Pb) 또는 이들의 조합인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  25. 제 1항에 있어서,
    상기 전자소자는 다이오드 (Diode), 트랜지스터 (Transistor) 또는 사이리스터 (Thyristor)의 전자 및 전기회로를 구성할 때 사용되는 전자 부품인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
  26. 제 1항에 있어서,
    상기 광소자는 발광 다이오드 (Light-emitting diode), 레이저 다이오드 (Laser Diode), 태양전지 (Solar cell) 또는 광 검출기 (Photo-detector) 의 발광 및 수광소자인 것을 특징으로 하는, 전자소자 또는 광소자의 제조방법.
KR1020220014598A 2022-02-04 2022-02-04 Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법 KR102624061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220014598A KR102624061B1 (ko) 2022-02-04 2022-02-04 Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220014598A KR102624061B1 (ko) 2022-02-04 2022-02-04 Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20230118725A true KR20230118725A (ko) 2023-08-14
KR102624061B1 KR102624061B1 (ko) 2024-01-15

Family

ID=87565746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220014598A KR102624061B1 (ko) 2022-02-04 2022-02-04 Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR102624061B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052250A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 나노 와이어 배열 소자 제조방법
KR20080074621A (ko) * 2007-02-09 2008-08-13 엘지디스플레이 주식회사 나노와이어 트랜지스터와 그 제조방법
KR20100026153A (ko) * 2008-08-29 2010-03-10 재단법인서울대학교산학협력재단 나노구조를 정렬하기 위한 방법 및 장치
KR20120130751A (ko) * 2009-12-22 2012-12-03 큐나노에이비 나노와이어 구조체를 제조하는 방법
KR20190143121A (ko) * 2018-06-20 2019-12-30 전북대학교산학협력단 Iii-v족 화합물 반도체 나노 구조와 그래핀을 이용한 소자 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052250A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 나노 와이어 배열 소자 제조방법
KR20080074621A (ko) * 2007-02-09 2008-08-13 엘지디스플레이 주식회사 나노와이어 트랜지스터와 그 제조방법
KR20100026153A (ko) * 2008-08-29 2010-03-10 재단법인서울대학교산학협력재단 나노구조를 정렬하기 위한 방법 및 장치
KR20120130751A (ko) * 2009-12-22 2012-12-03 큐나노에이비 나노와이어 구조체를 제조하는 방법
KR20190143121A (ko) * 2018-06-20 2019-12-30 전북대학교산학협력단 Iii-v족 화합물 반도체 나노 구조와 그래핀을 이용한 소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR102624061B1 (ko) 2024-01-15

Similar Documents

Publication Publication Date Title
US20210328057A1 (en) Three dimensional vertically structured electronic devices
EP0881691B1 (en) Quantum dot device
JP4512054B2 (ja) ナノチューブの分離およびアラインメント用装置及び、原子顕微鏡の位置合わせ装置
Krahne et al. Fabrication of nanoscale gaps in integrated circuits
KR20060109956A (ko) 이종접합을 포함하는 반도체 장치
US8859439B1 (en) Solution-assisted carbon nanotube placement with graphene electrodes
JP2007324617A (ja) 横方向共振トンネリング
US20120168711A1 (en) Narrow-Waist Nanowire Transistor with Wide Aspect Ratio Ends
US11469104B2 (en) Nanowire bending for planar device process on (001) Si substrates
KR102624061B1 (ko) Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법
US10424480B2 (en) Method for making thin film transistor with nanowires as masks
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
CN109873028A (zh) 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法
CN105679628B (zh) 一种带反偏置纳米结的场致电子发射器件结构
KR100813113B1 (ko) 금 나노 선 제조방법
US7294560B1 (en) Method of assembling one-dimensional nanostructures
KR101408251B1 (ko) 나노와이어의 배열 방법
US10424479B2 (en) Method for making nano-scaled channels with nanowires as masks
Goswami et al. Confined lateral epitaxial overgrowth of InGaAs: Mechanisms and electronic properties
US9321633B2 (en) Process for producing 3-dimensional structure assembled from nanoparticles
CN109524490B (zh) ZnO/GaN异质结纳米线光开关及其制备方法
KR101199753B1 (ko) 나노전극 제조 방법
CN109946340B (zh) 一种二维层状材料样品电学测试微电极的制备方法
KR102423791B1 (ko) 나노 물질이 선택적으로 증착된 나노 구조물 및 나노 구조물 위의 나노 물질 선택적 증착 방법
WO2023152873A1 (ja) ナノ構造デバイスの作製方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant