KR20230094791A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230094791A
KR20230094791A KR1020210184212A KR20210184212A KR20230094791A KR 20230094791 A KR20230094791 A KR 20230094791A KR 1020210184212 A KR1020210184212 A KR 1020210184212A KR 20210184212 A KR20210184212 A KR 20210184212A KR 20230094791 A KR20230094791 A KR 20230094791A
Authority
KR
South Korea
Prior art keywords
compensation
pixels
voltage
refresh rate
period
Prior art date
Application number
KR1020210184212A
Other languages
English (en)
Inventor
조재형
정영민
민병삼
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210184212A priority Critical patent/KR20230094791A/ko
Priority to US17/953,060 priority patent/US20230197000A1/en
Priority to DE102022128676.2A priority patent/DE102022128676A1/de
Priority to CN202211590222.4A priority patent/CN116364026A/zh
Publication of KR20230094791A publication Critical patent/KR20230094791A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 구동 기간과 블랭크 기간으로 분리구동되는 복수의 화소가 배치되는 표시 패널, 복수의 화소의 리프레쉬 레이트를 결정하는 VRR(Variable Refresh Rate) 신호 및 비디오 데이터 신호를 출력하는 타이밍 컨트롤러, VRR 신호 및 비디오 데이터 신호에 따라, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부를 포함하고, 복수의 화소는 VRR 신호에 따라, 제1 리프레쉬 레이트 또는 제1 리프레쉬 레이트보다 낮은 제2 리프레쉬 레이트로 구동되고, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에는, 블랭크 기간 동안 복수의 화소 각각의 출력 휘도를 감소시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 구동 속도를 가변할 수 있는 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.
이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 화소를 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 게이트 신호를 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 화소에 게이트 신호 및 데이터 전압 등의 신호가 공급되면, 선택된 서브 화소가 발광함으로써 영상을 표시할 수 있다.
표시 장치는 구현되는 영상에 따라 구동 주파수를 상이하게 변경시킬 수 있다. 예를 들어, 구동 주파수가 높을 필요가 없는 정지 영상을 구현하는 경우에, 낮은 구동 주파수로 표시 장치를 구동하고, 구동 주파수가 높을 필요가 있는 빠른 동작 영상을 구현하는 경우에 높은 구동 주파수로 표시 장치를 구동할 수 있다.
낮은 주파수에서 표시 장치가 저계조의 영상을 구현하는 경우에, 데이터 전압의 레벨이 낮아 상대적으로 데이터 전압의 충전율이 감소하여 휘도가 감소하는 문제점이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 낮은 주파수 구동에서, 정상적으로 저계조 구현을 할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 모든 주파수에서, 균일한 저계조를 구현할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 구동 기간과 블랭크 기간으로 분리구동되는 복수의 화소가 배치되는 표시 패널, 복수의 화소의 리프레쉬 레이트를 결정하는 VRR(Variable Refresh Rate) 신호 및 비디오 데이터 신호를 출력하는 타이밍 컨트롤러, VRR 신호 및 비디오 데이터 신호에 따라, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부를 포함하고, 복수의 화소는 VRR 신호에 따라, 제1 리프레쉬 레이트 또는 제1 리프레쉬 레이트보다 낮은 제2 리프레쉬 레이트로 구동되고, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에는, 블랭크 기간 동안 복수의 화소 각각의 출력 휘도를 감소시킬 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 리프레쉬 레이트가 가변되더라도, 저계조 영상의 휘도뜸 현상을 방지할 수 있다.
본 발명은 발광 소자의 구동 전류를 보다 신속하게 보상할 수 있다.
본 발명은 데이터 구동부의 구성을 보다 간소화시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 VRR 구동을 설명하기 위한 클락 신호의 파형도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 5a는 종래의 표시 장치의 VRR 구동에 따른 구동 전류의 파형도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 장치의 VRR 구동에 따른 구동 전류의 파형도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 7은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 8은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 데이터 전압의 파형도이다.
도 9는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 VRR 구동에 따른 구동 전류의 파형도이다.
도 10은 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 서브 화소에 대한 회로도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 발명의 표시 장치에서 사용되는 트랜지스터는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체를 액티브층으로 갖는 산화물 반도체 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 액티브층으로 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 적어도 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 트랜지스터는 표시 패널 상에서 TFT(Thin　Film Transistor)로 구현될 수 있다. 트랜지스터에서 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극으로부터 드레인 전극으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인 전극으로부터 소스 전극으로 흐르고, 소스 전극이 출력 단자일 수 있다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐르고, 드레인 전극이 출력 단자일 수 있다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 본 명세서에서는 트랜지스터가 n 채널 트랜지스터(NMOS)인 것을 가정하여 설명하지만 이에 제한되는 것은 아니고, p 채널 트랜지스터가 사용될 수 있으며, 이에 따라 회로 구성이 변경될 수도 있다.
스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 턴 온 전압(turn on voltage)과 턴 오프 전압(turn off voltage) 사이에서 스윙한다. 턴 온 전압은 트랜지스터의 문턱 전압(Vth) 보다 높은 전압으로 설정되며, 턴 오프 전압은 트랜지스터의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다. 트랜지스터는 턴 온 전압에 응답하여 턴-온(turn-on)되는 반면, 턴 오프 전압에 응답하여 턴-오프된다. NMOS의 경우에, 턴 온 전압은 하이 전압(High Voltage)이고, 턴 오프 전압은 로우 전압(Low Voltage)일 수 있다. PMOS의 경우에, 턴 온 전압은 로우 전압이고, 턴 오프 전압은 하이 전압일 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 데이터 구동부(120), 게이트 구동부(130) 및 타이밍 컨트롤러(140)를 포함한다.
표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 의해 구분되며, 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 연결된 복수의 화소(PX)을 포함할 수 있다. 표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다. 이하에서는 표시 패널(110)이 유기 발광 표시 장치에서 사용되는 패널인 것으로 설명하나 이에 제한되는 것은 아니다.
타이밍 컨트롤러(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(120)를 제어하기 위한 데이터 제어 신호와 게이트 구동부(130)를 제어하기 위한 게이트 제어 신호들을 발생시킨다.
그리고, 타이밍 컨트롤러(140) 외부로부터 입력되는 영상 데이터를 표시 패널(110)의 크기 및 해상도에 적합하게 처리하여 비디오 데이터 신호(RGB)로 변환한 뒤, 이를 데이터 구동부(120)에 공급한다.
타이밍 컨트롤러(140)는 복수의 화소(PX)가 다양한 리프레시 레이트로 구동될 수 있도록 VRR(Variable Refresh Rate) 신호(VRR)를 생성한다. 즉, 타이밍 컨트롤러(140)는 가변적인 리프레시 레이트로 또는 제1 리프레시 레이트와 제2 리프레시 레이트 사이에서 전환 가능하게 복수의 화소(PX)가 구동되도록 구동과 연관된 VRR 신호(VRR)들을 생성한다. 구체적으로, 타이밍 컨트롤러(140)는 서로 다른 주파수를 가지는 클럭 신호를 생성하거나, 서로 다른 듀티(duty)의 블랭크(Blank)가 생기도록 동기 신호를 생성하여, 데이터 구동부(120)에 공급한다. 달리 표현하면, 타이밍 컨트롤러(140)는 서로 다른 주파수를 가지는 클럭 신호 및 서로 다른 듀티의 블랭크(Blank)가 생기도록 하는 동기 신호를 포함하는 VRR 신호(VRR)를 출력할 수 있다.
데이터 구동부(120)는 복수의 서브 화소(SP)에 데이터 전압을 공급한다. 데이터 구동부(120)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함할 수 있다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(140)로부터 비디오 데이터 신호(RGB)들과 데이터 제어 신호를 공급받을 수 있다. 데이터 구동부(120)는 소스 타이밍 제어 신호에 응답하여 비디오 데이터 신호(RGB)들을 감마 전압으로 변환하여 데이터 전압을 생성하고, 데이터 전압을 표시 패널(110)의 데이터 배선(DL)을 통해 공급할 수 있다. 복수의 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다. 또한, 소스 드라이브 IC들은 표시 패널(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시 패널(110)과 연결되는 형태일 수도 있다.
그리고, 데이터 구동부(120)는 VRR 신호(VRR)에 따라, 데이터 전압이 출력되는 타이밍이 제어 될 수 있다. 예를 들어, 데이터 구동부(120)는 VRR 신호(VRR)에 따라 달라지는 블랭크 기간에서는 센싱을 위한 레벨 혹은 보상을 위한 레벨에 해당하는 데이터 전압을 출력하고, 블랭크 기간을 제외한 구동 기간에서는 비디오 데이터 신호(RGB)에 따른 데이터 전압을 출력한다.
게이트 구동부(130)는 복수의 서브 화소(SP)에 게이트 신호를 공급한다. 게이트 구동부(130)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 컨트롤러(140)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호 및 구동 신호에 대응하여 게이트 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 게이트 신호를 순차적으로 출력할 수 있다.
표시 패널(110)은 복수의 서브 화소(SP)를 포함할 수 있다. 복수의 서브 화소(SP)은 서로 다른 색을 발광하기 위한 서브 화소(SP)일 수 있다. 예를 들어, 복수의 서브 화소(SP)은 각각 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소(SP)은 화소(PX)을 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소는 하나의 화소(PX)을 구성할 수 있고, 표시 패널(110)은 복수의 화소(PX)를 포함할 수 있다.
이하에서는 하나의 서브 화소(SP)를 구동하기 위한 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 2에서는 표시 장치(100)의 복수의 서브 화소(SP) 중 하나의 서브 화소(SP)에 대한 회로도를 도시하였다.
도 2를 참조하면, 서브 화소(SP)는 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC), 제1 보상 커패시터(CC1) 및 발광 소자(150)를 포함할 수 있다.
발광 소자(150)는 애노드, 유기층 및 캐소드를 포함할 수 있다. 유기층은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층 등과 같은 다양한 유기층을 포함할 수 있다. 발광 소자(150)의 애노드는 구동 트랜지스터(DT)의 출력 단자와 연결될 수 있고, 캐소드에는 저전위 전압(VSS)이 인가될 수 있다. 도 2에서는 발광 소자(150)가 유기 발광 소자(150)인 것으로 설명하였으나, 이에 제한되지 않고, 발광 소자(150)로 무기 발광 다이오드, 즉, LED 또한 사용될 수 있다.
도 2를 참조하면, 스위칭 트랜지스터(SWT)는 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 데이터 전압(DATA)을 전달하기 위한 트랜지스터이다. 스위칭 트랜지스터(SWT)는 데이터 배선(DL)과 연결된 드레인 전극, 게이트 배선(GL)과 연결된 게이트 전극 및 구동 트랜지스터(DT)의 게이트 전극과 연결된 소스 전극을 포함할 수 있다. 스위칭 트랜지스터(SWT)는 게이트 배선(GL)으로부터 인가된 스캔 신호(SCAN)에 의해 턴-온되어 데이터 배선(DL)으로부터 공급된 데이터 전압(DATA)을 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 전달할 수 있다.
도 2를 참조하면, 구동 트랜지스터(DT)는 발광 소자(150)에 구동 전류를 공급하여 발광 소자(150)를 구동하기 위한 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 해당하는 게이트 전극, 제2 노드(N2)에 해당하고 출력 단자에 해당하는 소스 전극 및 제3 노드(N3)에 해당하고 입력 단자에 해당하는 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(SWT)와 연결되고, 드레인 전극은 고전위 전압 배선(VDDL)을 통해 고전위 전압(VDD)을 인가받고, 소스 전극은 발광 소자(150)의 애노드와 연결될 수 있다.
도 2를 참조하면, 스토리지 커패시터(SC)는 데이터 전압(DATA)에 대응되는 전압을 하나의 프레임 동안 유지하기 위한 커패시터이다. 스토리지 커패시터(SC)의 일 전극은 제1 노드(N1)에 연결되고, 다른 일 전극은 제2 노드(N2)에 연결될 수 있다.
한편, 표시 장치(100)의 경우, 각 서브 화소(SP)의 구동 시간이 길어짐에 따라, 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다. 이에 따라, 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 여기서, 회로 소자의 고유 특성치는, 구동 트랜지스터(DT)의 문턱 전압(Vth), 구동 트랜지스터(DT)의 이동도(α) 등을 포함할 수 있다. 이러한 회로 소자의 특성치 변화는 해당 서브 화소(SP)의 휘도 변화를 야기할 수 있다. 따라서, 회로 소자의 특성치 변화는 서브 화소(SP)의 휘도 변화와 동일한 개념으로 사용될 수 있다.
또한, 각 서브 화소(SP)의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 서브 화소(SP) 간의 휘도 편차를 야기할 수 있다. 따라서, 회로 소자 간의 특성치 편차는 서브 화소(SP) 간의 휘도 편차와 동일한 개념으로 사용될 수 있다. 회로 소자의 특성치 변화, 즉, 서브 화소(SP)의 휘도 변화와 회로 소자 간 특성치 편차, 즉, 서브 화소(SP) 간 휘도 편차는, 서브 화소(SP)의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SP)에서는 서브 화소(SP)에 대한 특성치를 센싱하는 센싱 기능과 센싱 결과를 이용하여 서브 화소(SP) 특성치를 보상해주는 보상 기능을 제공할 수 있다.
이에, 도 2에 도시된 바와 같이, 서브 화소(SP)는 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150) 이외에 구동 트랜지스터(DT)의 소스 전극의 전압 상태를 효과적으로 제어하기 위한 센싱 트랜지스터(SET)를 더 포함할 수 있다.
도 2를 참조하면, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극과 기준 전압(Vref)을 공급하는 기준 전압 배선(RVL) 사이에 연결되고, 게이트 전극은 게이트 배선(GL)과 연결된다. 이에, 센싱 트랜지스터(SET)는 게이트 배선(GL)을 통해 인가되는 센싱 신호(SENSE)에 의해 턴-온되어 기준 전압 배선(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DT)의 소스 전극에 인가할 수 있다. 또한, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극에 대한 전압 센싱 경로 중 하나로 활용될 수 있다.
도 2를 참조하면, 서브 화소(SP)의 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 하나의 게이트 배선(GL)을 공유할 수 있다. 즉, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 동일한 게이트 배선(GL)에 인가되어 동일한 게이트 신호를 인가받을 수 있다. 다만, 설명의 편의를 위해 스위칭 트랜지스터(SWT)의 게이트 전극에 인가되는 전압을 스캔 신호(SCAN)로 지칭하고, 센싱 트랜지스터(SET)의 게이트 전극에 인가되는 전압을 센싱 신호(SENSE)로 지칭하나, 하나의 서브 화소(SP)에 인가되는 스캔 신호(SCAN)와 센싱 신호(SENSE)는 동일한 게이트 배선(GL)에서 전달되는 동일한 신호이다.
다만, 이에 한정되지 않고, 스위칭 트랜지스터(SWT)만이 게이트 배선(GL)에 연결되고, 센싱 트랜지스터(SET)는 별도의 센싱 배선에 연결될 수 있다. 이에, 게이트 배선(GL)을 통해서 스위칭 트랜지스터(SWT)에 스캔 신호(SCAN)가 인가될 수 있고, 센싱 배선을 통해서 센싱 트랜지스터(SET)에 센싱 신호(SENSE)가 인가될 수 있다.
이에, 센싱 트랜지스터(SET)를 통해서, 기준 전압(Vref)이 구동 트랜지스터(DT)의 소스 전극으로 인가된다. 그리고, 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위한 전압을 기준 전압 배선(RVL)을 통해 검출한다. 그리고, 검출된 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)의 변화량에 따라 데이터 구동부(120)는 데이터 전압(DATA)을 보상할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치에서, 복수의 서브 화소(SP) 각각은 발광 소자(150)의 출력 휘도 보상을 위한 제1 보상 커패시터(CC1)를 더 포함할 수 있다.
제1 보상 커패시터(CC1)는 발광 소자(150)의 애노드에 인가되는 전압을 제어하여, 발광 소자(150)의 출력 휘도를 보상할 수 있다. 제1 보상 커패시터(CC1)의 일 전극은 발광 소자(150)의 애노드인 제2 노드(N2)에 연결되고, 다른 전극은 데이터 배선(DL)에 연결될 수 있다. 이에, 데이터 배선(DL)에 인가되는 데이터 전압(DATA)의 변화에 따라, 발광 소자(150)의 애노드의 전압이 변화할 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치의 구동을 설명하기 위해 도 3 및 도 4를 함께 참조한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 VRR 구동을 설명하기 위한 클락 신호의 파형도이다.
도 3에서는 본 발명의 일 실시예에 따른 표시 장치가 제1 리프레쉬 레이트인 120Hz로 구동하는 경우와 제1 리프레쉬 레이트보다 낮은 제2 리프레쉬 레이트인 60Hz로 구동하는 경우의 클락 신호를 도시하였다.
VRR 신호(VRR)에 따라 제1 리프레쉬 레이트인 120Hz로 구동하는 경우에, 구동 기간(t0-t1)에서는 클락 신호가 활성화된다. 이에, 구동 기간(t0-t1) 동안 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되어, 복수의 화소(PX)가 구동될 수 있다. 그리고, 블랭크 기간(t1-t2)에서는 클락 신호가 비활성화된다. 이에, 블랭크 기간(t1-t2)에서는 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되지 않고, 센싱 트랜지스터(SET)를 통해서 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱한다. 즉, 복수의 화소(PX)가 제1 리프레쉬 레이트인 120Hz로 구동하는 경우에, 블랭크 기간(t1-t2)은 센싱 기간만을 포함할 수 있다. 그리고, 블랭크 기간(t1-t2) 이후에서 다시 클락 신호가 활성화 되어, 구동 기간이 반복될 수 있다.
한편, VRR 신호(VRR)에 따라 제2 리프레쉬 레이트인 60Hz로 구동하는 경우에, 구동 기간(t0-t1)에서는 클락 신호가 활성화된다. 이에, 구동 기간(t0-t1) 동안 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되어, 복수의 화소(PX)가 구동될 수 있다. 그리고, 블랭크 기간(t1-t3)에서는 클락 신호가 비활성화되어, 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되지 않는다.
그리고, 상술한 구동 기간(t0-t1) 동안 출력되는 비디오 데이터 신호(RGB)가 저계조 비디오 데이터 신호인 경우에는, 블랭크 기간(t1-t3) 중 일부 기간(t1-2)에서, 센싱 트랜지스터(SET)를 통해서 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱한다. 상술한 블랭크 기간(t1-t3) 중 일부 기간(t1-2)은 센싱 기간일 수 있다. 그리고 이어지는 블랭크 기간(t1-t3) 중 다른 기간(t2-3)에서, 제1 보상 커패시터(CC1)를 통해 발광 소자(150)의 애노드에 인가되는 전압을 제어하여, 발광 소자(150)의 출력 휘도를 보상할 수 있다. 블랭크 기간(t1-t3) 중 다른 기간(t2-3)은 보상 기간일 수 있다. 즉, 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 블랭크 기간(t1-t3)은 센싱 기간(t1-t2)만을 포함할 뿐만 아니라, 보상 기간(t2-t3)을 포함할 수 있다.
그리고, 상술한 구동 기간(t0-t1) 동안 출력되는 비디오 데이터 신호(RGB)가 고계조 비디오 데이터 신호인 경우에는, 블랭크 기간(t1-t3)에서, 센싱 트랜지스터(SET)를 통해서 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱한다. 즉, 복수의 화소가 제2 리프레쉬 레이트로 고계조를 구현하는 경우에, 블랭크 기간(t1-t3)은 센싱 기간만을 포함할 수 있다.
그리고, 블랭크 기간(t1-t3) 이후에서 다시 클락 신호가 활성화 되어, 구동 기간이 반복될 수 있다.
이하에서는, 도 4를 참조하여, 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간(t2-t3)에서 발광 소자(150)의 휘도 보상을 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간(t2-t3)에서의 데이터 전압(DATA)은 센싱 기간(t1-t2)에서의 데이터 전압(DATA)보다 낮을 수 있다.
즉, 센싱 기간(t1-t2)에서는 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위하여 최저계조를 구현하기 위한 데이터 전압(DATA)이 인가될 수 있다. 예를 들어, 복수의 화소(PX)가 블랙을 구현하기 위하여 2V의 데이터 전압(DATA)이 인가될 수 있다.
그리고, 보상 기간(t2-t3)에서, 발광 소자(150)의 휘도를 보상하기 위하여, 데이터 전압(DATA)은 강압될 수 있다. 예를 들어, 복수의 화소(PX)의 휘도를 감소시키기 위하여, -5V의 데이터 전압(DATA)이 인가될 수 있다.
즉, 보상 기간(t2-t3)에서 데이터 전압(DATA)이 감소되므로, 제1 보상 커패시터(CC1)을 통해 데이터 배선(DL)과 커플링되는 발광 소자(150)의 애노드의 전압도 낮아질 수 있다. 이에, 발광 소자(150)의 애노드와 캐소드 사이에 인가되는 전압의 레벨은 감소되므로, 발광 소자(150)의 구동 전류가 감소될 수 있다. 결국, 복수의 화소(PX)가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호(RGB)가 저계조 비디오 데이터 신호인 경우에는, 발광 소자(150)의 구동 전류를 감소시켜, 발광 소자(150)의 출력 휘도가 감소되도록 보상할 수 있다.
도 5a는 종래의 표시 장치의 VRR 구동에 따른 구동 전류의 파형도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 장치의 VRR 구동에 따른 구동 전류의 파형도이다.
도 5a 및 도 5b는 복수의 화소(PX)가 저계조를 구현하는 경우에, 제1 리프레쉬 레이트인 120Hz와 제2 리프레쉬 레이트인 60Hz 각각의 경우의 발광 소자(150)의 구동 전류(Ioled)를 도시한 파형도이다.
도 5a를 참조하면, 종래의 표시 장치가 제1 리프레쉬 레이트인 120Hz로 구동되는 경우에, t2 시점에서 리프레쉬되어, 데이터 전압(DATA)이 낮은 속도로 재충전된다. 이에, 발광 소자(150)의 구동 전류(Ioled)의 평균 값은 저감되어, 약 327pA일 수 있다.
반면에, 종래의 표시 장치가 제2 리프레쉬 레이트인 60Hz로 구동되는 경우에, t2 시점에서 리프레쉬되지 않아, 기충전된 데이터 전압그대로 유지된다. 이에, 발광 소자(150)의 구동 전류(Ioled)의 평균 값은 저감되지 않으므로, 약 376pA일 수 있다.
즉, 종래의 표시 장치에서 저계조를 구현하는 경우에, 제1 리프레쉬 레이트에서 데이터 전압(DATA)의 낮은 재충전 속도로 인하여, 15.1%의 구동 전류(Ioled) 차이가 발생한다. 따라서, 종래의 표시 장치에서 동일한 저계조를 구현하더라도, 제1 리프레쉬 레이트로 구동하는 경우보다 제2 리프레쉬 레이트로 구동하는 경우에 출력 휘도가 상대적으로 밝아지는 문제점이 발생하였다.
이에, 본 발명의 일 실시예에 따른 표시 장치는 상술한 출력 휘도 차이를 보상하기 위하여, 제2 리프레쉬 레이트로 구동하는 경우에 보상 기간 동안 복수의 화소의 출력 휘도를 감소시킬 수 있다.
도 5b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치가 제1 리프레쉬 레이트인 120Hz로 구동되는 경우에, t2 시점에서 리프레쉬되어, 데이터 전압(DATA)이 낮은 속도로 재충전된다. 이에, 발광 소자(150)의 구동 전류(Ioled)의 평균 값은 저감되어, 약 327pA일 수 있다.
반면에, 본 발명의 일 실시예에 따른 표시 장치가 제2 리프레쉬 레이트인 60Hz로 구동되는 경우에, t2 시점에서 데이터 전압(DATA)이 감소하여, 이에 커플링된 발광 소자(150)의 애노드의 전압 또한 감소될 수 있다. 이에, 발광 소자(150)의 구동 전류(Ioled)의 평균 값 또한 저감되어, 약 329pA일 수 있다.
즉, 본 발명의 일 실시예에 따른 표시 장치에서 저계조를 구현하는 경우에, 제1 리프레쉬 레이트에서 출력 휘도의 감소량만큼 제2 리프레쉬 레이트에서도 출력 휘도를 감소시킨다. 이에, 본 발명의 일 실시예에 따른 표시 장치에서, 동일한 저계조를 구현하는 경우에 0.6%만의 구동 전류(Ioled) 차이밖에 발생하지 않는다.
이에, 본 발명의 일 실시예에 따른 표시 장치에서, 동일한 저계조를 구현하는 경우에 제1 리프레쉬 레이트로 구동하는 경우와 제2 리프레쉬 레이트로 구동하는 경우에서 모두 출력 휘도는 비슷한 수준으로 유지될 수 있다. 결국, 본 발명의 일 실시예에 따른 표시 장치에서 리프레쉬 레이트가 가변되더라도, 원활하게 저계조 영상을 구현할 수 있다.
또한, 종래의 표시 장치에서는 저계조 구현시 상술한 휘도 차이를 감소시키기 위해서, 제1 리프레쉬 레이트로 구동하는 경우와 제2 리프레쉬 레이트로 구동하는 경우에 각각 다른 감마 전압을 설정하여 데이터 전압을 출력하였다.
이러한 경우에는, 다양한 경우의 감마 전압을 저장할 수 있는 메모리가 필요할 뿐만 아니라, 변경된 감마 전압을 적용하기 위한 적용 시간(tact time)이 필요하였다.
그러나, 본 발명의 일 실시예에 따른 표시 장치는 단순히 데이터 전압을 변경하여, 출력 휘도를 보상한다. 이로써, 본 발명의 일 실시예에 따른 표시 장치는 다양한 감마 전압을 저장하는 메모리가 필요하지 않아, 보다 간소한 데이터 구동부를 구현할 수 있다.
이 뿐 만 아니라, 본 발명의 일 실시예에 따른 표시 장치는 변경된 감마 전압을 적용하기 위한 적용 시간(tact time)또한 필요하지 않아, 보다 신속하게 출력 휘도의 차이를 보상할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 표시 장치에 대해서 설명한다.
본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치는 제1 보상 트랜지스터에 대해서만 차이점이 존재하므로 이를 중점적으로 설명한다. 그리고, 도 3의 파형도는 본 발명의 다른 실시예에서도 동일하게 적용될 수 있으므로, 이를 참조하여 설명한다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소(SP)는 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC), 제1 보상 커패시터(CC1) 및 발광 소자(150)를 포함할 뿐만 아니라, 제1 보상 트랜지스터(CPT1)를 더 포함할 수 있다.
제1 보상 트랜지스터(CPT1)는 보상 기간(t2-t3)에서, 발광 소자(150)의 휘도를 보상하기 위하여, 제1 보상 전압(Vcp1)을 제1 보상 커패시터(CC1)에 인가한다.
제1 보상 트랜지스터(CPT1)는 제1 보상 신호(CS1)를 인가 받는 게이트 전극, 제1 보상 전압(Vcp1)을 인가 받는 소스 전극 및 복수의 제1 보상 커패시터(CC1)에 연결되는 드레인 전극을 포함한다. 달리 표현하면, 제1 보상 커패시터(CC1)는 데이터 라인(DL)에 연결되므로, 제1 보상 트랜지스터(CPT1) 또한 데이터 라인(DL)에 연결될 수 있다
그리고, 제1 보상 신호(CS1)는 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간 동안(t2-t3)만 턴온 레벨일 수 있다. 이에, 제1 보상 트랜지스터(CPT1)는 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간(t2-t3) 동안만 턴온되어, 제1 보상 트랜지스터(CPT1)에 제1 보상 전압(Vcp1)을 인가할 수 있다.
그리고, 제1 보상 전압(Vcp1)은 데이터 전압(DATA)의 최저 레벨보다 낮은 레벨일 수 있다.
구체적으로, 센싱 기간(t1-t2)에서는 최저계조를 구현하기 위한 데이터 전압(DATA)이 인가될 수 있다. 예를 들어, 복수의 화소(PX)가 블랙을 구현하기 위하여 2V의 데이터 전압(DATA)이 인가될 수 있다.
그리고 제1 보상 전압(Vcp1)은 최저계조를 구현하기 위한 데이터 전압(DATA)보다 낮은 레벨일 수 있다. 예를 들어, 복수의 화소(PX)의 휘도를 감소시키기 위하여, 제1 보상 전압(Vcp1)은 -5V일 수 있다.
즉, 보상 기간(t2-t3)에서 제1 보상 전압(Vcp1)이 인가되므로, 제1 보상 커패시터(CC1)에 의해 발광 소자(150)의 애노드의 전압도 낮아질 수 있다. 이에, 발광 소자(150)의 애노드와 캐소드 사이에에 인가되는 전압의 레벨은 감소되므로, 발광 소자(150)의 구동 전류가 감소될 수 있다. 결국, 복수의 화소(PX)가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호(RGB)가 저계조 비디오 데이터 신호인 경우에는, 발광 소자(150)의 구동 전류를 감소시켜, 발광 소자(150)의 출력 휘도가 감소되도록 보상할 수 있다.
이에, 본 발명의 다른 실시예에 따른 표시 장치에서도, 동일한 저계조를 구현하는 경우에 제1 리프레쉬 레이트로 구동하는 경우와 제2 리프레쉬 레이트로 구동하는 경우에서 모두 출력 휘도는 비슷한 수준으로 유지될 수 있다. 결국, 본 발명의 다른 실시예에 따른 표시 장치에서도 리프레쉬 레이트가 가변되더라도, 원활하게 저계조 영상을 구현할 수 있다.
이하에서는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치에 대해서 설명한다.
본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치는 제2 보상 트랜지스터에 대해서만 차이점이 존재하므로 이를 중점적으로 설명한다. 그리고, 도 3의 파형도는 본 발명의 다른 실시예에서도 동일하게 적용될 수 있으므로, 이를 참조하여 설명한다.
도 7은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 7에서는 표시 장치(100)의 복수의 서브 화소(SP) 중 하나의 서브 화소(SP)에 대한 회로도를 도시하였다.
도 7을 참조하면, 서브 화소(SP)는 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC), 제2 보상 커패시터(CC2) 및 발광 소자(150)를 포함할 수 있다.
즉, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치에서, 복수의 서브 화소(SP) 각각은 발광 소자(150)의 출력 휘도 보상을 위한 제2 보상 커패시터(CC2)를 더 포함할 수 있다.
제2 보상 커패시터(CC2)는 발광 소자(150)의 애노드에 인가되는 전압을 제어하여, 발광 소자(150)의 출력 휘도를 보상할 수 있다. 제2 보상 커패시터(CC2)의 일 전극은 발광 소자(150)의 애노드인 제2 노드(N2)에 연결되고, 다른 전극은 발광 소자(150)의 캐소드에 연결될 수 있다. 이에, 발광 소자(150)의 캐소드에 인가되는 저전위 전압(VSS)의 변화에 따라, 발광 소자(150)의 애노드의 전압이 변화할 수 있다. 이에, 발광 소자(150)의 구동 전류 또한 변화할 수 있다.
이하에서는, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 구동을 설명하기 위해 도 3 및 도 8를 함께 참조한다.
도 3에서는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치가 제1 리프레쉬 레이트인 120Hz로 구동하는 경우와 제1 리프레쉬 레이트보다 낮은 제2 리프레쉬 레이트인 60Hz로 구동하는 경우의 클락 신호를 도시하였다.
VRR 신호(VRR)에 따라 제1 리프레쉬 레이트인 120Hz로 구동하는 경우에, 구동 기간(t0-t1)에서는 클락 신호가 활성화된다. 이에, 구동 기간(t0-t1) 동안 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되어, 복수의 화소(PX)가 구동될 수 있다. 그리고, 블랭크 기간(t1-t2)에서는 클락 신호가 비활성화된다. 이에, 블랭크 기간(t1-t2)에서는 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되지 않고, 센싱 트랜지스터(SET)를 통해서 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱한다. 즉, 복수의 화소(PX)가 제1 리프레쉬 레이트인 120Hz로 구동하는 경우에, 블랭크 기간(t1-t2)은 센싱 기간만을 포함할 수 있다. 그리고, 블랭크 기간(t1-t2) 이후에서 다시 클락 신호가 활성화 되어, 구동 기간이 반복될 수 있다.
한편, VRR 신호(VRR)에 따라 제2 리프레쉬 레이트인 60Hz로 구동하는 경우에, 구동 기간(t0-t1)에서는 클락 신호가 활성화된다. 이에, 구동 기간(t0-t1) 동안 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되어, 복수의 화소(PX)가 구동될 수 있다. 그리고, 블랭크 기간(t1-t3)에서는 클락 신호가 비활성화되어, 복수의 화소(PX)에 비디오 데이터 신호(RGB)에 대응되는 데이터 전압(DATA)이 인가되지 않는다.
그리고, 상술한 구동 기간(t0-t1) 동안 출력되는 비디오 데이터 신호(RGB)가 저계조 비디오 데이터 신호인 경우에는, 블랭크 기간(t1-t3) 중 일부 기간(t1-2)에서, 센싱 트랜지스터(SET)를 통해서 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱한다. 상술한 블랭크 기간(t1-t3) 중 일부 기간(t1-2)은 센싱 기간일 수 있다. 그리고 이어지는 블랭크 기간(t1-t3) 중 다른 기간(t2-3)에서, 제2 보상 커패시터(CC2)를 통해 발광 소자(150)의 애노드에 인가되는 전압을 제어하여, 발광 소자(150)의 출력 휘도를 보상할 수 있다. 블랭크 기간(t1-t3) 중 다른 기간(t2-3)은 보상 기간일 수 있다. 즉, 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 블랭크 기간(t1-t3)은 센싱 기간(t1-t2)만을 포함할 뿐만 아니라, 보상 기간(t2-t3)을 포함할 수 있다.
그리고, 상술한 구동 기간(t0-t1) 동안 출력되는 비디오 데이터 신호(RGB)가 고계조 비디오 데이터 신호인 경우에는, 블랭크 기간(t1-t3)에서, 센싱 트랜지스터(SET)를 통해서 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱한다. 즉, 복수의 화소가 제2 리프레쉬 레이트로 고계조를 구현하는 경우에, 블랭크 기간(t1-t3)은 센싱 기간만을 포함할 수 있다.
그리고, 블랭크 기간(t1-t3) 이후에서 다시 클락 신호가 활성화 되어, 구동 기간이 반복될 수 있다.
이하에서는, 도 8를 참조하여, 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간(t2-t3)에서 발광 소자(150)의 휘도 보상을 설명한다.
도 8은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 데이터 전압의 파형도이다.
도 8을 참조하면, 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간(t2-t3)에서의 저전위 전압(VSS)은 센싱 기간(t1-t2)에서의 저전위 전압(VSS)보다 높을 수 있다.
예를 들어, 센싱 기간(t1-t2)에서는, 구동 기간(t0-t1)과 동일하게 0V의 저전위 전압(VSS)이 인가될 수 있다.
그리고, 보상 기간(t2-t3)에서, 발광 소자(150)의 휘도를 보상하기 위하여, 저전위 전압(VSS)은 구동 기간(t0-t1) 동안 승압될 수 있다. 예를 들어, 복수의 화소(PX)의 휘도를 감소시키기 위하여, 0.3V의 저전위 전압(VSS)이 인가될 수 있다.
즉, 보상 기간(t2-t3)에서 저전위 전압(VSS)이 증가되므로, 제2 보상 커패시터(CC2)를 통해 발광 소자(150)의 캐소드와 커플링되는 발광 소자(150)의 애노드의 전압도 높아질 수 있다. 다만, 발광 소자(150)의 애노드의 전압은 커플링에 의해 상승되는 것이므로, 발광 소자(150)의 캐소드의 전압인 저전위 전압(VSS)의 상승량보다 발광 소자(150)의 애노드의 전압의 상승량이 낮다. 이에, 발광 소자(150)의 애노드와 캐소드 사이에 인가되는 전압의 레벨은 감소되므로, 발광 소자(150)의 구동 전류가 감소될 수 있다. 결국, 복수의 화소(PX)가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호(RGB)가 저계조 비디오 데이터 신호인 경우에는, 발광 소자(150)의 구동 전류를 감소시켜, 발광 소자(150)의 출력 휘도가 감소되도록 보상할 수 있다.
도 9는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 VRR 구동에 따른 구동 전류의 파형도이다.
도 9는 복수의 화소(PX)가 저계조를 구현하는 경우에, 제1 리프레쉬 레이트인 120Hz와 제2 리프레쉬 레이트인 60Hz 각각의 경우의 발광 소자(150)의 구동 전류(Ioled)를 도시한 파형도이다.
이본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치는 도 5a에서 설명한 출력 휘도 차이를 보상하기 위하여, 제2 리프레쉬 레이트로 구동하는 경우에 보상 기간 동안 복수의 화소의 출력 휘도를 감소시킬 수 있다.
도 9를 참조하면, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치가 제1 리프레쉬 레이트인 120Hz로 구동되는 경우에, t2 시점에서 리프레쉬되어, 데이터 전압(DATA)이 낮은 속도로 재충전된다. 이에, 발광 소자(150)의 구동 전류(Ioled)의 평균 값은 저감되어, 약 327pA일 수 있다.
그리고, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치가 제2 리프레쉬 레이트인 60Hz로 구동되는 경우에, t2 시점에서 저전위 전압(VSS)이 증가하여, 이에 커플링된 발광 소자(150)의 애노드의 전압 또한 증가될 수 있다. 다만, 발광 소자(150)의 애노드의 전압은 커플링에 의해 상승되는 것이므로, 발광 소자(150)의 캐소드의 전압인 저전위 전압(VSS)의 상승량보다 발광 소자(150)의 애노드의 전압의 상승량이 낮다. 이에, 발광 소자(150)의 구동 전류(Ioled)의 평균 값 또한 저감되어, 약 328pA일 수 있다.
즉, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치에서 저계조를 구현하는 경우에, 제1 리프레쉬 레이트에서 출력 휘도의 감소량만큼 제2 리프레쉬 레이트에서도 출력 휘도를 감소시킨다. 이에, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치에서, 동일한 저계조를 구현하는 경우에 0.03%만의 구동 전류(Ioled) 차이밖에 발생하지 않는다.
이에, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치에서, 동일한 저계조를 구현하는 경우에 제1 리프레쉬 레이트로 구동하는 경우와 제2 리프레쉬 레이트로 구동하는 경우에서 모두 출력 휘도는 비슷한 수준으로 유지될 수 있다. 결국, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치에서 리프레쉬 레이트가 가변되더라도, 원활하게 저계조 영상을 구현할 수 있다.
또한, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치는 변경된 감마 전압을 적용하기 위한 적용 시간(tact time)또한 필요하지 않아, 보다 신속하게 출력 휘도의 차이를 보상할 수 있다.
이하에서는 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치에 대해서 설명한다.
본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치와 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치는 제2 보상 트랜지스터에 대해서만 차이점이 존재하므로 이를 중점적으로 설명한다. 그리고, 도 3의 파형도는 본 발명의 또 다른 실시예(제4 실시예)에서도 동일하게 적용될 수 있으므로, 이를 참조하여 설명한다.
도 10은 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 10을 참조하면, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 서브 화소(SP)는 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC), 제2 보상 커패시터(CC2) 및 발광 소자(150)를 포함할 뿐만 아니라, 제2 보상 트랜지스터(CPT2)를 더 포함할 수 있다.
제2 보상 트랜지스터(CPT2)는 보상 기간(t2-t3)에서, 발광 소자(150)의 휘도를 보상하기 위하여, 제2 보상 전압(Vcp2)을 제2 보상 커패시터(CC2)에 인가한다.
제2 보상 트랜지스터(CPT2)는 제2 보상 신호(CS2)를 인가 받는 게이트 전극, 제2 보상 전압(Vcp2)을 인가 받는 소스 전극 및 복수의 제2 보상 커패시터(CC2)에 연결되는 드레인 전극을 포함한다. 달리 표현하면, 제2 보상 커패시터(CC2)는 발광 소자(150)의 캐소드에 연결되므로, 제2 보상 트랜지스터(CPT2) 또한 발광 소자(150)의 캐소드에 연결될 수 있다
그리고, 제2 보상 신호(CS2)는 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간 동안(t2-t3)만 턴온 레벨일 수 있다. 이에, 제2 보상 트랜지스터(CPT2)는 복수의 화소(PX)가 제2 리프레쉬 레이트로 저계조를 구현하는 경우에, 보상 기간(t2-t3) 동안만 턴온되어, 제2 보상 트랜지스터(CPT2)에 제2 보상 전압(Vcp2)을 인가할 수 있다.
그리고, 제2 보상 전압(Vcp2)은 저전위 전압(VSS)보다 높은 레벨일 수 있다.
구체적으로 도 8를 참조하면, 센싱 기간(t1-t2)에서는, 구동 기간(t0-t1)과 동일하게 0V의 저전위 전압(VSS)이 인가될 수 있다.
그리고 제2 보상 전압(Vcp2)은 저전위 전압(VSS)보다 높은 레벨일 수 있다. 예를 들어, 복수의 화소(PX)의 휘도를 감소시키기 위하여, 제2 보상 전압(Vcp2)은 0.3V일 수 있다.
즉, 보상 기간(t2-t3)에서 제2 보상 전압(Vcp2)이 인가되므로, 제2 보상 커패시터(CC2)에 의해 발광 소자(150)의 애노드의 전압도 높아질 수 있다. 다만, 발광 소자(150)의 애노드의 전압은 커플링에 의해 상승되는 것이므로, 발광 소자(150)의 캐소드의 전압의 상승량보다 발광 소자(150)의 애노드의 전압의 상승량이 낮다. 이에, 발광 소자(150)의 애노드와 캐소드 사이에 인가되는 전압의 레벨은 감소되므로, 발광 소자(150)의 구동 전류가 감소될 수 있다. 결국, 복수의 화소(PX)가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호(RGB)가 저계조 비디오 데이터 신호인 경우에는, 발광 소자(150)의 구동 전류를 감소시켜, 발광 소자(150)의 출력 휘도가 감소되도록 보상할 수 있다.
이에, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치에서도, 동일한 저계조를 구현하는 경우에 제1 리프레쉬 레이트로 구동하는 경우와 제2 리프레쉬 레이트로 구동하는 경우에서 모두 출력 휘도는 비슷한 수준으로 유지될 수 있다. 결국, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치에서도 리프레쉬 레이트가 가변되더라도, 원활하게 저계조 영상을 구현할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 구동 기간과 블랭크 기간으로 분리구동되는 복수의 화소가 배치되는 표시 패널, 복수의 화소의 리프레쉬 레이트를 결정하는 VRR(Variable Refresh Rate) 신호 및 비디오 데이터 신호를 출력하는 타이밍 컨트롤러, VRR 신호 및 비디오 데이터 신호에 따라, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부를 포함하고, 복수의 화소는 VRR 신호에 따라, 제1 리프레쉬 레이트 또는 제1 리프레쉬 레이트보다 낮은 제2 리프레쉬 레이트로 구동되고, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에는, 블랭크 기간 동안 복수의 화소 각각의 출력 휘도를 감소시킬 수 있다.
발명의 또 다른 특징에 따르면, 복수의 화소 각각 복수의 서브 화소를 포함하고, 복수의 서브 화소 각각은 스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터, 보상 커패시터 및 발광 소자를 포함하고, 센싱 트랜지스터는 구동 트랜지스터에 연결되어, 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하고, 보상 커패시터는 발광 소자에 연결되어, 발광 소자의 출력 휘도를 보상할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에는, 블랭크 기간은 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하는 센싱 기간 및 발광 소자의 출력 휘도를 보상하는 보상 기간을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 보상 커패시터는 제1 보상 커패시터를 포함하고, 제1 보상 커패시터는 발광 소자의 애노드와 복수의 데이터 배선 각각에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 보상 기간 동안의 데이터 전압은 센싱 기간 동안의 데이터 전압보다 낮을 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 화소 각각은 제1 보상 커패시터에 연결되는 제1 보상 트랜지스터를 더 포함하고, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 제1 보상 트랜지스터는 제1 보상 전압을 제1 보상 커패시터에 인가할 수 있다.
본 발명의 또 다른 특징에 따르면 제1 보상 트랜지스터는, 제1 보상 신호를 인가 받는 게이트 전극, 제1 보상 전압을 인가 받는 소스 전극 및 제1 보상 커패시터에 연결되는 드레인 전극을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 보상 전압은 데이터 전압의 최저 레벨보다 낮은 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 보상 신호는 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 보상 기간 동안 턴온 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 보상 커패시터는 제2 보상 커패시터를 포함하고, 제2 보상 커패시터는 발광 소자의 애노드와 캐소드에 연결되고, 발광 소자의 캐소드에는 저전위 전압이 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 보상 기간 동안의 저전위 전압은 센싱 기간 동안의 저전위 전압보다 높을 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 화소 각각은 제2 보상 커패시터에 연결되는 제2 보상 트랜지스터를 더 포함하고, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 제2 보상 트랜지스터는 제2 보상 전압을 제2 보상 커패시터에 인가할 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 보상 트랜지스터는 제2 보상 신호를 인가 받는 게이트 전극, 제2 보상 전압을 인가 받는 소스 전극 및 제2 보상 커패시터에 연결되는 드레인 전극을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 보상 전압은 저전위 전압 보다 높을 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 보상 신호는 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 보상 기간 동안 턴온 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소가 제1 리프레쉬 레이트로 구동되거나, 복수의 화소가 제2 리프레쉬 레이트로 구동되고, 비디오 데이터 신호가 고계조 비디오 데이터 신호인 경우에는 블랭크 기간은 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하는 센싱 기간만을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 블랭크 기간 동안 상기 데이터 배선에 인가되는 데이터 전압은 강압될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 블랭크 기간 동안 상기 저전위 전압은 승압될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 컨트롤러
150: 발광 소자
PX: 화소
DL: 데이터 배선
GL: 게이트 배선
RVL: 기준 전압 배선
SWT: 스위칭 트랜지스터
DT: 구동 트랜지스터
SET: 센싱 트랜지스터
SC: 스토리지 커패시터
CC1: 제1 보상 커패시터
CC2: 제2 보상 커패시터
CPT1: 제1 보상 트랜지스터
CPT2: 제2 보상 트랜지스터
CS1: 제1 보상 신호
CS2: 제2 보상 신호
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
DATA: 데이터 전압
SCAN: 스캔 신호
SENSE: 센싱 신호
VDD: 고전위 전압
VSS: 저전위 전압
Vref: 기준 전압
Vcp1: 제1 보상 전압
Vcp2: 제2 보상 전압

Claims (20)

  1. 구동 기간과 블랭크 기간으로 분리구동되는 복수의 화소가 배치되는 표시 패널;
    상기 복수의 화소의 리프레쉬 레이트를 결정하는 VRR(Variable Refresh Rate) 신호 및 비디오 데이터 신호를 출력하는 타이밍 컨트롤러; 및
    상기 VRR 신호 및 상기 비디오 데이터 신호에 따라, 상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부를 포함하고,
    상기 복수의 화소는 상기 VRR 신호에 따라, 제1 리프레쉬 레이트 또는 상기 제1 리프레쉬 레이트보다 낮은 제2 리프레쉬 레이트로 구동되고,
    상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에는, 상기 블랭크 기간 동안 상기 복수의 화소 각각의 출력 휘도를 감소시키는, 표시 장치.
  2. 제1항에 있어서,
    복수의 화소 각각 복수의 서브 화소를 포함하고,
    복수의 서브 화소 각각은
    스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터, 보상 커패시터 및 발광 소자를 포함하고,
    상기 센싱 트랜지스터는 상기 구동 트랜지스터에 연결되어, 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하고,
    상기 보상 커패시터는 상기 발광 소자에 연결되어, 발광 소자의 출력 휘도를 보상하는, 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에는,
    상기 블랭크 기간은 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하는 센싱 기간 및 상기 발광 소자의 출력 휘도를 보상하는 보상 기간을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 보상 커패시터는 제1 보상 커패시터를 포함하고,
    상기 제1 보상 커패시터는 상기 발광 소자의 애노드와 상기 복수의 데이터 배선 각각에 연결되는, 표시 장치.
  5. 제4항에 있어서,
    상기 보상 기간 동안의 데이터 전압은 상기 센싱 기간 동안의 데이터 전압보다 낮은, 표시 장치.
  6. 제4항에 있어서,
    상기 복수의 화소 각각은
    상기 제1 보상 커패시터에 연결되는 제1 보상 트랜지스터를 더 포함하고,
    상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 상기 제1 보상 트랜지스터는 제1 보상 전압을 상기 제1 보상 커패시터에 인가하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제1 보상 트랜지스터는,
    제1 보상 신호를 인가 받는 게이트 전극,
    상기 제1 보상 전압을 인가 받는 소스 전극, 및
    상기 제1 보상 커패시터에 연결되는 드레인 전극을 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1 보상 전압은 상기 데이터 전압의 최저 레벨보다 낮은 레벨인, 표시 장치.
  9. 제7항에 있어서,
    상기 제1 보상 신호는 상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 상기 보상 기간 동안 턴온 레벨인, 표시 장치.
  10. 제3항에 있어서,
    상기 보상 커패시터는 제2 보상 커패시터를 포함하고,
    상기 제2 보상 커패시터는 상기 발광 소자의 애노드와 캐소드에 연결되고,
    상기 발광 소자의 캐소드에는 저전위 전압이 인가되는, 표시 장치.
  11. 제10항에 있어서,
    상기 보상 기간 동안의 저전위 전압은 상기 센싱 기간 동안의 저전위 전압보다 높은, 표시 장치.
  12. 제10항에 있어서,
    상기 복수의 화소 각각은
    상기 제2 보상 커패시터에 연결되는 제2 보상 트랜지스터를 더 포함하고,
    상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 상기 제2 보상 트랜지스터는 제2 보상 전압을 상기 제2 보상 커패시터에 인가하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제2 보상 트랜지스터는,
    제2 보상 신호를 인가 받는 게이트 전극,
    상기 제2 보상 전압을 인가 받는 소스 전극, 및
    상기 제2 보상 커패시터에 연결되는 드레인 전극을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 제2 보상 전압은 상기 저전위 전압 보다 높은, 표시 장치.
  15. 제13항에 있어서,
    상기 제2 보상 신호는 상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 저계조 비디오 데이터 신호인 경우에, 상기 보상 기간 동안 턴온 레벨인, 표시 장치.
  16. 제2항에 있어서,
    상기 복수의 화소가 상기 제1 리프레쉬 레이트로 구동되거나, 상기 복수의 화소가 상기 제2 리프레쉬 레이트로 구동되고, 상기 비디오 데이터 신호가 고계조 비디오 데이터 신호인 경우에는
    상기 블랭크 기간은 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하는 센싱 기간만을 포함하는, 표시 장치.
  17. 구동 기간과 블랭크 기간으로 분리구동되는 복수의 화소를 포함하는 표시 장치에 있어서,
    상기 복수의 화소는,
    빛을 발광하는 발광 소자;
    제1 노드에 해당하는 게이트 전극, 상기 발광 소자에 연결되고 제2 노드에 해당하는 소스 전극 및 고전위 전압을 인가받는 드레인 전극을 포함하는 구동 트랜지스터;
    데이터 배선에 연결된 드레인 전극, 게이트 배선에 연결된 게이트 전극 및 상기 제1 노드에 연결된 소스 전극을 포함하는 스위칭 트랜지스터;
    기준 전압 배선에 연결된 드레인 전극, 게이트 배선에 연결된 게이트 전극 및 상기 제2 노드에 연결된 소스 전극을 포함하는 센싱 트랜지스터;
    상기 제1 노드와 상기 제2 노드에 연결되는 스토리지 커패시터; 및
    상기 데이터 배선과 상기 제2 노드에 연결되는 제1 보상 커패시터를 포함하는, 표시 장치.
  18. 제 17항에 있어서,
    상기 블랭크 기간 동안 상기 데이터 배선에 인가되는 데이터 전압은 강압되는, 표시 장치.
  19. 구동 기간과 블랭크 기간으로 분리구동되는 복수의 화소를 포함하는 표시 장치에 있어서,
    상기 복수의 화소는,
    저전위 전압을 인가 받아 빛을 발광하는 발광 소자;
    제1 노드에 해당하는 게이트 전극, 상기 발광 소자의 애노드에 연결되고 제2 노드에 해당하는 소스 전극 및 고전위 전압을 인가받는 드레인 전극을 포함하는 구동 트랜지스터;
    데이터 배선에 연결된 드레인 전극, 게이트 배선에 연결된 게이트 전극 및 상기 제1 노드에 연결된 소스 전극을 포함하는 스위칭 트랜지스터;
    기준 전압 배선에 연결된 드레인 전극, 게이트 배선에 연결된 게이트 전극 및 상기 제2 노드에 연결된 소스 전극을 포함하는 센싱 트랜지스터;
    상기 제1 노드와 상기 제2 노드에 연결되는 스토리지 커패시터; 및
    상기 제2 노드와 상기 발광 소자의 캐소드에 연결되는 제2 보상 커패시터를 포함하는, 표시 장치.
  20. 제 19항에 있어서,
    상기 블랭크 기간 동안 상기 저전위 전압은 승압되는, 표시 장치.



KR1020210184212A 2021-12-21 2021-12-21 표시 장치 KR20230094791A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210184212A KR20230094791A (ko) 2021-12-21 2021-12-21 표시 장치
US17/953,060 US20230197000A1 (en) 2021-12-21 2022-09-26 Display device
DE102022128676.2A DE102022128676A1 (de) 2021-12-21 2022-10-28 Anzeigevorrichtung
CN202211590222.4A CN116364026A (zh) 2021-12-21 2022-12-12 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210184212A KR20230094791A (ko) 2021-12-21 2021-12-21 표시 장치

Publications (1)

Publication Number Publication Date
KR20230094791A true KR20230094791A (ko) 2023-06-28

Family

ID=86606724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210184212A KR20230094791A (ko) 2021-12-21 2021-12-21 표시 장치

Country Status (4)

Country Link
US (1) US20230197000A1 (ko)
KR (1) KR20230094791A (ko)
CN (1) CN116364026A (ko)
DE (1) DE102022128676A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101693693B1 (ko) * 2010-08-02 2017-01-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120065139A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 표시 장치를 위한 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
CN104751777B (zh) * 2013-12-31 2017-10-17 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
CN106710539B (zh) * 2015-11-12 2020-06-02 小米科技有限责任公司 液晶显示方法及装置
KR102508496B1 (ko) * 2015-11-23 2023-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN107767814B (zh) * 2017-11-27 2020-02-21 合肥鑫晟光电科技有限公司 像素电路、显示装置和双栅驱动晶体管
KR102498274B1 (ko) * 2017-12-06 2023-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN110570819B (zh) * 2019-09-10 2022-06-21 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板以及显示装置
KR20220067583A (ko) * 2020-11-16 2022-05-25 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US11508309B2 (en) * 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity

Also Published As

Publication number Publication date
US20230197000A1 (en) 2023-06-22
CN116364026A (zh) 2023-06-30
DE102022128676A1 (de) 2023-06-22

Similar Documents

Publication Publication Date Title
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20210019635A (ko) 표시장치 및 표시장치의 구동 방법
CN112992049A (zh) 具有像素驱动电路的电致发光显示装置
US11830443B2 (en) Display device, display panel, and display driving method having operation at a low driving frequency
US12014690B2 (en) Display device having a plurality of sub data lines connected to a plurality of subpixels
KR20230103588A (ko) 표시 장치
US11935475B2 (en) Display device, driving circuit and display driving method
KR102338038B1 (ko) 유기발광 표시장치 및 그 구동방법
KR20230094791A (ko) 표시 장치
US8368623B2 (en) Display device and driving method thereof
US11694638B1 (en) Display device
KR102676775B1 (ko) 표시 장치
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
US11527207B2 (en) Electroluminescent display device
US11978387B2 (en) Display device and display driving method that controls a level of bias voltage applied to a source electrode of a drive transistor
KR20220048355A (ko) 표시 장치
US20240203358A1 (en) Display device, display panel, and subpixel circuit
KR20230096492A (ko) 표시 장치 및 이의 구동 방법
US20240169885A1 (en) Display device and method of driving same
KR20230086084A (ko) 표시 장치
KR20230099113A (ko) 표시장치 및 표시장치의 구동 방법
KR20230103541A (ko) 표시 장치
KR20230103287A (ko) 표시 장치
CN117672140A (zh) 显示装置
KR20240096143A (ko) 디스플레이 장치, 디스플레이 패널, 및 서브픽셀 회로