KR20230063826A - Electroluminescence Display - Google Patents
Electroluminescence Display Download PDFInfo
- Publication number
- KR20230063826A KR20230063826A KR1020210194500A KR20210194500A KR20230063826A KR 20230063826 A KR20230063826 A KR 20230063826A KR 1020210194500 A KR1020210194500 A KR 1020210194500A KR 20210194500 A KR20210194500 A KR 20210194500A KR 20230063826 A KR20230063826 A KR 20230063826A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light
- cathode electrode
- buffer layer
- metal
- Prior art date
Links
- 238000005401 electroluminescence Methods 0.000 title claims description 3
- 239000000872 buffer Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 416
- 230000000903 blocking effect Effects 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000007769 metal material Substances 0.000 claims description 27
- 229910044991 metal oxide Inorganic materials 0.000 claims description 27
- 150000004706 metal oxides Chemical class 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XLTZWAZJMHGGRL-UHFFFAOYSA-N [O-2].[Ti+4].[Mo+4].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ti+4].[Mo+4].[O-2].[O-2].[O-2] XLTZWAZJMHGGRL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000012044 organic layer Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 34
- 239000010409 thin film Substances 0.000 description 29
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 15
- 101100112369 Fasciola hepatica Cat-1 gene Proteins 0.000 description 15
- 101100005271 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cat-1 gene Proteins 0.000 description 15
- 102100021391 Cationic amino acid transporter 3 Human genes 0.000 description 9
- 108091006230 SLC7A3 Proteins 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000011575 calcium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- CINYXYWQPZSTOT-UHFFFAOYSA-N 3-[3-[3,5-bis(3-pyridin-3-ylphenyl)phenyl]phenyl]pyridine Chemical compound C1=CN=CC(C=2C=C(C=CC=2)C=2C=C(C=C(C=2)C=2C=C(C=CC=2)C=2C=NC=CC=2)C=2C=C(C=CC=2)C=2C=NC=CC=2)=C1 CINYXYWQPZSTOT-UHFFFAOYSA-N 0.000 description 3
- -1 Bphen Chemical compound 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910003472 fullerene Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical compound C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 208000032370 Secondary transmission Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- KOPBYBDAPCDYFK-UHFFFAOYSA-N caesium oxide Chemical compound [O-2].[Cs+].[Cs+] KOPBYBDAPCDYFK-UHFFFAOYSA-N 0.000 description 1
- 229910001942 caesium oxide Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- CWBWCLMMHLCMAM-UHFFFAOYSA-M rubidium(1+);hydroxide Chemical compound [OH-].[Rb+].[Rb+] CWBWCLMMHLCMAM-UHFFFAOYSA-M 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- ZHXAZZQXWJJBHA-UHFFFAOYSA-N triphenylbismuthane Chemical compound C1=CC=CC=C1[Bi](C=1C=CC=CC=1)C1=CC=CC=C1 ZHXAZZQXWJJBHA-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
이 출원은 외광 반사를 방지하여, 표시 품질을 향상한 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 캐소드 전극 및 각종 배선 하부에 배치되는 버퍼막의 광학적 성질을 이용한 외부광 반사 억제 구조를 갖는 하부 발광형 전계 발광 표시장치에 관한 것이다.This application relates to an electroluminescent display device with improved display quality by preventing reflection of external light. In particular, this application relates to a bottom emission type electroluminescent display device having an external light reflection suppression structure using the optical properties of a buffer film disposed under a cathode electrode and various wires.
근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.Recently, various types of display devices such as a cathode ray tube (CRT), a liquid crystal display (LCD), a plasma display panel (PDP), and a luminescent display have been developed and developed. Such various types of display devices are used to display image data of various products such as computers, mobile phones, bank teller machines (ATMs) and vehicle navigation systems according to their unique characteristics.
표시 품질이 우수한 자발광 표시장치인 전계 발광 표시장치에서, 편광 소자를 배치하여 외광 반사를 억제하는 구조를 갖는다. 편광 소자는 편광과 반사로 인한 위상 변화를 통해 표시 장치 전체 표면의 반사율을 낮추는 것이다. 이로 인해 선명한 블랙 시감을 확보하며, 명암비(contrast ratio)도 높은 수준을 확보할 수 있다. 하지만, 편광 소자를 사용함으로 인해 전계 발광 소자에서 제공하는 빛의 약 55%가 손실된다. 편광 소자의 특성 때문에 투과율이 45% 정도 되는 것으로서, 이는 발광되어 추출되는 광량의 절반 이상을 흡수하기 때문에, 효율 측면에서 문제가 된다. 또한, 고가의 부품이라서 표시 장치의 제조 원가 경쟁력 부분에서도 부정적으로 작용한다. 하여, 편광 소자를 추가하지 않고도 외광 반사를 억제할 수 있는 전계발광 표시장치의 구조 개발이 요구되고 있다.An electroluminescent display device, which is a self-luminous display device with excellent display quality, has a structure in which a polarizer is disposed to suppress reflection of external light. The polarizer lowers the reflectance of the entire surface of the display device through a phase change due to polarization and reflection. As a result, it is possible to secure a clear black feeling and to secure a high level of contrast ratio. However, about 55% of the light provided by the electroluminescent device is lost due to the use of the polarizer. Due to the characteristics of the polarizing element, the transmittance is about 45%, which is a problem in terms of efficiency because it absorbs more than half of the light emitted and extracted. In addition, since it is an expensive component, it negatively affects the manufacturing cost competitiveness of the display device. Therefore, there is a need to develop a structure of an electroluminescent display capable of suppressing reflection of external light without adding a polarizing element.
이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 캐소드 전극에서 외부광이 반사되어 표시 품질이 저하되는 것을 방지할 수 있는 저 반사 캐소드 전극을 구비한 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 캐소드 전극 이외에 금속 물질로 형성한 각종 배선들에서 외부광이 반사되어 표시 품질이 저하되는 것을 방지할 수 있는 저 반사 배선 및 저 반사 전극을 구비한 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 또 다른 목적은, 저 반사 구조를 갖는 소자를 구비함에도 다른 박막의 적층으로 인해 발생하는 외광 반사를 억제할 수 있는 구조를 갖는 전계 발광 표시장치를 제공하는 데 있다.An object of this application is to overcome the problems of the prior art, and to provide an electroluminescent display device having a low reflection cathode electrode capable of preventing deterioration in display quality due to reflection of external light at the cathode electrode. Another object of this application is to provide an electroluminescent display device having a low-reflection wire and a low-reflection electrode capable of preventing deterioration in display quality due to reflection of external light from various wires formed of a metal material in addition to the cathode electrode. is to do Another object of this application is to provide an electroluminescent display device having a structure capable of suppressing reflection of external light caused by the stacking of other thin films even though a device having a low reflection structure is provided.
상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 차광층, 제1 버퍼층, 제2 버퍼층, 게이트 절연막, 게이트 배선, 보호막, 평탄화 막 및 발광 소자를 포함한다. 차광층은, 기판 위에 배치되고, 제1 금속층 및 제1 금속층 위에 적층된 제2 금속층을 구비한다. 제1 버퍼층은, 차광층을 덮으며 기판 위에 배치된다. 제2 버퍼층은, 제1 버퍼층 위에 배치된다. 게이트 절연막은, 제2 버퍼층 위에 배치된다. 게이트 배선은, 게이트 절연막 위에서 차광층과 중첩하지 않고 배치되며, 제3 금속층 및 제3 금속층 위에 적층된 제4 금속층을 구비한다. 보호막은, 게이트 배선을 덮는다. 평탄화 막은, 보호막 위에 배치된다. 발광 소자는, 평탄화 막 위에서 순차 적층된 제1 전극, 발광층 및 제2 전극을 포함한다.To achieve the above object, an electroluminescent display device according to this application includes a substrate, a light blocking layer, a first buffer layer, a second buffer layer, a gate insulating film, a gate wiring, a protective film, a planarization film, and a light emitting element. The light blocking layer is disposed on the substrate and includes a first metal layer and a second metal layer stacked on the first metal layer. The first buffer layer is disposed on the substrate while covering the light blocking layer. The second buffer layer is disposed on the first buffer layer. A gate insulating film is disposed over the second buffer layer. The gate wiring is disposed on the gate insulating film without overlapping with the light blocking layer, and includes a third metal layer and a fourth metal layer stacked on the third metal layer. The protective film covers the gate wiring. A planarization film is disposed over the protective film. The light emitting element includes a first electrode, a light emitting layer, and a second electrode sequentially stacked on a planarization film.
일례로, 제2 전극은, 발광층 위에 배치된 제1 캐소드 전극층, 제1 캐소드 전극층 위에 배치된 제2 캐소드 전극층, 그리고 제2 캐소드 전극층 위에 배치된 제3 캐소드 전극층을 포함한다.In one example, the second electrode includes a first cathode electrode layer disposed on the light emitting layer, a second cathode electrode layer disposed on the first cathode electrode layer, and a third cathode electrode layer disposed on the second cathode electrode layer.
일례로, 제2 캐소드 전극층은, 제1 캐소드 전극층과 제2 캐소드 전극층의 계면에서 반사되는 제1 반사광과, 제3 캐소드 전극층에서 반사되는 제2 반사광의 위상이 상반되도록 설정된 두께를 갖는다.For example, the second cathode electrode layer has a thickness set such that the phases of the first reflected light reflected at the interface between the first cathode electrode layer and the second cathode electrode layer and the second reflected light reflected at the third cathode electrode layer are opposite to each other.
일례로, 제1 캐소드 전극층은, 두께가 100Å 내지 200Å인 금속 물질이다. 제2 캐소드 전극층은, 도메인 물질과 도펀트를 포함하는 전도성 유기층이다. 제3 캐소드 전극층은, 두께가 2,000Å 내지 4,000Å인 금속 물질이다.For example, the first cathode electrode layer is a metal material having a thickness of 100 Å to 200 Å. The second cathode electrode layer is a conductive organic layer containing a domain material and a dopant. The third cathode electrode layer is a metal material having a thickness of 2,000 Å to 4,000 Å.
일례로, 제1 금속층의 두께는, 제1 금속층의 하면에서 반사되는 제1 반사광, 그리고 제1 금속층과 제2 금속층의 계면에서 반사되는 제2 반사광의 위상이 상반되도록 설정된 두께를 갖는다.For example, the thickness of the first metal layer has a thickness set such that the phases of the first reflected light reflected from the lower surface of the first metal layer and the second reflected light reflected from the interface between the first metal layer and the second metal layer are opposite to each other.
일례로, 제1 금속층 및 제3 금속층은, 두께가 100Å 내지 500Å인 산화 금속 물질을 포함한다. 제2 금속층 및 제4 금속층은, 두께가 2,000Å 내지 4,000Å인 금속 물질을 포함한다.For example, the first metal layer and the third metal layer include a metal oxide material having a thickness of 100 Å to 500 Å. The second metal layer and the fourth metal layer include a metal material having a thickness of 2,000 Å to 4,000 Å.
일례로, 제1 버퍼층은, 제1 굴절율을 갖는다. 제2 버퍼층은, 제1 굴절율과 상이한 제2 굴절율을 갖는다.For example, the first buffer layer has a first refractive index. The second buffer layer has a second refractive index different from the first refractive index.
일례로, 기판, 게이트 절연막 및 보호막은, 제2 굴절율을 갖는다.For example, the substrate, the gate insulating film, and the protective film have a second refractive index.
일례로, 제1 버퍼층은, 굴절율이 1.8인 질화 실리콘을 포함한다. 제2 버퍼층은, 굴절율이 1.5인 산화 실리콘을 포함한다.For example, the first buffer layer includes silicon nitride having a refractive index of 1.8. The second buffer layer includes silicon oxide having a refractive index of 1.5.
일례로, 제1 버퍼층은, 기판과 제1 버퍼층의 계면에서 반사되는 제1 반사광과 제1 버퍼층과 제2 버퍼층의 계면에서 반사되는 제2 반사광의 위상이 상반되도록 설정된 두께를 갖는다.For example, the first buffer layer has a thickness set such that phases of first reflected light reflected at the interface between the substrate and the first buffer layer and second reflected light reflected at the interface between the first buffer layer and the second buffer layer are opposite to each other.
일례로, 제1 버퍼층은, 1,300Å 내지 1,700Å의 두께를 갖는 질화 실리콘으로 이루어진다. 제2 버퍼층은, 2,000Å 내지 2,400Å의 두께를 갖는 산화 실리콘으로 이루어진다.For example, the first buffer layer is made of silicon nitride having a thickness of 1,300 Å to 1,700 Å. The second buffer layer is made of silicon oxide having a thickness of 2,000 Å to 2,400 Å.
일례로, 차광층은, 반도체 층과 중첩하는 차광 영역, 그리고 차광 영역과 분리되며 데이터 배선 및 구동 전류 배선을 포함하는 배선 영역을 구비한다.For example, the light blocking layer includes a light blocking region overlapping the semiconductor layer and a wiring region separated from the light blocking region and including a data wire and a driving current wire.
일례로, 전계 발광 표시장치는, 제2 버퍼층 위에서 차광층의 차광 영역과 중첩하도록 배치된 반도체 층, 반도체 층을 덮는 게이트 절연막, 그리고 게이트 절연막 위에 배치되며 게이트 배선과 동일한 물질로 형성된, 게이트 전극, 소스 전극 및 드레인 전극을 더 포함한다. 게이트 전극은, 반도체 층의 중앙부와 중첩한다. 소스 전극은, 반도체 층의 일측부와 접촉한다. 드레인 전극은, 반도체 층의 타측부와 접촉한다.As an example, an electroluminescent display may include a semiconductor layer disposed over the second buffer layer to overlap the light blocking region of the light blocking layer, a gate insulating film covering the semiconductor layer, and a gate electrode disposed on the gate insulating film and formed of the same material as the gate wiring; It further includes a source electrode and a drain electrode. The gate electrode overlaps the central portion of the semiconductor layer. The source electrode contacts one side of the semiconductor layer. The drain electrode contacts the other side of the semiconductor layer.
일례로, 제1 금속층 및 제3 금속층은, 몰리브덴-티타늄 산화물을 포함한다. 제2 금속층 및 제4 금속층은, 구리, 알루미늄, 은 및 금 중 어는 하나를 포함한다.For example, the first metal layer and the third metal layer include molybdenum-titanium oxide. The second metal layer and the fourth metal layer contain any one of copper, aluminum, silver and gold.
일례로, 제1 전극의 가장자리를 덮고 중앙 영역을 노출하여 발광 영역을 정의하는 뱅크를 더 포함한다. 뱅크는, 블랙 레진 물질을 포함한다.For example, the bank may further include a bank defining an emission area by covering an edge of the first electrode and exposing a central area. The bank includes a black resin material.
이 출원에 의한 전계 발광 표시장치는, 이 출원에 의한 전계 발광 표시장치는, 하부 발광형 전계 발광 표시장치에서 저 반사 구조를 갖는 캐소드 전극을 적용함으로써, 외광 반사를 억제할 수 있다. 또한, 다른 금속 물질로 이루어진 배선들에도 저 반사 구조를 적용하여, 외광 반사를 억제할 수 있다. 특히, 배선들이 갖는 저 반사 구조는 투과성을 확보한 두께를 갖는 제1 금속층과 반사성을 확보한 제2 금속층을 적층하여, 반사광의 위상 상쇄 방식을 이용하여 외광 반사를 억제할 수 있다. 또한, 저 반사 구조를 갖는 배선을 적용하더라도, 하부에 적층된 투명층들로 인한 외광 반사를 추가적으로 억제하기 위한 버퍼층의 구조를 제안한다. 그 결과, 표시장치 전체에서 외광 반사를 억제함으로써, 명암비를 높이고, 화면 품질을 향상할 수 있다. 더구나, 가격이 높은 편광 소자를 사용하지 않으므로, 제조 단가를 절감하는 효과를 얻을 수 있다.The electroluminescent display device according to this application can suppress reflection of external light by applying a cathode electrode having a low reflection structure in a bottom emission type electroluminescent display device. In addition, reflection of external light may be suppressed by applying the low-reflection structure to wires made of other metal materials. In particular, the low-reflection structure of the wires may suppress reflection of external light by stacking a first metal layer having a thickness that ensures transmittance and a second metal layer that secures reflectivity, and using a phase canceling method of reflected light. In addition, even if a wire having a low reflection structure is applied, a buffer layer structure for additionally suppressing reflection of external light due to transparent layers stacked thereon is proposed. As a result, it is possible to increase the contrast ratio and improve screen quality by suppressing external light reflection in the entire display device. Moreover, since an expensive polarizing element is not used, an effect of reducing manufacturing cost can be obtained.
도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 평면도이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 절취한, 이 출원의 바람직한 실시 예에 의한 저 반사 구조를 갖는 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 캐소드 전극에 대해 설명하는 단면 확대도이다.
도 6은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 차광층에 대해 설명하는 단면 확대도이다.
도 7은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 배선에 대해 설명하는 단면 확대도이다.
도 8은 이 출원의 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 차광층에 의한 반사 저감의 정도를 설명하는 그래프이다.
도 9는 이 출원의 바람직한 실시 예와 다른 비교 예인, 단일 버퍼층을 갖는 경우에서 반사광 메카니즘을 나타내는 단면 확대도이다.
도 10은 도 9에 의한 구조로 인해 차광층과 동일한 저 반사 구조를 갖는 비교 예에서 게이트 배선에 의한 반사율을 나타내는 그래프이다.
도 11은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조에 의해 구현한 반사율 저감에 대해 설명하는 그래프이다.1 is a plan view showing a schematic structure of an electroluminescent display device according to this application.
2 is a diagram showing a circuit configuration of one pixel constituting an electroluminescent display device according to this application.
3 is a plan view showing the structure of pixels arranged in the electroluminescent display device according to this application.
FIG. 4 is a cross-sectional view showing the structure of an electroluminescent display device having a low reflection structure according to a preferred embodiment of the present application, taken along line II′ of FIG. 3 .
5 is an enlarged cross-sectional view illustrating a cathode electrode having a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application.
6 is an enlarged cross-sectional view illustrating a light blocking layer having a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application.
7 is an enlarged cross-sectional view illustrating a wiring having a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application.
8 is a graph illustrating a degree of reflection reduction by a light blocking layer having a low reflection structure in an electroluminescent display device according to an exemplary embodiment of the present application.
9 is an enlarged cross-sectional view showing a reflected light mechanism in the case of having a single buffer layer, which is another comparative example from the preferred embodiment of this application.
FIG. 10 is a graph showing reflectance by a gate line in a comparative example having the same low reflection structure as the light blocking layer due to the structure of FIG. 9 .
11 is a graph illustrating reflectance reduction implemented by a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application.
이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부한 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of this application, and methods of achieving them, will become clear with reference to examples described below in detail in conjunction with the accompanying drawings. However, this application is not limited to the examples disclosed below, but will be implemented in a variety of different forms, and only examples of this application make the disclosure of this application complete, and common in the art to which the invention of this application belongs. It is provided to fully inform those who have knowledge of the scope of the invention, and the invention of this application is only defined by the scope of the claims.
이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining an example of this application are illustrative, and are not limited to those shown here. Like reference numbers designate like elements throughout the specification. In addition, in describing examples of this application, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the application, the detailed description will be omitted.
이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.When 'includes', 'has', 'consists of', etc. mentioned in this application specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal precedence relationship is described in terms of 'after', 'following', 'next to', 'before', etc. It can also include non-continuous cases unless is used.
제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of this application.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.The term “at least one” should be understood to include all possible combinations from one or more related items. For example, "at least one of the first item, the second item, and the third item" means not only the first item, the second item, or the third item, respectively, but also two of the first item, the second item, and the third item. It may mean a combination of all items that can be presented from one or more.
이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various examples of this application can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each example can be implemented independently of each other or can be implemented together in a related relationship. .
이하에서는 이 출원에 따른 전계발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.Hereinafter, an example of an electroluminescent display device according to this application will be described in detail with reference to the accompanying drawings. In adding reference numerals to components of each drawing, the same components may have the same numerals as much as possible even if they are displayed on different drawings.
이하, 첨부된 도면을 참조하여 이 출원에 대해 상세히 설명한다. 도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.Hereinafter, this application will be described in detail with reference to the accompanying drawings. 1 is a diagram showing a schematic structure of an electroluminescent display device according to this application. In FIG. 1 , the X-axis represents a direction parallel to the scan line, the Y-axis represents a direction parallel to the data wire, and the Z-axis represents the height direction of the display device.
도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.Referring to FIG. 1 , the electroluminescent display device according to this application includes a
기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.The
기판(110)은 표시 영역(DA), 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.The
비-표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비-표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.The non-display area NDA is an area on which an image is not displayed, and may be defined at an edge of the
게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어 신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비-표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.The
데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어 신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비-표시 영역(NDA)에 부착될 수 있다.The data pad unit 300 supplies data signals to data wires according to a data control signal input from the
소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장될 수 있다.The source driving
연성 배선 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.Wires connecting the data pad unit 300 and the source driving
회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄 회로 보드(printed circuit board) 또는 연성 인쇄 회로 보드(flexible printed circuit board)일 수 있다.The
타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어 신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어 신호를 발생한다. 타이밍 제어부(500)는 게이트 제어 신호를 게이트 구동부(200)에 공급하고, 소스 제어 신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.The
이하, 도 2 내지 도 4를 참조하여 이 출원의 바람직한 실시 예에 대해 설명한다. 도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다. 도 4는 도 3의 I-I'를 따라 절취한, 이 출원의 바람직한 실시 예에 의한 저 반사 구조를 갖는 전계 발광 표시장치의 구조를 나타내는 단면도이다. Hereinafter, a preferred embodiment of this application will be described with reference to FIGS. 2 to 4. 2 is a diagram showing a circuit configuration of one pixel constituting an electroluminescent display device according to this application. 3 is a plan view showing the structure of pixels according to this application. FIG. 4 is a cross-sectional view showing the structure of an electroluminescent display device having a low reflection structure according to a preferred embodiment of the present application, taken along line II′ of FIG. 3 .
도 2 내지 도 4를 참조하면, 발광 표시장치의 한 화소는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.Referring to FIGS. 2 to 4 , one pixel of the light emitting display device is defined by a scan line SL, a data line DL, and a driving current line VDD. A switching thin film transistor (ST), a driving thin film transistor (DT), a light emitting diode (OLE), and a storage capacitance (Cst) are included in one pixel of the light emitting display device. A high potential voltage for driving the light emitting diode OLE is applied to the driving current line VDD.
예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.For example, the switching thin film transistor ST may be disposed at a portion where the scan line SL and the data line DL intersect. The switching thin film transistor ST includes a switching gate electrode SG, a switching source electrode SS, and a switching drain electrode SD. The switching gate electrode SG is connected to the scan line SL. The switching source electrode SS is connected to the data line DL, and the switching drain electrode SD is connected to the driving thin film transistor DT. The switching thin film transistor ST serves to select a pixel to be driven by applying a data signal to the driving thin film transistor DT.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 게이트 절연막(GI)을 관통하는 드레인 콘택홀(DH)을 통해 스위칭 드레인 전극(SD)이 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.The driving thin film transistor DT serves to drive the light emitting diode OLE of the pixel selected by the switching thin film transistor ST. The driving thin film transistor DT includes a driving gate electrode DG, a driving source electrode DS, and a driving drain electrode DD. The driving gate electrode DG is connected to the switching drain electrode SD of the switching thin film transistor ST. For example, the switching drain electrode SD is connected through a drain contact hole DH penetrating the gate insulating layer GI covering the driving gate electrode DG. The driving source electrode DS is connected to the driving current line VDD, and the driving drain electrode DD is connected to the anode electrode ANO of the light emitting diode OLE. An auxiliary capacitance Cst is disposed between the driving gate electrode DG of the driving thin film transistor DT and the anode electrode ANO of the light emitting diode OLE.
구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.The driving thin film transistor DT is disposed between the driving current line VDD and the light emitting diode OLE. The driving thin film transistor DT adjusts the amount of current flowing from the driving current line VDD to the light emitting diode OLE according to the magnitude of the voltage of the gate electrode DG connected to the drain electrode SD of the switching thin film transistor ST.
발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계 발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저-전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저-전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고-전위 전압에 의해 구동된다.The light emitting diode OLE includes an anode electrode ANO, an emission layer EL, and a cathode electrode CAT. The light emitting diode OLE emits light according to the current controlled by the driving thin film transistor DT. In other words, since the amount of light emitted from the light emitting diode OLE is adjusted according to the current controlled by the driving thin film transistor DT, the luminance of the electroluminescent display can be adjusted. The anode electrode ANO of the light emitting diode OLE is connected to the driving drain electrode DD of the driving thin film transistor DT, and the cathode electrode CAT is connected to the low-voltage line VSS to which a low potential voltage is supplied. do. That is, the light emitting diode OLE is driven by the low potential voltage and the high potential voltage controlled by the driving thin film transistor DT.
도 4를 중심으로 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치의 단면 구조를 설명한다. 기판(110) 위에 차광층(LS)이 적층되어 있다. 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)으로 사용할 수 있다. 또한, 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)과 일정 거리 떨어지고, 반도체 층(SA, DA)과 중첩하는 섬 모양으로 더 배치될 수 있다. 배선으로 사용하지 않는 차광층(LS)은 반도체 층(SA, DA)으로 입사되는 외부광을 차단하여 반도체 층(SA, DA)의 특성이 변질되는 것을 방지한다. 특히, 차광층(LS)은 반도체 층(SA, DA)에서 게이트 전극(SG, DG)와 중첩하는 채널 영역과 중첩하도록 배치하는 것이 바람직하다. 또한, 차광층(LS)은 반도체 층(SA, DA)과 접촉하는 소스-드레인 전극(SS, SD, DS, DD)의 일부분과도 중첩하도록 배치하는 것이 바람직하다.A cross-sectional structure of an electroluminescent display device according to a preferred embodiment of this application will be described with reference to FIG. 4 . A light blocking layer LS is stacked on the
차광층(LS) 위에는 버퍼층(BUF)이 기판(110)의 표면 전체를 덮도록 적층되어 있다. 이 출원에 의한 바람직한 실시 예에서, 버퍼층(BUF)은 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)가 순차 적층된 특징이 있다. 일례로, 제1 버퍼층(BUF1)은 질화 실리콘(SiNx)으로 형성한다. 질화 실리콘은 굴절율(index ratio)이 1.8인 물성을 갖고 있다. 제2 버퍼층(BUF2)은 산화 실리콘(SiOx)으로 형성한다. 산화 실리콘은 굴절율이 1.5인 물성을 갖고 있다. 이와 같이 버퍼층을 서로 다른 광학적 특성을 갖는 두 개의 층으로 형성함으로써, 기판(110)과 제1 버퍼층(BUF1)의 계면에서 빛이 반사되며, 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)의 계면에서도 빛이 반사된다. 이 때 제1 버퍼층(BUF1)의 두께를 조절하여, 하면과 상면에서 반사되는 빛의 위상을 상반되도록 함으로써, 외부에서 입사되는 빛의 반사율을 줄일 수 있다. 이에 대한 상세한 설명은 후술한다.A buffer layer BUF is stacked on the light blocking layer LS to cover the entire surface of the
버퍼층(BUF) 위에는 스위칭 반도체 층(SA) 및 구동 반도체 층(DA)이 형성되어 있다. 특히, 반도체 층(SA, DA)에서 채널 영역은 차광층(LS)과 중첩하도록 배치되는 것이 바람직하다.A switching semiconductor layer SA and a driving semiconductor layer DA are formed on the buffer layer BUF. In particular, it is preferable that the channel regions of the semiconductor layers SA and DA overlap with the light blocking layer LS.
반도체 층(SA, DA)이 형성된 기판(110)의 표면 위에 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI)은 제2 버퍼층(BUF2)과 동일한 물질로 형성하는 것이 바람직하다. 일례로, 게이트 절연막(GI)은 산화 실리콘으로 형성한다. 이 경우, 제2 버퍼층(BUF2)과 게이트 절연막(GI)은 동일한 물질이기 때문에 그 계면에서 빛이 반사되지 않고 그대로 통과할 수 있다. 따라서, 게이트 절연막(GI)에 의한 외광 반사는 크게 고려하지 않아도 된다.A gate insulating layer GI is stacked on the surface of the
게이트 절연막(GI) 위에는 스위칭 반도체 층(SA)과 중첩하는 스위칭 게이트 전극(SG) 및 구동 반도체 층(DA)과 중첩하는 구동 게이트 전극(DG)이 형성되어 있다. 또한, 스위칭 게이트 전극(SG)의 양 측변에는 스위칭 게이트 전극(SG)과 이격되면서 스위칭 반도체 층(SA)의 일측변과 접촉하는 스위칭 소스 전극(SS), 그리고 스위칭 반도체 층(SA)의 타측변과 접촉하는 스위칭 드레인 전극(SD)이 형성되어 있다. 마찬가지로, 구동 게이트 전극(DG)의 양 측변에는 구동 게이트 전극(DG)과 이격되면서 구동 반도체 층(DA)의 일측변과 접촉하는 구동 소스 전극(DS), 그리고 구동 반도체 층(DA)의 타측변과 접촉하는 구동 드레인 전극(DD)이 형성되어 있다.A switching gate electrode SG overlapping the switching semiconductor layer SA and a driving gate electrode DG overlapping the driving semiconductor layer DA are formed on the gate insulating layer GI. In addition, on both sides of the switching gate electrode SG, a switching source electrode SS contacting one side of the switching semiconductor layer SA while being spaced apart from the switching gate electrode SG, and the other side of the switching semiconductor layer SA A switching drain electrode (SD) in contact with is formed. Similarly, on both sides of the driving gate electrode DG, the driving source electrode DS, which is spaced apart from the driving gate electrode DG and contacts one side of the driving semiconductor layer DA, and the other side of the driving semiconductor layer DA. A driving drain electrode DD contacting is formed.
게이트 전극(SG, DG)와 소스-드레인 전극(SS, SD, DS, DD)은 동일한 층에 형성되지만, 서로 분리되어 있다. 또한, 스위칭 소스 전극(SS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 데이터 배선(DL)과 연결되어 있다. 마찬가지로, 구동 소스 전극(DS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 구동 전류 배선(VDD)과 연결되어 있다. 이와 같이 기판(110) 위에는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다.The gate electrodes SG and DG and the source-drain electrodes SS, SD, DS and DD are formed on the same layer, but are separated from each other. In addition, the switching source electrode SS is connected to a data line DL formed as a part of the light blocking layer LS through a contact hole penetrating the gate insulating layer GI and the buffer layer BUF. Similarly, the driving source electrode DS is connected to a driving current line VDD formed as a part of the light blocking layer LS through a contact hole passing through the gate insulating layer GI and the buffer layer BUF. As such, the switching thin film transistor ST and the driving thin film transistor DT are formed on the
박막 트랜지스터(ST, DT)가 형성된 기판(110) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘으로 형성하는 것이 바람직하다. 보호막(PAS)은 그 아래에서 게이트 절연막(GI)과 면 접촉하는 면적이 매우 넓다. 따라서, 게이트 절연막(GI)과 동일한 물질로 형성함으로써, 외부에서 입사되는 외광이 게이트 절연막(GI)과 보호막(PAS) 사이에서 반사되지 않을 수 있다.A passivation layer PAS is stacked on the
보호막(PAS) 위에는 칼라 필터(CF)가 형성되어 있다. 칼라 필터(CF)는 각 화소 별로 할당된 색상을 나타내는 구성 요소이다. 일례로, 칼라 필터(CF)는 하나의 화소 영역 전체의 크기에 대응하는 크기와 형상을 가질 수 있다. 다른 예로, 칼라 필터(CF)는 나중에 형성되는 발광 다이오드(OLE)의 크기보다 약간 더 큰 크기로 발광 다이오드(OLE)와 중첩되도록 배치될 수 있다. 칼라 필터(CF)는 특정 파장의 빛만 투과하고, 다른 파장의 빛은 흡수하므로, 칼라 필터(CF)와 보호막(PAS) 사이에서의 외광 반사는 고려하지 않아도 된다.A color filter CF is formed on the passivation layer PAS. The color filter CF is a component representing a color assigned to each pixel. For example, the color filter CF may have a size and shape corresponding to the size of an entire pixel area. As another example, the color filter CF may be disposed to overlap the light emitting diode OLE with a slightly larger size than the size of the light emitting diode OLE to be formed later. Since the color filter CF transmits only light of a specific wavelength and absorbs light of other wavelengths, reflection of external light between the color filter CF and the passivation layer PAS does not need to be considered.
칼라 필터(CF) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 평탄화 막(PL)은 보호막(PAS)과 면 접촉하며, 보호막(PAS)과 다른 물질이지만, 굴절율은 산화 실리콘과 유사한 물질을 사용하는 것이 바람직하다.A planarization layer PL is stacked on the color filter CF. The planarization layer PL is a thin film for flattening the surface of the
보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다. 평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다.A pixel contact hole PH exposing a part of the drain electrode DD of the driving thin film transistor DT is formed in the passivation layer PAS and the planarization layer PL. An anode electrode ANO is formed on the upper surface of the planarization layer PL. The anode electrode ANO is connected to the drain electrode DD of the driving thin film transistor DT through the pixel contact hole PH. Components of the anode electrode ANO may vary according to the light emitting structure of the light emitting diode OLE. For example, in the case of a bottom emission type that provides light in the direction of the
텔레비젼 세트와 같이 대면적 표시 장치의 경우, 애노드 전극(ANO) 위에 배치되는 캐소드 전극(CAT)이 대면적에 걸쳐 하나의 층으로 형성되는데, 캐소드 전극(CAT)의 넓은 너비에 걸쳐 균일한 저 전압을 유지하는 것이 바람직하다. 따라서, 대면적 표시장치의 경우, 캐소드 전극(CAT)이 낮은 면 저항을 유지하도록 하기 위해, 불투명 금속 물질로 형성하는 것이 바람직하다. 즉, 대면적 표시장치의 경우 하부 발광형 구조로 형성하는 것이 바람직하다. 하부 발광형의 경우, 애노드 전극(ANO)은 투명 도전 물질로 형성한다. 예를 들어, 인듐-아연 산화물(Indium Zinc Oxide) 혹은 인듐-주석 산화물(Indium Tin Oxide)와 같은 산화 도전물질을 포함할 수 있다. 이러한 산화 도전 물질은 굴절율이 산화 실리콘과 거의 유사한 굴절율을 갖는다. 따라서, 애노드 전극(ANO)에 의한 외광 반사는 고려하지 않아도 된다.In the case of a large-area display device such as a TV set, the cathode electrode (CAT) disposed on the anode electrode (ANO) is formed as a single layer over a large area, and a uniform low voltage is applied over the wide width of the cathode electrode (CAT). It is desirable to keep Therefore, in the case of a large area display device, it is preferable to form the cathode electrode CAT with an opaque metal material in order to maintain a low sheet resistance. That is, in the case of a large area display device, it is preferable to form a bottom emission type structure. In the case of the bottom emission type, the anode electrode ANO is formed of a transparent conductive material. For example, an oxide conductive material such as indium zinc oxide or indium tin oxide may be included. This oxidized conductive material has a refractive index substantially similar to that of silicon oxide. Accordingly, reflection of external light by the anode electrode ANO may not be considered.
애노드 전극(AN0) 위에는, 뱅크(BA)가 형성되어 있다. 뱅크(BA)는 애노드 전극(ANO)의 테두리 영역을 덮고, 중앙 영역 대부분을 노출하여 발광 영역(OA)을 정의한다. 뱅크(BA)는 이웃하는 두 개의 애노드 전극(ANO)들 사이에 배치된다. 따라서, 표시 영역(DA)은 다수 개의 화소(P)들이 배치되며, 화소(P)는 뱅크(BA)가 덮지 않는 발광 영역(OA), 그리고 뱅크(BA)가 덮고 있는 비-발광 영역(NOA)으로 구분할 수 있다. 뱅크(BA)도 유기 물질로 형성할 수 있는데, 굴절율이 1.5 정도인 물질을 선택함으로써, 뱅크(BA)에 의한 외광 반사는 고려하지 않아도 된다. 다른 예로, 뱅크(BA)의 물질이 굴절율이 1.5 보다 큰 물질인 경우, 흑색 물질을 이용하여, 외부에서 입사되는 빛을 흡수함으로써, 외광 반사를 억제할 수 있다.A bank BA is formed over the anode electrode AN0. The bank BA covers the edge area of the anode electrode ANO and exposes most of the central area to define the light emitting area OA. The bank BA is disposed between two adjacent anode electrodes ANO. Therefore, in the display area DA, a plurality of pixels P are disposed, and the pixels P include an emission area OA not covered by the bank BA and a non-emission area NOA covered by the bank BA. ) can be distinguished. The bank BA may also be formed of an organic material. By selecting a material having a refractive index of about 1.5, reflection of external light by the bank BA may not be considered. As another example, when the material of the bank BA has a refractive index greater than 1.5, reflection of external light may be suppressed by absorbing light incident from the outside using a black material.
애노드 전극(ANO)과 뱅크(BA) 위에는 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다.An emission layer EL is stacked on the anode electrode ANO and the bank BA. The light emitting layer EL may be formed over the entire display area DA of the
다른 예로 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.As another example, the light emitting layer EL may include any one of a blue light emitting part, a green light emitting part, and a red light emitting part for emitting light corresponding to a color set in a pixel. In addition, the light emitting diode OLE may further include a functional layer for improving light emitting efficiency and/or lifetime of the light emitting layer EL.
발광층(EL)은, 유기 물질인 경우, 굴절율이 1.5 정도인 물질을 선택함으로써, 발광층(EL)과 애노드 전극(ANO) 사이의 계면에 의한 외광 반사는 고려하지 않아도 된다.When the light emitting layer EL is an organic material, by selecting a material having a refractive index of about 1.5, reflection of external light by an interface between the light emitting layer EL and the anode electrode ANO does not need to be considered.
발광층(EL) 위에는 캐소드 전극(CAT)이 배치된다. 캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 하부 발광형의 경우, 캐소드 전극(CAT)은 광 반사 효율이 우수한 금속 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti) 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어질 수 있다. 캐소드 전극(CAT)은 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)이 순차 적층된 구조를 갖는다. 이 구조에 대한 상세한 설명은 후술한다.A cathode electrode CAT is disposed on the light emitting layer EL. The cathode electrode CAT is stacked to make surface contact with the light emitting layer EL. The cathode electrode CAT is formed over the
특히, 이 출원에서는 외부광이 표시장치의 금속으로 이루어진 구성 요소들에 의해 반사되는 것을 방지하기 위한 저 반사 구조를 갖는다. 일례로, 기판(110)의 전체 면적에 걸쳐 형성된 캐소드 전극(CAT)에 의해 외광이 반사되는 것을 방지하기 위한 구조를 갖는다. 또한, 기판(100)에 제일 가까운 층에 형성되는 차광층(LS)에 의해 외광이 반사되는 것을 방지하기 위한 구조를 갖는다. 더욱이, 차광층(LS)과 중첩하지 않아 기판(110)의 하면에 노출된 게이트 배선(SL)에 의해 외광이 반사되는 것을 방지하기 위한 구조를 갖는다.In particular, this application has a low-reflection structure for preventing external light from being reflected by metal components of the display device. For example, it has a structure for preventing external light from being reflected by the cathode electrode CAT formed over the entire area of the
도 5를 더 참조하여, 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서, 외광 반사를 억제할 수 있는 캐소드 전극(CAT)의 구조에 대해 설명한다. 도 5는 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 캐소드 전극에 대해 설명하는 단면 확대도이다.Further referring to FIG. 5 , the structure of the cathode electrode CAT capable of suppressing reflection of external light in the electroluminescent display according to the preferred embodiment of the present application will be described. 5 is an enlarged cross-sectional view illustrating a cathode electrode having a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application.
이 출원에 의한 하부 발광형 전계 발광 표시장치에서, 캐소드 전극(CAT)은 3개의 캐소드 전극층들을 포함한다. 예를 들어, 캐소드 전극(CAT)은 발광층(EL) 위에 순차 적층된 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)을 포함한다. 제1 캐소드 전극층(CAT1)은 발광층(EL)과 직접 면 접촉하도록 가장 먼저 적층되어 있다. 제1 캐소드 전극층(CAT1)은 면 저항이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti) 또는 바륨(Ba) 중에서 선택된 금속 물질로 형성될 수 있다. 제조 공정 및 제조 비용을 고려하여 제1 캐소드 전극층(CAT1)은 알루미늄으로 형성한 경우를 가장 바람직한 예로 설명한다.In the bottom emission type electroluminescence display according to this application, the cathode electrode CAT includes three cathode electrode layers. For example, the cathode electrode CAT includes a first cathode electrode layer CAT1, a second cathode electrode layer CAT2, and a third cathode electrode layer CAT3 sequentially stacked on the light emitting layer EL. The first cathode electrode layer CAT1 is first stacked so as to directly contact the light emitting layer EL. The first cathode electrode layer CAT1 may include a metal material having low sheet resistance. For example, selected from aluminum (Al), silver (Ag), molybdenum (Mo), gold (Au), magnesium (Mg), calcium (Ca), molybdenum (Mo), titanium (Ti) or barium (Ba) It may be made of a metal material. Considering the manufacturing process and manufacturing cost, a case in which the first cathode electrode layer CAT1 is formed of aluminum will be described as the most preferred example.
제1 캐소드 전극층(CAT1)이 알루미늄으로 이루어진 경우, 100Å 내지 200Å의 두께로 형성하는 것이 바람직하다. 알루미늄과 같은 금속 물질은 불투명성이며, 반사율이 매우 높다. 하지만, 알루미늄을 매우 얇게 형성하면, 빛을 투과할 수 있다. 예를 들어, 200Å 이하의 얇은 두께에서는 입사되는 빛의 50%는 반사하고, 나머지 50%는 투과할 수 있다.When the first cathode electrode layer CAT1 is made of aluminum, it is preferably formed to a thickness of 100 Å to 200 Å. Metallic materials such as aluminum are opaque and have very high reflectivity. However, if aluminum is formed very thin, it can transmit light. For example, in a thin thickness of 200 Å or less, 50% of incident light may be reflected and the remaining 50% may be transmitted.
제2 캐소드 전극층(CAT2)은 전도성 레진 물질을 포함할 수 있다. 전도성 레진 물질은, 전자 이동도가 높은 레진 물질로 이루어진 도메인(domain) 물질과 도메인 물질의 장벽 에너지를 낮추어 주는 도펀트(dopant)를 포함할 수 있다. 전자 이동도가 높은 레진 물질로는 Alq3, TmPyPB, Bphen, TAZ 및 TPB 중 선택된 어느 하나를 포함할 수 있다. Alq3는 Tris(8-hydroxyquinoline) Aluminium의 약칭으로서, Al(C9H6NO)3라는 화학식을 갖는 착물이다. TmPyPB는 1,3,5-tri(m-pyrid-3-yl-phenyl)benzene의 약칭인 유기물질이다. Bphen은 Bathophenanthroline의 약칭인 유기 물질이다. TAZ는, TPB는 triphenyl bismuth의 약칭인 유기 물질이다. 이들 유기 물질들은 전자 이동도가 높아서, 발광 소자에 사용할 수 있다.The second cathode electrode layer CAT2 may include a conductive resin material. The conductive resin material may include a domain material made of a resin material having high electron mobility and a dopant that lowers barrier energy of the domain material. The resin material having high electron mobility may include any one selected from among Alq3, TmPyPB, Bphen, TAZ, and TPB. Alq3 is an abbreviation for Tris(8-hydroxyquinoline) Aluminum, and is a complex having a chemical formula of Al(C 9 H 6 NO) 3 . TmPyPB is an organic substance that is an abbreviation for 1,3,5-tri(m-pyrid-3-yl-phenyl)benzene. Bphen is an organic substance that is the abbreviation for Bathophenanthroline. TAZ and TPB are organic substances that are abbreviations for triphenyl bismuth. Since these organic materials have high electron mobility, they can be used in light emitting devices.
도펀트 물질로는 알칼리계 도핑 물질을 포함할 수 있다. 일례로, 리튬(Li), 세슘(Cs), 산화 세슘(Cs2O3), 질화 세슘(CsN3), 루비듐(Rb) 및 산화 루비듐(Rb2O) 중 어느 하나를 포함할 수 있다. 다른 도펀트 물질로는 높은 전자 이동도 특성을 갖는 풀러렌(fullerene)을 포함할 수 있다. 풀러렌은 탄소 원자가 구, 타원체 혹은 원기둥 모양으로 배치된 분자를 통칭하는 것이다. 일례로, 주로 탄소 원자 60개가 축구공 모양으로 결합한 버크민스터풀러렌(C60; Buckminster-fullerene)을 포함할 수 있다. 이외에도, C70, C76, C78, C82, C90, C94 및 C96과 같은 고차 풀러렌을 포함할 수도 있다.The dopant material may include an alkali-based doping material. For example, it may include lithium (Li), cesium (Cs), cesium oxide (Cs 2 O 3 ), cesium nitride (CsN 3 ), rubidium (Rb), and rubidium oxide (Rb 2 O). Other dopant materials may include fullerenes having high electron mobility characteristics. Fullerene is a general term for molecules in which carbon atoms are arranged in a spherical, ellipsoidal or cylindrical shape. As an example, it may include Buckminster-fullerene (C 60 ; Buckminster-fullerene) in which 60 carbon atoms are mainly bonded in a soccer ball shape. In addition, higher order fullerenes such as C 70 , C 76 , C 78 , C 82 , C 90 , C 94 and C 96 may be included.
제2 캐소드 전극층(CAT2)은 발광층(EL)에 포함된 전자 수송층 혹은 전자 주입층과 동일한 물질로 이루어질 수 있다. 하지만, 전자 수송층 혹은 전자 주입층과 달리, 전자 이동도가 더 높은 것이 바람직하다. 예를 들어, 전자 수송층 혹은 전자 수송층의 경우 전자 이동도가 5.0Х10-4(S/m)내지 9.0Х10-1(S/m)인 반면, 제2 캐소드 전극층(CAT2)은 전자 이동도가 1.0Х10-3(S/m)내지 9.0Х10+1(S/m)인 것이 바람직하다. 이를 위해, 제2 캐소드 전극층(CAT2)을 구성하는 전도성 레진 물질은 도펀트의 함량이 전자 수송층 혹은 전자 주입층보다 더 높은 것이 바람직하다.The second cathode electrode layer CAT2 may be made of the same material as the electron transport layer or electron injection layer included in the light emitting layer EL. However, unlike the electron transport layer or the electron injection layer, a higher electron mobility is preferred. For example, the electron transport layer or electron transport layer has an electron mobility of 5.0Х10 -4 (S/m) to 9.0Х10 -1 (S/m), while the second cathode electrode layer (CAT2) has an electron mobility of 1.0 Preferably, it is Х10 -3 (S/m) to 9.0Х10 +1 (S/m). To this end, it is preferable that the dopant content of the conductive resin material constituting the second cathode electrode layer CAT2 is higher than that of the electron transport layer or the electron injection layer.
일례로, 전자 수송층 혹은 전자 주입층은 도펀트의 도핑 농도가 2% 내지 10%인 반면, 제2 캐소드 전극층(CAT2)은 도펀트의 도핑 농도가 10% 내지 30%인 전도성 레진 물질인 것이 바람직하다. 도펀트의 도핑 농도가 0%인, 도메인 물질 자체만으로는 전기 전도도가 1.0Х10-4(S/m)내지 5.0Х10-3(S/m)일 수 있다. 도메인 물질에 도펀트를 10% 내지 30% 주입함으로써, 제2 캐소드 전극층(CAT2)은 전기 전도도가 1.0Х10-3(S/m)내지 9.0Х10+1(S/m)로 향상되어 캐소드 전극으로 사용할 수 있다.For example, the electron transport layer or the electron injection layer preferably has a dopant doping concentration of 2% to 10%, while the second cathode electrode layer CAT2 is a conductive resin material having a dopant doping concentration of 10% to 30%. When the doping concentration of the dopant is 0%, the domain material alone may have an electrical conductivity of 1.0Х10 -4 (S/m) to 5.0Х10 -3 (S/m). By injecting 10% to 30% of the dopant into the domain material, the electrical conductivity of the second cathode electrode layer (CAT2) is improved from 1.0Х10 -3 (S/m) to 9.0Х10 +1 (S/m) to be used as a cathode electrode. can
경우에 따라, 제2 캐소드 전극층(CAT2)은 발광층(EL)의 전자 기능층(전자 수송층 및/또는 전자 주입층)과 같은 전도도를 가질 수 있다. 이 경우에는 알루미늄으로 이루어진 제1 캐소드 전극층(CAT1)에 의해, 면 저항을 충분히 낮은 값으로 유지할 수 있다.In some cases, the second cathode electrode layer CAT2 may have the same conductivity as that of the electron functional layer (electron transport layer and/or electron injection layer) of the light emitting layer EL. In this case, the sheet resistance can be maintained at a sufficiently low value by the first cathode electrode layer CAT1 made of aluminum.
제3 캐소드 전극층(CAT3)은 제1 캐소드 전극층(CAT1)과 동일한 금속 물질로 형성할 수 있다. 제3 캐소드 전극층(CAT3)은 빛을 투과하지 않고 모두 반사할 수 있으면서, 캐소드 전극(CAT)의 면 저항이 기판(SUB)의 위치에 상관없이 일정한 값을 유지할 수 있도록 충분한 두께를 갖는 것이 바람직하다. 예를 들어, 제3 캐소드 전극층(CAT3)은 캐소드 전극(CAT) 전체의 면 저항을 낮추기 위해 면 저항이 낮은 금속 물질을 제1 및 제2 캐소드 전극층(CAT1, CAT2)보다 상대적으로 두꺼운 두께로 형성하는 것이 바람직하다. 일례로, 제3 캐소드 전극층(CAT3)은 2,000Å 내지 4,000Å의 두께를 갖는 알루미늄으로 형성할 수 있다.The third cathode electrode layer CAT3 may be formed of the same metal material as the first cathode electrode layer CAT1. It is preferable that the third cathode electrode layer CAT3 has a sufficient thickness so that the surface resistance of the cathode electrode CAT can maintain a constant value regardless of the position of the substrate SUB while being capable of reflecting all light without transmitting it. . For example, the third cathode electrode layer CAT3 is formed of a metal material having a low sheet resistance to a relatively thicker thickness than the first and second cathode electrode layers CAT1 and CAT2 in order to lower the sheet resistance of the entire cathode electrode CAT. It is desirable to do For example, the third cathode electrode layer CAT3 may be formed of aluminum having a thickness of 2,000 Å to 4,000 Å.
이와 같은 두께와 적층 구조를 갖는 캐소드 전극층(CAT)은 하부(제1 캐소드 전극층(CAT1)) 방향에서 입사되는 빛에 대한 반사율을 최소화할 수 있다. 외부광 반사를 억제하는 부분은 주로 화상 정보에 영향을 줄 수 있는 표시 영역일 수 있다. 따라서, 표시 영역(DA) 전체에 걸쳐 공통으로 도포되는 캐소드 전극(CAT)에 저 반사 구조를 구현하는 것이 바람직하다. 이하에서, 도 5에 도시한 광 경로를 나타내는 화살표를 참조하여 설명한다.The cathode electrode layer CAT having such a thickness and a stacked structure may minimize reflectance of light incident from a lower direction (first cathode electrode layer CAT1). The portion suppressing external light reflection may be a display area that can mainly affect image information. Therefore, it is desirable to implement a low reflection structure in the cathode electrode CAT that is commonly applied over the entire display area DA. Hereinafter, description will be made with reference to arrows indicating light paths shown in FIG. 5 .
발광 다이오드(OLE)를 구성하는 캐소드 전극(CAT) 구조를 보면, 캐소드 전극(CAT) 하부에서 진입하는 입사광(①)은 투명한 애노드 전극(ANO)과 발광층(EL)을 투과하여, 제1 캐소드 전극층(CAT1)의 하면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 제1 캐소드 전극층(CAT1)은 200Å 이하의 얇은 두께를 가지므로, 입사광(①) 전부를 반사하지 못한다. 예를 들어, 입사광(①)의 45% 정도만 1차 반사광(②)으로 반사되고, 나머지 55%는 제1 캐소드 전극층(CAT1)을 통과한다. 제1 캐소드 전극층(CAT1)을 통과한 투과광(③)은 투명한 제2 캐소드 전극층(CAT2)을 그대로 통과한다. 그 후, 투과광(③)은 제3 캐소드 전극층(CAT3)에 의해 반사된다. 제3 캐소드 전극층(CAT3)은 2,000Å 내지 4,000Å의 두께를 가지므로, 투과광(③) 전부는 반사되어 2차 반사광(④)으로 기판(110) 방향으로 진행한다.Looking at the structure of the cathode electrode (CAT) constituting the light emitting diode (OLE), the incident light (①) entering from the bottom of the cathode electrode (CAT) passes through the transparent anode electrode (ANO) and the light emitting layer (EL), thereby forming the first cathode electrode layer. It is partially reflected from the lower surface of (CAT1) and proceeds toward the
이 때, 제2 캐소드 전극층(CAT2)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상을 서로 상쇄되도록 설정할 수 있다. 일례로, 1차 반사광(②)은 입사광(①)의 45%에 상응하고, 2차 반사광(④)은 투과광(③)의 광량과 거의 동일하므로, 입사광(①)의 55%에 상응한다. 따라서, 위상 상쇄 간섭으로 인해 남는 반사광의 광량은 약 5% 정도일 수 있다. 하지만, 최종적으로 기판(110)의 외부로 반사되는 광량은 여러 박막층들에 의해 흡수되는 양을 고려했을 때, 캐소드 전극(CAT) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 2% 이하의 수준으로 줄일 수 있다.At this time, by adjusting the thickness of the second cathode electrode layer CAT2, the phases of the first reflected
한편, 발광층(EL)에서 출광되는 빛들 중에서도 캐소드 전극(CAT) 방향으로 방사되는 빛들도 동일한 광 경로에 의해 기판(110) 방향으로 출광되는 광량이 2% 정도로 줄어들 수 있다. 하지만, 발광층(EL)에서 출광되는 빛은 모든 방향으로 출광되기 때문에, 캐소드 전극(CAT)에 의해 감소되는 광량은 전체 광량의 50% 정도에 불과하고, 나머지 50%는 기판(110) 방향으로 출광된다.Meanwhile, among the lights emitted from the light emitting layer EL, the amount of light emitted toward the cathode electrode CAT may be reduced by about 2% through the same light path toward the
이 출원에 의한 전계 발광 표시장치는 3중층 적층 구조의 캐소드 전극(CAT)을 구비하는 하부 발광형일 수 있다. 또한, 3중층 적층 구조의 캐소드 전극(CAT)의 구조에 의해 외부광의 반사율을 최대한 억제할 수 있다. 따라서, 기판(110) 외부에 외광 반사를 줄이기 위한 편광 소자를 배치할 필요가 없다. 편광 소자는 외광 반사를 억제하는 긍정적인 효과가 있지만, 발광층(EL)에서 출광되는 광량을 적어도 50% 감소하는 부정적인 효과가 있다.The electroluminescent display device according to this application may be a bottom emission type having a cathode electrode (CAT) having a triple-layer stacked structure. In addition, the reflectance of external light can be suppressed as much as possible by the structure of the cathode electrode CAT of the triple layer stack structure. Therefore, there is no need to dispose a polarizer for reducing external light reflection outside the
이 출원에 의한 전계 발광 표시장치는, 3중층 적층 구조의 캐소드 전극(CAT)에 의해 발광층(EL)에서 발광하는 광량이 50% 정도 줄어들지만, 이는 편광 소자에 의한 광량 감소와 거의 동일하다. 따라서, 이 출원에 의한 전계 발광 표시장치는, 상당히 고가인 편광 소자를 사용하지 않고도, 동일한 수준의 발광 효율을 제공하면서, 외광 반사는 최소화할 수 있다.In the electroluminescent display device according to this application, the amount of light emitted from the light emitting layer EL is reduced by about 50% by the cathode electrode CAT having a triple layered structure, but this is almost the same as the amount of light emitted by the polarizing element. Therefore, the electroluminescent display device according to this application can minimize external light reflection while providing the same level of luminous efficiency without using a very expensive polarizing element.
이하, 도 6 및 도 7을 참조하여, 차광층(LS)과 게이트 배선(SL)에서 외광 반사를 억제하기 위한 구조에 대해 설명한다. 도 6은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 차광층에 대해 설명하는 단면 확대도이다. 도 7은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 게이트 배선에 대해 설명하는 단면 확대도이다.Hereinafter, a structure for suppressing reflection of external light in the light blocking layer LS and the gate line SL will be described with reference to FIGS. 6 and 7 . 6 is an enlarged cross-sectional view illustrating a light blocking layer having a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application. 7 is an enlarged cross-sectional view illustrating a gate wire having a low reflection structure in an electroluminescent display device according to a preferred embodiment of the present application.
이 출원에서는, 차광층(LS), 그리고 게이트 배선(SL)과 동일 층에 형성된 게이트 전극(SG, DG), 소스-드레인 전극(SS, SD, DS, DD) 및 구동 드레인 전극(DD)에서 연장되어 구동 전류 배선(VDD)를 연결하는 연결 배선(VDL)에서(이하, 게이트 배선(SL)로 통칭한다) 외광 반사를 억제하기 위한 구조를 더 적용할 수 있다. 일례로, 게이트 배선(SL)은, 제1 산화 금속층(101)과 제2 금속층(200)이 적층된 구조를 가질 수 있다.In this application, in the light blocking layer LS, the gate electrodes SG and DG formed on the same layer as the gate wiring SL, the source-drain electrodes SS, SD, DS, and DD, and the driving drain electrode DD A structure for suppressing reflection of external light may be further applied to the connection line VDL extending and connecting the driving current line VDD (hereinafter referred to as a gate line SL). For example, the gate line SL may have a structure in which the first
제1 산화 금속층(101)은 저 반사 산화 금속 물질을 포함한다. 저 반사 산화 금속 물질은 몰리브덴-티타늄-산화물(Molybdenum-Titanium-Oxide; MTO)로 형성하는 것이 바람직하다. 제2 금속층(200)은 저 저항 금속 물질을 포함한다. 일례로, 저 저항 금속 물질은, 구리(Cu), 알루미늄(Au), 은(Ag) 또는 금(Au)와 같은 금속 물질로 형성하는 것이 바람직하다.The first
여기서, 제1 산화 금속층(101)은 산화물로서 굴절율 매칭을 위한 층이다. 예를 들어, 산화물인 제1 산화 금속층(101)의 굴절율은 금속 물질인 제2 금속층(200)의 굴절율과 확연하게 차이가 있으므로, 제1 산화 금속층(101)에서 반사되는 광과 제2 금속층(200)에서 반사되는 광의 위상을 상쇄하여 외부광의 반사를 억제할 수 있다.Here, the first
먼저, 도 6을 참조하여, 차광층(LS)에 의한 외광 반사를 억제하는 메카니즘을 설명한다. 차광층(LS) 하부에서 기판(110)을 관통하여 진입하는 입사광(①)은 제1 산화 금속층(101)의 하면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 제1 산화 금속층(101)은 산화물로 투명성이 높으며, 기판(110)과의 계면에서 굴절율 차이로 인해, 입사광(①) 전부를 반사하지 못한다. 예를 들어, 입사광(①)의 45% 정도만 1차 반사광(②)으로 반사되고, 나머지 55%는 제1 산화 금속층(101)을 통과한다. 제1 산화 금속층(101)을 통과한 투과광(③)은 불투명한 제2 금속층(200)에 의해 반사된다. 제2 금속층(200)은 불투명한 금속 물질로 형성되므로, 투과광(③) 전부는 반사되어 2차 반사광(④)으로 기판(110) 방향으로 진행한다.First, referring to FIG. 6 , a mechanism for suppressing reflection of external light by the light blocking layer LS will be described.
이 때, 제1 산화 금속층(101)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상을 서로 상쇄되도록 설정할 수 있다. 예를 들어, 사람의 눈이 가장 민감하게 반응하는 녹색광의 반사율을 선택적으로 낮추고자 하는 경우, 제1 산화 금속층(101)의 두께는 녹색광의 반파장의 배수에 해당하도록 설정할 수 있다. 일례로, 녹색광의 대표적인 파장을 550nm인 경우, 제1 산화 금속층(101)을 녹색광의 반파장인 275nm의 배수인 275Å의 두께 혹은 그 정배수의 두께를 갖도록 형성할 수 있다. 그 결과, 차광층(LS) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 5% 이하의 수준으로 줄일 수 있다.At this time, by adjusting the thickness of the first
다음으로, 도 7을 참조하여, 게이트 배선(SL)에 의한 외광 반사를 억제하는 메카니즘에 대해 설명한다. 게이트 배선(SL)의 하부에서 기판(110)을 관통하여 진입하는 입사광(①)은 기판(110)과 제1 버퍼층(BUF1)의 계면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 기판(110)은 굴절율이 1.5인 유리 기판이고, 제1 버퍼층(BUF1)은 굴절율이 1.8인 질화 실리콘인 경우, 굴절율 차이로 인해, 기판(110)과 제1 버퍼층(BUF1)의 계면에서 일부 반사가 이루어 진다. 반사하지 않은 나머지 광들은 제1 버퍼층(BUF1)을 통과한다. 제1 버퍼층(BUF1)을 통과한 1차 투과광(③')은 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)의 계면에서 일부 반사되어 2차 반사광(④)으로 기판(110) 방향으로 진행한다. 반사하지 않은 나머지 광들은 제2 버퍼층(BUF2)을 통과하여, 2차 투과광(⑤)으로 진행한다.Next, with reference to Fig. 7, a mechanism for suppressing reflection of external light by the gate wiring SL will be described. Incident light (①) penetrating the
이 때, 기판(110)과 제1 버퍼층(BUF1)의 계면에서 반사되는 비율 및 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)의 계면에서 반사되는 비율은 제1 버퍼층(BUF1)의 두께와 제2 버퍼층(BUF2)의 두께로 조절할 수 있다. 일례로, 제1 버퍼층(BUF1)의 두께를 1,700Å으로, 제2 버퍼층(BUF2)의 두께를 2,400Å으로 설정함으로써, 혹은 제1 버퍼층(BUF1)의 두께를 1,300Å으로, 제2 버퍼층(BUF2)의 두께를 2,000Å으로 설정함으로써, 기판(110)과 제1 버퍼층(BUF1)의 계면에서 반사되는 비율을 20%로, 그리고 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)의 계면에서 반사되는 비율을 25%로 조절할 수 있다.At this time, the ratio reflected at the interface between the
그 결과, 입사광(①)의 20%는 1차 반사광(②)으로 반사되고, 입사광(①)의 80%는 제1 버퍼층(BUF1)을 통과하는 1차 투과광(③')이 된다. 1차 투과광(③')의 25%는 2차 반사광(④)으로 반사되므로, 2차 반사광(④)은 입사광(①)의 20%에 상응한다. 이 때, 제1 버퍼층(BUF1)의 두께는 1차 반사광(②)과 2차 반사광(④)의 위상을 상반되도록 하는 조건 중에서 선택함으로써, 1차 반사광(②)과 2차 반사광(④)을 상쇄 간섭에 의해 제거할 수 있다. 즉, 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)의 두께 설계로 인해, 게이트 배선(SL)으로 입사하는 입사광(①)의 40%를 우선적으로 감소할 수 있다.As a result, 20% of the
그 다음, 제2 버퍼층(BUF2)을 통과한 2차 투과광(⑤)은, 게이트 배선(SL)의 저 반사 구조로 인해 위상 상쇄할 수 있다. 일례로, 2차 투과광(⑤)은, 제1 산화 금속층(101)의 하면에서 일부 반사되어 3차 반사광(⑥)으로 기판(110) 방향으로 진행한다. 제1 산화 금속층(101)은 산화물로 투명성이 높으며, 기판(110)과의 계면에서 굴절율 차이로 인해, 2차 투과광(⑤) 전부를 반사하지 못한다. 예를 들어, 2차 투과광(⑤)의 45% 정도만 3차 반사광(⑥)으로 반사되고, 나머지 55%는 제1 산화 금속층(101)을 통과한다. 제1 산화 금속층(101)을 통과한 3차 투과광(⑦)은 불투명한 제2 금속층(200)에 의해 반사된다. 제2 금속층(200)은 불투명한 금속 물질로 형성되므로, 3차 투과광(⑦) 전부는 반사되어 4차 반사광(⑧)으로 기판(110) 방향으로 진행한다.Then, the
일례로, 1차 투과광(③')의 25%는 2차 반사광(④)으로 반사되고 나머지 75%는 2차 투과광(⑤)으로 진행한다. 따라서, 2차 투과광(⑤)은 입사광(①)의 60%에 상응한다. 3차 반사광(⑥)은, 2차 투과광(⑤)의 45%이므로, 입사광(①) 대비 27%가 된다. 또한, 4차 반사광(⑧)은 3차 투과광(⑦) 전부를 반사하므로, 입사광(①) 대비 33%가 된다. 이 때, 제1 산화 금속층(101)의 두께를 조절하여, 3차 반사광(⑥)과 4차 반사광(⑧)의 위상을 서로 상쇄되도록 설정할 수 있다. 그 결과, 3차 반사광(⑥)과 4차 반사광(⑧)은 상쇄 간섭으로 약 6%가 반사광으로 출광된다. 앞에서 설명한 바와 같이, 상쇄 간섭의 과정 중에 외광이 투과하는 박막들에서 일부 흡수되는 광량을 고려하면, 게이트 배선(SL) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 5% 이하의 수준으로 줄일 수 있다.For example, 25% of the primary transmitted light ③′ is reflected as secondary reflected
이와 같이, 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치는, 가장 넓은 금속 물질로 이루어진 캐소드 전극(CAT)에 저 반사 구조를 적용하여, 캐소드 전극(CAT)에서 외광 반사를 억제할 수 있다. 또한, 차광층(LS)에서도 산화물 금속층을 이용한 저 반사 구조를 적용하여 외광 반사를 억제할 수 있다. 캐소드 전극(CAT) 아래에는 상당히 두꺼운 층들이 있으므로, 캐소드 전극(CAT)에서의 저 반사 구조로 외광 반사를 억제할 수 있다. 또한, 차광층(LS)은 기판(110)과의 사이에서 다른 층들이 없으므로, 차광층(LS)의 저 반사 구조로 반사율을 억제하는 데 큰 문제가 없다. 한편, 게이트 배선(SL)의 경우, 게이트 배선(SL)과 기판(110) 사이에 버퍼층(BUF)과 같은 다른 층들이 개재되므로, 이로 인해 반사율이 증가할 수 있다. 하지만, 이 출원에서는 게이트 배선(SL)과 같은 부분에서 추가로 증가할 수 있는 반사율을 줄이기 위해, 버퍼층(BUF)의 구조를 이중 구조로 설정하고, 굴절율과 같은 광학적 특성 및 두께를 조절하여, 외광 억제 구조를 달성할 수 있다.As described above, the electroluminescent display device according to the preferred embodiment of the present application can suppress reflection of external light at the cathode electrode CAT by applying the low reflection structure to the cathode electrode CAT made of the widest metal material. In addition, reflection of external light may be suppressed by applying a low reflection structure using an oxide metal layer to the light blocking layer LS. Since there are considerably thick layers under the cathode electrode CAT, reflection of external light can be suppressed by the low-reflection structure of the cathode electrode CAT. In addition, since the light blocking layer LS does not have other layers between the
이하에서는, 다양한 실험 결과 그래프를 참조하여, 버퍼층(BUF)의 구조적 특징에 의해 외광 반사가 억제된 결과에 대해 설명한다. 도 8을 참조하여, 차광층(LS)에 저 반사 구조를 적용하여 실험한 외광 반사율을 살펴본다. 도 8은 이 출원의 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 차광층에 의한 반사 저감의 정도를 설명하는 그래프이다. 도 8을 참조하면, 사람의 눈에 가장 민감한 녹색 파장대인 550nm 내지 650nm 사이에서 반사율을 보면, 5% 수준의 반사율이 나타남을 알 수 있다.Hereinafter, a result of suppressing reflection of external light by the structural characteristics of the buffer layer BUF will be described with reference to graphs of various experimental results. Referring to FIG. 8 , the external light reflectance tested by applying the low reflection structure to the light blocking layer LS is examined. 8 is a graph illustrating a degree of reflection reduction by a light blocking layer having a low reflection structure in an electroluminescent display device according to an exemplary embodiment of the present application. Referring to FIG. 8 , when looking at the reflectance between 550 nm and 650 nm, which is the green wavelength range most sensitive to the human eye, it can be seen that the reflectance is at a level of 5%.
한편, 게이트 배선(SL)에서 차광층과 동일한 저 반사 구조를 갖지만, 버퍼층(BUF)이 단일 층인 경우를 나타내는 비교 예에 대해 설명한다. 도 9는 이 출원의 바람직한 실시 예와 다른 비교 예인, 단일 버퍼층을 갖는 경우에서 반사광 메카니즘을 나타내는 단면 확대도이다.Meanwhile, a comparative example showing a case where the gate line SL has the same low reflection structure as the light blocking layer but the buffer layer BUF is a single layer will be described. 9 is an enlarged cross-sectional view showing a reflected light mechanism in the case of having a single buffer layer, which is another comparative example from the preferred embodiment of this application.
도 9를 참조하면, 기판(SUB) 위에 버퍼층(BUF)이 적층되어 있다. 버퍼층(BUF)는 단일층으로 형성되어 있다. 버퍼층(BUF) 위에는 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI) 위에는 게이트 배선(SL)이 배치되어 있다. 게이트 배선(SL)은 차광층(LS)과 동일한 구조를 갖고 있다. 즉, 게이트 배선(SL)은, 제1 산화 금속층(101)과 제2 금속층(200)이 적층된 구조를 가질 수 있다.Referring to FIG. 9 , a buffer layer BUF is stacked on the substrate SUB. The buffer layer BUF is formed as a single layer. A gate insulating layer GI is stacked on the buffer layer BUF. A gate line SL is disposed on the gate insulating film GI. The gate wiring SL has the same structure as the light blocking layer LS. That is, the gate line SL may have a structure in which the first
제1 산화 금속층(101)은 저 반사 산화 금속 물질을 포함한다. 저 반사 산화 금속 물질은 몰리브덴-티타늄-산화물(Molybdenum-Titanium-Oxide; MTO)로 형성하는 것이 바람직하다. 제2 금속층(200)은 저 저항 금속 물질을 포함한다. 일례로, 저 저항 금속 물질은, 구리(Cu), 알루미늄(Au), 은(Ag) 또는 금(Au)와 같은 금속 물질로 형성하는 것이 바람직하다. 따라서, 도 6에 도시한 바와 같은 메카니즘에 의해, 제1 산화 금속층(101)에서 반사되는 광과 제2 금속층(200)에서 반사되는 광의 위상을 상쇄하여 외부광의 반사를 억제할 수 있다.The first
버퍼층(BUF)이 산화 실리콘(SiOx)으로 형성한 경우, 기판(110), 버퍼층(BUF) 및 게이트 절연막(GI)이 모두 동일한 굴절율인 1.5을 가지므로, 게이트 배선(SL) 하부에서 반사광이 발생하지 않거나, 발생하더라도 고려할 만한 수준은 아니다. 버퍼층(BUF)은 차광층(LS)을 그 위에 적층되는 다른 금속층과 절연을 위한 절연막이다. 버퍼층(BUF)은 차광층(LS)와 면 접촉을 이루는데, 산화 실리콘은 금속 물질과 계면 특성이 좋지 않아 시간이 지날 수록 버퍼층(BUF)과 차광층(LS) 사이에서 박리 현상이 발생할 수 있다.When the buffer layer BUF is formed of silicon oxide (SiOx), since the
이러한 문제를 해결하기 위해서는 버퍼층(BUF)은 질화 실리콘(SiNx)으로 형성하는 것이 바람직하다. 버퍼층(BUF)이 질화 실리콘(SiNx)으로 형성한 경우, 기판(110), 버퍼층(BUF) 및 게이트 절연막(GI)이 적층된 구조에서 버퍼층(BUF)이 굴절율 1.8이므로, 도 9에 도시한 바와 같이, 기판(110)과 버퍼층(BUF) 사이에서 그리고 버퍼층(BUF)과 게이트 절연막(GI) 사이에서 반사가 발생한다.In order to solve this problem, the buffer layer BUF is preferably formed of silicon nitride (SiNx). When the buffer layer BUF is formed of silicon nitride (SiNx), since the refractive index of the buffer layer BUF is 1.8 in a structure in which the
게이트 절연막(GI)은 게이트 전극(SG, DG)과 반도체 층(SA, DA) 사이에 적층되는 층으로, 게이트 전극(SG, DG)에 인가되는 전압으로 반도체 층(SA, DA)에 적합한 전기장을 형성할 수 있도록 설계된다. 따라서, 게이트 절연막(GI)의 두께는 제조하고자 하는 표시장치의 특성 및 공정 조건에 따라 고정된 두께를 갖는다.The gate insulating film (GI) is a layer stacked between the gate electrodes (SG, DG) and the semiconductor layers (SA, DA), and an electric field suitable for the semiconductor layers (SA, DA) with a voltage applied to the gate electrodes (SG, DG) is designed to form Accordingly, the thickness of the gate insulating layer GI is fixed according to characteristics and process conditions of a display device to be manufactured.
따라서, 단일 버퍼층(BUF)이 질화 실리콘인 경우, 도 9와 같은 반사 메카니즘을 가질 수 있다. 도 7과 비교할 때, 매우 유사한 메카니즘을 가지지만, 구체적인 내용을 보면, 반사광을 억제하기 어렵다. 예를 들어, 게이트 배선(SL)의 하부에서 기판(110)을 관통하여 진입하는 입사광(①)은 기판(110)과 버퍼층(BUF)의 계면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 반사하지 않은 나머지 광들은 버퍼층(BUF)을 통과한다. 버퍼층(BUF)을 통과한 제1 투과광(③')은 버퍼층(BUF)과 게이트 절연막(GI)의 계면에서 일부 반사되어 2차 반사광(④)으로 기판(110) 방향으로 진행한다. 반사하지 않은 나머지 광들은 게이트 절연막(GI)을 통과하여, 2차 투과광(⑤)으로 진행한다.Accordingly, when the single buffer layer BUF is silicon nitride, it may have a reflection mechanism as shown in FIG. 9 . Compared with Fig. 7, it has a very similar mechanism, but looking at the details, it is difficult to suppress the reflected light. For example,
게이트 절연막(GI)을 통과한 2차 투과광(⑤)은 도 7에서 설명한 바와 같은 메카니즘으로 3차 반사광(⑥)과 4차 반사광(⑧)이 위상 상쇄에 의해 소멸된다. 하지만, 1차 반사광(②)과 2차 반사광(④)은 소멸 비율이 크지 못하여, 반사광이 억제되지 못할 수 있다. 예를 들어, 버퍼층(BUF)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상이 상반되도록 조절하더라도, 게이트 절연막(GI)의 두께를 조절할 수 있는 것이 아니므로, 1차 반사광(②)의 광량과 2차 반사광(④)의 광량이 유사한 수준이 되도록 조절할 수 없다. 따라서, 단일 버퍼층(BUF) 특히, 질화 실리콘으로 이루어진 단일 버퍼막(BUF)을 구비한 비교 예의 경우, 이 출원에 의한 구조와 달리, 게이트 배선(SL) 부분에서 외광 반사가 5%를 넘어 10% 이상 발생할 수 있다.The second transmitted
실제로 도 9에 도시한 비교 예의 구조에 대해 외광 반사율을 측정하면, 도 10과 같은 그래프를 얻을 수 있다. 도 10은 도 9에 의한 구조로 인해 차광층과 동일한 저 반사 구조를 갖는 비교 예에서 게이트 배선에 의한 반사율을 나타내는 그래프이다. 게이트 배선(SL)에 저 반사 구조를 적용하더라도, 버퍼층(BUF)에서 외광 반사 억제 구조를 적용하지 않으면, 반사율이 10% 내지 20% 정도로 높아지는 결과가 나타남을 알 수 있다.In fact, when external light reflectance is measured for the structure of the comparative example shown in FIG. 9, a graph as shown in FIG. 10 can be obtained. FIG. 10 is a graph showing reflectance by a gate line in a comparative example having the same low reflection structure as the light blocking layer due to the structure of FIG. 9 . It can be seen that even if the low reflection structure is applied to the gate line SL, if the external light reflection suppression structure is not applied to the buffer layer BUF, the reflectance is increased by about 10% to 20%.
반면에, 이 출원에 의한 버퍼층(BUF)의 구조를 적용한 경우, 도 11과 같은 결과를 얻을 수 있다. 도 11은 이 출원의 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조에 의해 구현한 반사율 저감에 대해 설명하는 그래프이다. 도 11의 그래프에서 곡선 ⓐ는, 종래 기술에 의한, 즉 저 반사 구조를 전혀 적용하지 않은 경우에 외광에 의한 반사율을 나타낸다. 곡선 ⓑ는, 제1 버퍼층(BUF1)은 1,700Å의 두께로, 제2 버퍼층(BUF2)은 2,400Å의 두께를 갖는 경우에 외광에 의한 반사율을 나타낸다. 또한, 곡선 ⓒ는, 제1 버퍼층(BUF1)은 1,300Å의 두께로, 제2 버퍼층(BUF2)은 2,000Å의 두께를 갖는 경우에 외광에 의한 반사율을 나타낸다. 도 11을 참조하면, 이 출원에 의한 버퍼층의 구조를 갖는 경우, 사람의 눈에 가장 민감한 녹색 파장대인 550nm 내지 650nm의 광에 대해서 외광 반사율이 5% 수준으로 낮아진 것을 알 수 있다.On the other hand, when the structure of the buffer layer (BUF) according to this application is applied, the result shown in FIG. 11 can be obtained. 11 is a graph illustrating reflectance reduction realized by a low-reflection structure in an electroluminescent display device according to an exemplary embodiment of the present application. In the graph of FIG. 11, the curve ⓐ represents the reflectance by external light according to the prior art, that is, when the low reflection structure is not applied at all. Curve ⓑ shows reflectance by external light when the first buffer layer BUF1 has a thickness of 1,700 Å and the second buffer layer BUF2 has a thickness of 2,400 Å. In addition, the curve ⓒ represents reflectance by external light when the first buffer layer BUF1 has a thickness of 1,300 Å and the second buffer layer BUF2 has a thickness of 2,000 Å. Referring to FIG. 11 , in the case of having the structure of the buffer layer according to this application, it can be seen that the external light reflectance is lowered to a level of 5% for light of 550 nm to 650 nm, which is the most sensitive green wavelength range to the human eye.
도 11의 그래프에서는 대표적인 두께 값들에 대한 그래프만을 도시하였다. 하지만, 실제 실험에서는 제1 버퍼층(BUF1)이 경우, 1,300Å 내지 1,700Å에서 100Å단위로 변화를 주고, 제2 버퍼층(BUF2)이 경우, 2,000Å 내지 2,400Å에서 100Å단위로 변화를 주면서 다양한 실험을 하였다. 그 결과, 도 11에 도시한 곡선 ⓑ와 곡선 ⓒ 사이에서 결과 값들이 분포되는 그래프가 측정되었다. 따라서, 제1 버퍼층(BUF1) 및 제2 버퍼층(BUF2)의 두께는 그래프에 기재한 두께에만 국한된 것은 아니며, 제1 버퍼층(BUF1)은 1,300Å 내지 1,700Å 중에서 선택된 어느 한 두께를, 제2 버퍼층(BUF2)은 2,000Å 내지 2,400Å 중에서 선택된 어느 한 두께를 가질 수 있다.In the graph of FIG. 11, only representative thickness values are shown. However, in actual experiments, in the case of the first buffer layer (BUF1), a change is made in units of 100 Å from 1,300 to 1,700 Å, and in the case of the second buffer layer (BUF2), a change is made in units of 100 Å from 2,000 to 2,400 Å. did As a result, a graph in which the result values are distributed between the curve ⓑ and the curve ⓒ shown in FIG. 11 was measured. Therefore, the thickness of the first buffer layer BUF1 and the second buffer layer BUF2 is not limited to the thickness described in the graph, and the first buffer layer BUF1 has a thickness selected from 1,300 Å to 1,700 Å, and the second buffer layer (BUF2) may have a thickness selected from 2,000 Å to 2,400 Å.
결론적으로, 하부 발광형 전계 발광 표시장치에서 기판(110) 바로 위에 질화 실리콘으로 이루어진 제1 버퍼층(BUF1)과 산화 실리콘으로 이루어진 제2 버퍼층(BUF2)를 먼저 적층하고 이들의 두께를 조절함으로써, 편광 소자를 구비하지 않고도 외광 반사를 동등한 수준으로 낮출 수 있다. 특히, 발광 영역(OA)에서는 저 반사 구조를 갖는 캐소드 전극을 구비하고, 차광층(LS) 및 배선(게이트 배선(SL) 포함)을 포함하는 비-발광 영역(NOA)에서도 저 반사 구조를 적용함으로써, 외광 반사를 5% 이하의 수준으로 낮출 수 있다. 또한, 이 출원에 의한 버퍼층(BUF)의 구조가 발광 영역(OA)에서 저 반사 캐소드 전극에 의한 외광 반사 억제율에 영향을 주지 않음을 알 수 있다. 더욱이, 비-발광 영역(OA)에서 차광층(LS)에 의해 덮이지 않아 뱅크(BA)가 노출되는 영역에서도 뱅크(BA) 위에 있는 저 반사 캐소드 전극에 의한 외광 반사 억제율에 영향을 주지 않음을 알 수 있다. 필요하다면, 뱅크(BA)에 블랙 레진 물질을 적용하여, 반사율을 더 저감할 수 있다.In conclusion, in the bottom emission type electroluminescent display, a first buffer layer BUF1 made of silicon nitride and a second buffer layer BUF2 made of silicon oxide are first stacked on the
상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, etc. described in the above-described examples of this application are included in at least one example of this application, and are not necessarily limited to only one example. Furthermore, the features, structures, effects, etc. exemplified in at least one example of this application can be combined or modified with respect to other examples by those skilled in the art to which this application belongs. Therefore, contents related to these combinations and variations should be construed as being included in the scope of this application.
이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.This application described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the technical field to which this application belongs that various substitutions, modifications, and changes are possible within the scope of not departing from the technical details of this application. It will be clear to those who have knowledge of Therefore, the scope of this application is indicated by the following claims, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts should be construed as being included in the scope of this application.
OLE: 발광 다이오드
ANO: 애노드 전극
EL: 발광층
CAT: 캐소드 전극
CAT1: 제1 캐소드 전극층
CAT2: 제2 캐소드 전극층
CAT3: 제2 캐소드 전극층
BUF: 버퍼층
LS: 차광층
SL: 게이트 배선
101: 제1 산화 금속층
200: 제2 금속층
BUF1: 제1 버퍼층
BUF2: 제2 버퍼층OLE: light emitting diode ANO: anode electrode
EL: light emitting layer CAT: cathode electrode
CAT1: first cathode electrode layer CAT2: second cathode electrode layer
CAT3: second cathode electrode layer BUF: buffer layer
LS: light blocking layer SL: gate wiring
101: first metal oxide layer 200: second metal layer
BUF1: first buffer layer BUF2: second buffer layer
Claims (15)
상기 차광층을 덮으며 상기 기판 위에 배치된 제1 버퍼층;
상기 제1 버퍼층 위에 배치된 제2 버퍼층;
상기 제2 버퍼층 위에 배치된 게이트 절연막;
상기 게이트 절연막 위에서 상기 차광층과 중첩하지 않고 배치되며, 제3 금속층 및 상기 제3 금속층 위에 적층된 제4 금속층을 구비하는 게이트 배선;
상기 게이트 배선을 덮는 보호막;
상기 보호막 위에 배치된 평탄화 막; 그리고
상기 평탄화 막 위에서 순차 적층된 제1 전극, 발광층 및 제2 전극을 구비하는 발광 소자를 포함하는 전계 발광 표시장치.a light blocking layer disposed on the substrate and including a first metal layer and a second metal layer stacked on the first metal layer;
a first buffer layer disposed on the substrate and covering the light blocking layer;
a second buffer layer disposed on the first buffer layer;
a gate insulating layer disposed on the second buffer layer;
a gate wire disposed on the gate insulating layer without overlapping the light blocking layer and including a third metal layer and a fourth metal layer stacked on the third metal layer;
a protective film covering the gate wiring;
a planarization film disposed over the passivation film; and
An electroluminescent display device comprising a light emitting element including a first electrode, a light emitting layer, and a second electrode sequentially stacked on the planarization layer.
상기 제2 전극은,
상기 발광층 위에 배치된 제1 캐소드 전극층;
상기 제1 캐소드 전극층 위에 배치된 제2 캐소드 전극층; 그리고
상기 제2 캐소드 전극층 위에 배치된 제3 캐소드 전극층을 포함하는 전계 발광 표시장치.According to claim 1,
The second electrode is
a first cathode electrode layer disposed on the light emitting layer;
a second cathode electrode layer disposed on the first cathode electrode layer; and
and a third cathode electrode layer disposed on the second cathode electrode layer.
상기 제2 캐소드 전극층은,
상기 제1 캐소드 전극층과 상기 제2 캐소드 전극층의 계면에서 반사되는 제1 반사광과, 상기 제3 캐소드 전극층에서 반사되는 제2 반사광의 위상이 상반되도록 설정된 두께를 갖는 전계 발광 표시장치.According to claim 2,
The second cathode electrode layer,
The electroluminescent display device having a thickness set such that phases of first reflected light reflected from an interface between the first cathode electrode layer and the second cathode electrode layer and second reflected light reflected from the third cathode electrode layer are opposite to each other.
상기 제1 캐소드 전극층은, 두께가 100Å 내지 200Å인 금속 물질이고,
상기 제2 캐소드 전극층은, 도메인 물질과 도펀트를 포함하는 전도성 유기층이며,
상기 제3 캐소드 전극층은, 두께가 2,000Å 내지 4,000Å인 금속 물질인 전계 발광 표시장치.According to claim 2,
The first cathode electrode layer is a metal material having a thickness of 100 Å to 200 Å,
The second cathode electrode layer is a conductive organic layer including a domain material and a dopant,
The third cathode electrode layer is a metal material having a thickness of 2,000 Å to 4,000 Å.
상기 제1 금속층의 두께는 상기 제1 금속층의 하면에서 반사되는 제1 반사광, 그리고 상기 제1 금속층과 상기 제2 금속층의 계면에서 반사되는 제2 반사광의 위상이 상반되도록 설정된 두께를 갖는 전계 발광 표시장치.According to claim 1,
The thickness of the first metal layer is set such that phases of the first reflected light reflected from the lower surface of the first metal layer and the second reflected light reflected from the interface between the first metal layer and the second metal layer are opposite in phase to the electroluminescence display. Device.
상기 제1 금속층 및 상기 제3 금속층은, 두께가 100Å 내지 500Å인 산화 금속 물질을 포함하고,
상기 제2 금속층 및 상기 제4 금속층은, 두께가 2,000Å 내지 4,000Å인 금속 물질을 포함하는 전계 발광 표시장치.According to claim 1,
The first metal layer and the third metal layer include a metal oxide material having a thickness of 100 Å to 500 Å,
The second metal layer and the fourth metal layer include a metal material having a thickness of 2,000 Å to 4,000 Å.
상기 제1 버퍼층은, 제1 굴절율을 갖고,
상기 제2 버퍼층은, 제1 굴절율과 상이한 제2 굴절율을 갖는 전계 발광 표시장치.According to claim 1,
The first buffer layer has a first refractive index,
The second buffer layer has a second refractive index different from the first refractive index.
상기 기판, 상기 게이트 절연막 및 상기 보호막은, 상기 제2 굴절율을 갖는 전계 발광 표시장치.According to claim 7,
The substrate, the gate insulating layer, and the passivation layer have the second refractive index.
상기 제1 버퍼층은, 굴절율이 1.8인 질화 실리콘을 포함하고,
상기 제2 버퍼층은, 굴절율이 1.5인 산화 실리콘을 포함하는 전계 발광 표시장치.According to claim 1,
The first buffer layer includes silicon nitride having a refractive index of 1.8,
The second buffer layer includes silicon oxide having a refractive index of 1.5.
상기 제1 버퍼층은,
상기 기판과 상기 제1 버퍼층의 계면에서 반사되는 제1 반사광과 상기 제1 버퍼층과 상기 제2 버퍼층의 계면에서 반사되는 제2 반사광의 위상이 상반되도록 설정된 두께를 갖는 전계 발광 표시장치.According to claim 1,
The first buffer layer,
The electroluminescent display device having a thickness set such that phases of first reflected light reflected at an interface between the substrate and the first buffer layer and second reflected light reflected at an interface between the first buffer layer and the second buffer layer are opposite in phase.
상기 제1 버퍼층은, 1,300Å 내지 1,700Å의 두께를 갖는 질화 실리콘으로 이루어지며,
상기 제2 버퍼층은, 2,000Å 내지 2,400Å의 두께를 갖는 산화 실리콘으로 이루어진 전계 발광 표시장치.According to claim 1,
The first buffer layer is made of silicon nitride having a thickness of 1,300 Å to 1,700 Å,
The second buffer layer is made of silicon oxide having a thickness of 2,000 Å to 2,400 Å.
상기 차광층은,
상기 반도체 층과 중첩하는 차광 영역; 그리고
상기 차광 영역과 분리되며 데이터 배선 및 구동 전류 배선을 포함하는 배선 영역을 구비하는 전계 발광 표시장치.According to claim 1,
The light blocking layer,
a light blocking region overlapping the semiconductor layer; and
and a wiring area separated from the light blocking area and including a data line and a driving current line.
상기 제2 버퍼층 위에서 상기 차광층의 상기 차광 영역과 중첩하도록 배치된 반도체 층;
상기 반도체 층을 덮는 상기 게이트 절연막;
상기 게이트 절연막 위에 배치되며, 상기 게이트 배선과 동일한 물질로 형성된, 게이트 전극, 소스 전극 및 드레인 전극을 더 포함하며,
상기 게이트 전극은 상기 반도체 층의 중앙부와 중첩하고, 상기 소스 전극은 상기 반도체 층의 일측부와 접촉하고, 상기 드레인 전극은 상기 반도체 층의 타측부와 접촉하는 전계 발광 표시장치.According to claim 12,
a semiconductor layer disposed over the second buffer layer and overlapping the light blocking region of the light blocking layer;
the gate insulating layer covering the semiconductor layer;
It is disposed on the gate insulating film and further includes a gate electrode, a source electrode, and a drain electrode formed of the same material as the gate wiring,
wherein the gate electrode overlaps a central portion of the semiconductor layer, the source electrode contacts one side of the semiconductor layer, and the drain electrode contacts the other side of the semiconductor layer.
상기 제1 금속층 및 상기 제3 금속층은, 몰리브덴-티타늄 산화물을 포함하고,
상기 제2 금속층 및 상기 제4 금속층은, 구리, 알루미늄, 은 및 금 중 어는 하나를 포함하는 전계 발광 표시장치.According to claim 1,
The first metal layer and the third metal layer include molybdenum-titanium oxide,
The second metal layer and the fourth metal layer include any one of copper, aluminum, silver, and gold.
상기 제1 전극의 가장자리를 덮고 중앙 영역을 노출하여 발광 영역을 정의하는 뱅크를 더 포함하며,
상기 뱅크는, 블랙 레진 물질을 포함하는 전계 발광 표시장치.According to claim 1,
Further comprising a bank defining a light emitting area by covering an edge of the first electrode and exposing a central area;
The electroluminescent display device of claim 1 , wherein the bank includes a black resin material.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/966,590 US20230132497A1 (en) | 2021-11-02 | 2022-10-14 | Electroluminescence Display |
| GB2215468.6A GB2614374B (en) | 2021-11-02 | 2022-10-19 | Electroluminescence display |
| JP2022170796A JP7470166B2 (en) | 2021-11-02 | 2022-10-25 | Electroluminescent display device |
| DE102022128408.5A DE102022128408A1 (en) | 2021-11-02 | 2022-10-26 | ELECTROLUMINESCENCE DISPLAY |
| TW111140719A TW202320372A (en) | 2021-11-02 | 2022-10-26 | Electroluminescence display |
| CN202211323166.8A CN116075181A (en) | 2021-11-02 | 2022-10-27 | Electroluminescent display |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210149024 | 2021-11-02 | ||
| KR20210149024 | 2021-11-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230063826A true KR20230063826A (en) | 2023-05-09 |
Family
ID=86408454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210194500A KR20230063826A (en) | 2021-11-02 | 2021-12-31 | Electroluminescence Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230063826A (en) |
-
2021
- 2021-12-31 KR KR1020210194500A patent/KR20230063826A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269884B2 (en) | Organic light emitting display having an insulating layer and a metal layer forming a capacitor | |
| US20210043690A1 (en) | Light emitting display apparatus | |
| US20070194318A1 (en) | Organic light emitting diode display | |
| KR20230063826A (en) | Electroluminescence Display | |
| JP7470166B2 (en) | Electroluminescent display device | |
| KR20230102602A (en) | Electroluminescence Display | |
| EP4207987A1 (en) | Electroluminescence display | |
| KR20230102596A (en) | Electroluminescence Display | |
| KR20230103898A (en) | Light Emitting Display Device | |
| JP7488312B2 (en) | Electroluminescent display device | |
| EP4207986A1 (en) | Light emitting display device | |
| KR20240004088A (en) | Light Emitting Display Device | |
| KR20230101196A (en) | Electroluminescence Display | |
| US20230209874A1 (en) | Top emission type electroluminescence display having micro-cavity structure | |
| KR101889020B1 (en) | Organic electro-luminescent device | |
| KR20230099140A (en) | Display apparatus | |
| KR20240020530A (en) | Light emitting display device | |
| KR20240102554A (en) | Display apparatus | |
| CN117355164A (en) | Light-emitting display device | |
| KR20240080650A (en) | Display apparatus | |
| KR20190080012A (en) | Organic light emitting display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |