KR20230062297A

KR20230062297A - Electronic device comprising duplexer including filter having characteristics adaptively changed according to state

Info

Publication number: KR20230062297A
Application number: KR1020210158071A
Authority: KR
Inventors: 문요한; 김태영; 나효석; 양동일
Original assignee: 삼성전자주식회사
Priority date: 2021-10-29
Filing date: 2021-11-16
Publication date: 2023-05-09

Abstract

The present invention relates to an electronic device comprising a duplexer including a filter having characteristics that adaptively change according to the state. The electronic device comprises: an antenna; a radio frequency front end (RFFE) including a first duplexer and a second duplexer; and at least one processor. According to the present invention, the size of the RFFE including the duplexers can be reduced.

Description

상태에 따라 적응적으로 변경되는 특성을 가지는 필터를 포함하는 듀플렉서를 포함하는 전자 장치{ELECTRONIC DEVICE COMPRISING DUPLEXER INCLUDING FILTER HAVING CHARACTERISTICS ADAPTIVELY CHANGED ACCORDING TO STATE} An electronic device including a duplexer including a filter having a characteristic that is adaptively changed according to a state

다양한 실시예들은, 상태에 따라 적응적으로 변경되는 특성을 가지는 필터를 포함하는 듀플렉서(duplexer)를 포함하는 전자 장치에 관한 것이다. Various embodiments relate to an electronic device including a duplexer including a filter having a characteristic that is adaptively changed according to a state.

전자 장치(electronic device)는, 단일 경로(single path)를 통해 양방향 통신(bi-directional communication)을 지원하기 위한 듀플렉서(duplexer)를 포함하는 RFFE(radio frequency front end)를 포함할 수 있다. 상기 듀플렉서는, 안테나를 통해 송신되는 신호와 상기 안테나를 통해 수신되는 신호를 서로 분리하기 위해, 복수의 필터들을 포함할 수 있다. An electronic device may include a radio frequency front end (RFFE) including a duplexer for supporting bi-directional communication through a single path. The duplexer may include a plurality of filters to separate signals transmitted through an antenna from signals received through the antenna.

전자 장치(electronic device)는, 복수의 주파수 대역(frequency band)들 각각 상에서 신호를 송신하거나 수신할 수 있다. 상기 복수의 주파수 대역들 중 제1 주파수 대역은, 상기 복수의 주파수 대역들 중 제2 주파수 대역과 부분적으로 중첩될 수 있다. 상기 제1 주파수 대역과 상기 제2 주파수 대역이 부분적으로 서로 중첩됨에도 불구하고, 상기 복수의 주파수 대역들 각각을 위한 듀플렉서를 상기 전자 장치의 RFFE(radio frequency front end) 내에 포함하는 것은 상기 RFFE의 사이즈의 증가를 야기할 수 있다. An electronic device may transmit or receive a signal on each of a plurality of frequency bands. A first frequency band among the plurality of frequency bands may partially overlap a second frequency band among the plurality of frequency bands. Although the first frequency band and the second frequency band partially overlap each other, including a duplexer for each of the plurality of frequency bands in a radio frequency front end (RFFE) of the electronic device is a size of the RFFE. can cause an increase in

일 실시예에 따른 전자 장치는, 상기 제1 주파수 대역 상의 신호 및 상기 제1 주파수 대역과 부분적으로 중첩되는 상기 제2 주파수 대역 상의 신호를 통과시키는 필터를 포함하는 듀플렉서를 포함함으로써, RFFE 내에 포함되는 듀플렉서의 수를 감소시킬 수 있다. An electronic device according to an embodiment includes a duplexer including a filter for passing a signal on the first frequency band and a signal on the second frequency band partially overlapping the first frequency band, so that it is included in the RFFE. The number of duplexers can be reduced.

본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical problem to be achieved in this document is not limited to the technical problem mentioned above, and other technical problems not mentioned can be clearly understood by those skilled in the art from the description below. There will be.

일 실시예에 따른, 전자 장치(electronic device)는, 안테나와, 제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터를 포함하는 제1 듀플렉서(duplexer) 및 상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터를 포함하는 제2 듀플렉서를 포함하는 RFFE(radio frequency front end)와, 상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서를 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 차단 주파수(cut-off frequency)를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 제1 주파수로 변경하거나, 상기 제2 듀플렉서 내의 상기 제2 필터의 차단 주파수를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 제2 주파수로 변경하도록, 구성될 수 있다. According to an embodiment, an electronic device includes an antenna, a first filter passing a first signal within an uplink frequency range of a first frequency band, and a second filter within a downlink frequency range of the first frequency band. a first duplexer including a second filter passing a signal and a fourth signal within a downlink frequency range of a second frequency band partially overlapping the downlink frequency range of the first frequency band; and a first filter passing a third signal within the uplink frequency range of the second frequency band and a fifth signal within the uplink frequency range of the third frequency band and separated from the downlink frequency range of the first frequency band; a radio frequency RFFE (radio frequency RFFE) comprising a second duplexer including a second filter passing a sixth signal within a downlink frequency range of the third frequency band, which partially overlaps with the downlink frequency range of the second frequency band; front end) and at least one processor operatively coupled to the RFFE, wherein the at least one processor is configured to: while both the first duplexer and the second duplexer are electrically connected to the antenna; A cut-off frequency of the second filter in the first duplexer within a portion of the downlink frequency range of the third frequency band partially overlapping with the downlink frequency range of the second frequency band. Change the cutoff frequency of the second filter in the second duplexer to a first frequency that blocks the sixth signal, or a cutoff frequency of the second frequency band that partially overlaps with the downlink frequency range of the third frequency band. and change to a second frequency that blocks the fourth signal within a portion of the downlink frequency range.

일 실시예에 따른, 전자 장치는, 안테나와, 스위치, 제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호 와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제1 듀플렉서(duplexer), 상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제2 듀플렉서, 상기 스위치와 상기 제1 듀플렉서 사이의 제1 전기적 경로와 전기적으로 연결되는 제1 임피던스 매칭 회로, 및 상기 스위치와 상기 제2 듀플렉서 사이의 제2 전기적 경로와 전기적으로 연결되는 제2 임피던스 매칭 회로를 포함하는, RFFE와, 상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서를 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 스위치를 통해 상기 안테나와 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 중심 주파수를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 제1 주파수로 변경하거나, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 중심 주파수를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 제2 주파수로 변경하도록, 구성될 수 있다. According to an embodiment, an electronic device includes an antenna, a switch, a first filter for passing a first signal within an uplink frequency range of a first frequency band, and a second signal within a downlink frequency range of the first frequency band. and a second filter passing a fourth signal within a downlink frequency range of a second frequency band partially overlapping the downlink frequency range of the first frequency band, and connected to the antenna through the switch. Possibly, a first duplexer, a first filter passing a third signal within an uplink frequency range of the second frequency band and a fifth signal within an uplink frequency range of the third frequency band, and a second filter passing a sixth signal in a downlink frequency range of the third frequency band separated from the downlink frequency range and partially overlapping the downlink frequency range of the second frequency band; A second duplexer connectable to the antenna through the switch, a first impedance matching circuit electrically connected to a first electrical path between the switch and the first duplexer, and a second duplexer between the switch and the second duplexer. An RFFE comprising a second impedance matching circuit in electrical connection with an electrical path, and at least one processor operatively coupled to the RFFE, wherein the at least one processor comprises: the first duplexer and the While all of the second duplexers are connected to the antenna through the switch, the center frequency of the second filter in the first duplexer is determined by using the first impedance matching circuit in the downlink frequency range of the second frequency band. Change to a first frequency that blocks the sixth signal within a part of the downlink frequency range of the third frequency band that partially overlaps with, or the second frequency in the second duplexer by using the second impedance matching circuit. change the center frequency of the filter to a second frequency that blocks the fourth signal within a portion of the downlink frequency range of the second frequency band that partially overlaps the downlink frequency range of the third frequency band; can be configured.

일 실시예에 따른, 전자 장치는, 안테나와, 스위치, 제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제1 듀플렉서(duplexer), 상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제2 듀플렉서, 상기 제1 듀플렉서 내의 상기 제1 필터 및 상기 제1 듀플렉서 내의 상기 제2 필터 중 상기 제1 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된 제1 임피던스 매칭 회로, 및 상기 제2 듀플렉서 내의 상기 제1 필터 및 상기 제2 듀플렉서 내의 상기 제2 필터 중 상기 제2 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된 제2 임피던스 매칭 회로를 포함하는, RFFE(radio frequency front end)와, 상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서를 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 스위치를 통해 상기 안테나와 연결되는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 하나의(an) 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터 및 상기 제2 듀플렉서 내의 상기 제2 필터 중 하나의(a) 필터의 특성을 변경하도록, 구성될 수 있다. According to an embodiment, an electronic device includes an antenna, a switch, a first filter for passing a first signal within an uplink frequency range of a first frequency band, and a second signal within a downlink frequency range of the first frequency band. and a second filter passing a fourth signal within a downlink frequency range of a second frequency band partially overlapping the downlink frequency range of the first frequency band, and connected to the antenna through the switch. Possibly, a first duplexer, a first filter passing a third signal within an uplink frequency range of the second frequency band and a fifth signal within an uplink frequency range of the third frequency band, and a second filter passing a sixth signal in a downlink frequency range of the third frequency band separated from the downlink frequency range and partially overlapping the downlink frequency range of the second frequency band; A first impedance electrically connected to the second filter in the first duplexer among a second duplexer connectable to the antenna through the switch, the first filter in the first duplexer, and the second filter in the first duplexer. A matching circuit, and a second impedance matching circuit electrically connected to the second filter in the second duplexer of the first filter in the second duplexer and the second filter in the second duplexer, RFFE (radio frequency frequency front end) and at least one processor operatively coupled to the RFFE, wherein both the first duplexer and the second duplexer are coupled to the antenna through the switch. While, the second filter in the first duplexer and one of the second filters in the second duplexer using an impedance matching circuit of the first impedance matching circuit and the second impedance matching circuit ( a) can be configured to change the characteristics of the filter;

일 실시예에 따른 전자 장치는, 제1 주파수 대역 상의 신호 및 상기 제1 주파수 대역과 부분적으로 중첩되는 제2 주파수 대역 상의 신호를 통과시키는 필터를 포함하는 듀플렉서(duplexer) 및 상기 필터의 특성을 적응적으로 변경하기 위한 회로를 포함함으로써, 상기 듀플렉서를 포함하는 RFFE(radio frequency front end)의 사이즈를 감소시킬 수 있다. An electronic device according to an embodiment includes a duplexer including a filter passing a signal on a first frequency band and a signal on a second frequency band partially overlapping the first frequency band, and adapting characteristics of the filter. The size of a radio frequency front end (RFFE) including the duplexer may be reduced by including a circuit for transforming the duplexer into a size of the duplexer.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. Effects obtainable in the present disclosure are not limited to the effects mentioned above, and other effects not mentioned may be clearly understood by those skilled in the art from the description below. will be.

도 1은 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치의 블록도이다.
도 3은 일 실시예에 따른 전자 장치의 간소화된(simplified) 블록도이다.
도 4는 일 실시예에 따른 전자 장치의 RFFE 내의 듀플렉서들 내의 필터들 각각의 통과 대역(passband)을 도시하는 그래프이다.
도 5a 및 도 5b는 일 실시예에 따른 전자 장치의 RFFE(radio frequency front end)의 듀플렉서들 각각 내의 필터와 상기 RFFE의 임피던스 매칭 회로 사이의 연결 관계의 예를 도시한다.
도 6은 일 실시예에 따른 전자 장치 내의 RFFE의 임피던스 매칭 회로를 제어하는 예를 도시한다.
도 7은 일 실시예에 따른 전자 장치의 RFFE의 임피던스 매칭 회로의 제어에 기반하여 변경된 필터의 통과 대역을 도시하는 그래프이다.
도 8은 일 실시예에 따른 전자 장치 내의 RFFE의 다른 임피던스 매칭 회로를 제어하는 예를 도시한다.
도 9는 일 실시예에 따른 전자 장치 내의 RFFE의 다른 임피던스 매칭 회로의 제어에 기반하여 변경된 필터의 통과 대역을 도시하는 그래프이다.
도 10은 일 실시예에 따라, EN-DC(E-UTRA new radio dual connectivity)를 통해 신호를 송신하고 수신할 시, 전자 장치 내의 RFFE들의 상태의 예를 도시한다.
도 11은 일 실시예에 따른 전자 장치의 RFFE의 듀플렉서들 내의 필터들 각각의 통과 대역을 유지하는 예를 도시한다.
도 12은 일 실시예에 따른 전자 장치의 RFFE의 듀플렉서들 내의 필터들 각각의 통과 대역을 유지하는 다른 예를 도시한다. 1 is a block diagram of an electronic device in a network environment according to various embodiments.
2 is a block diagram of an electronic device for supporting legacy network communication and 5G network communication according to various embodiments.
3 is a simplified block diagram of an electronic device according to an embodiment.
4 is a graph illustrating a passband of each of filters in duplexers in an RFFE of an electronic device according to an embodiment.
5A and 5B illustrate an example of a connection relationship between a filter in each duplexer of a radio frequency front end (RFFE) of an electronic device according to an embodiment and an impedance matching circuit of the RFFE.
6 illustrates an example of controlling an impedance matching circuit of an RFFE in an electronic device according to an embodiment.
7 is a graph illustrating a pass band of a filter changed based on control of an impedance matching circuit of an RFFE of an electronic device according to an embodiment.
8 illustrates an example of controlling another impedance matching circuit of an RFFE in an electronic device according to an embodiment.
9 is a graph illustrating a pass band of a filter changed based on control of another impedance matching circuit of an RFFE in an electronic device according to an embodiment.
10 illustrates an example of states of RFFEs in an electronic device when transmitting and receiving signals through E-UTRA new radio dual connectivity (EN-DC) according to an embodiment.
11 illustrates an example of maintaining a pass band of each of filters in duplexers of an RFFE of an electronic device according to an embodiment.
12 illustrates another example of maintaining a pass band of each of filters in duplexers of an RFFE of an electronic device according to an embodiment.

도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 1 is a block diagram of an electronic device 101 within a network environment 100, according to various embodiments.

도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.Referring to FIG. 1 , in a network environment 100, an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or through a second network 199. It may communicate with at least one of the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 . According to an embodiment, the electronic device 101 includes a processor 120, a memory 130, an input module 150, a sound output module 155, a display module 160, an audio module 170, a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or the antenna module 197 may be included. In some embodiments, in the electronic device 101, at least one of these components (eg, the connection terminal 178) may be omitted or one or more other components may be added. In some embodiments, some of these components (eg, sensor module 176, camera module 180, or antenna module 197) are integrated into a single component (eg, display module 160). It can be.

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.The processor 120, for example, executes software (eg, the program 140) to cause at least one other component (eg, hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or calculations. According to one embodiment, as at least part of data processing or operation, the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 . According to one embodiment, the processor 120 may include a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphics processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor). For example, when the electronic device 101 includes the main processor 121 and the auxiliary processor 123, the auxiliary processor 123 may use less power than the main processor 121 or be set to be specialized for a designated function. can The secondary processor 123 may be implemented separately from or as part of the main processor 121 .

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))과 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. The secondary processor 123 may, for example, take the place of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, running an application). ) state, together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of functions or states related to. According to one embodiment, the auxiliary processor 123 (eg, image signal processor or communication processor) may be implemented as part of other functionally related components (eg, camera module 180 or communication module 190). there is. According to an embodiment, the auxiliary processor 123 (eg, a neural network processing device) may include a hardware structure specialized for processing an artificial intelligence model. AI models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself where the artificial intelligence model is performed, or may be performed through a separate server (eg, the server 108). The learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning or reinforcement learning, but in the above example Not limited. The artificial intelligence model may include a plurality of artificial neural network layers. Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the foregoing, but is not limited to the foregoing examples. The artificial intelligence model may include, in addition or alternatively, a software structure in addition to a hardware structure.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다. The memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101 . The data may include, for example, input data or output data for software (eg, program 140) and commands related thereto. The memory 130 may include volatile memory 132 or non-volatile memory 134 .

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다. The program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142 , middleware 144 , or an application 146 .

입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. The input module 150 may receive a command or data to be used for a component (eg, the processor 120) of the electronic device 101 from an outside of the electronic device 101 (eg, a user). The input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).

음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.The sound output module 155 may output sound signals to the outside of the electronic device 101 . The sound output module 155 may include, for example, a speaker or a receiver. The speaker can be used for general purposes such as multimedia playback or recording playback. A receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.

디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. The display module 160 can visually provide information to the outside of the electronic device 101 (eg, a user). The display module 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device. According to one embodiment, the display module 160 may include a touch sensor set to detect a touch or a pressure sensor set to measure the intensity of force generated by the touch.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.The audio module 170 may convert sound into an electrical signal or vice versa. According to one embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. The sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do. According to one embodiment, the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a bio sensor, It may include a temperature sensor, humidity sensor, or light sensor.

인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.The interface 177 may support one or more specified protocols that may be used to directly or wirelessly connect the electronic device 101 to an external electronic device (eg, the electronic device 102). According to one embodiment, the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.The connection terminal 178 may include a connector through which the electronic device 101 may be physically connected to an external electronic device (eg, the electronic device 102). According to one embodiment, the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.The haptic module 179 may convert electrical signals into mechanical stimuli (eg, vibration or movement) or electrical stimuli that a user may perceive through tactile or kinesthetic senses. According to one embodiment, the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.The camera module 180 may capture still images and moving images. According to one embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.The power management module 188 may manage power supplied to the electronic device 101 . According to one embodiment, the power management module 188 may be implemented as at least part of a power management integrated circuit (PMIC), for example.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.The battery 189 may supply power to at least one component of the electronic device 101 . According to one embodiment, the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다. The communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). Establishment and communication through the established communication channel may be supported. The communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication. According to one embodiment, the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : A local area network (LAN) communication module or a power line communication module). Among these communication modules, the corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, a legacy communication module). It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a telecommunications network such as a computer network (eg, a LAN or a WAN). These various types of communication modules may be integrated as one component (eg, a single chip) or implemented as a plurality of separate components (eg, multiple chips). The wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199. The electronic device 101 may be identified or authenticated.

무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO(full dimensional MIMO)), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.The wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, NR access technology (new radio access technology). NR access technologies include high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), terminal power minimization and connection of multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low -latency communications)) can be supported. The wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example. The wireless communication module 192 uses various technologies for securing performance in a high frequency band, such as beamforming, massive multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. Technologies such as input/output (full dimensional MIMO (FD-MIMO)), array antenna, analog beam-forming, or large scale antenna may be supported. The wireless communication module 192 may support various requirements defined for the electronic device 101, an external electronic device (eg, the electronic device 104), or a network system (eg, the second network 199). According to one embodiment, the wireless communication module 192 is a peak data rate for eMBB realization (eg, 20 Gbps or more), a loss coverage for mMTC realization (eg, 164 dB or less), or a U-plane latency for URLLC realization (eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less) may be supported.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다. The antenna module 197 may transmit or receive signals or power to the outside (eg, an external electronic device). According to one embodiment, the antenna module 197 may include an antenna including a radiator formed of a conductor or a conductive pattern formed on a substrate (eg, PCB). According to one embodiment, the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is selected from the plurality of antennas by the communication module 190, for example. can be chosen A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna. According to some embodiments, other components (eg, a radio frequency integrated circuit (RFIC)) may be additionally formed as a part of the antenna module 197 in addition to the radiator.

다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.According to various embodiments, the antenna module 197 may form a mmWave antenna module. According to one embodiment, the mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first surface (eg, a lower surface) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, array antennas) disposed on or adjacent to a second surface (eg, a top surface or a side surface) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.At least some of the components are connected to each other through a communication method between peripheral devices (eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)) and signal ( e.g. commands or data) can be exchanged with each other.

일실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. According to an embodiment, commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 . Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 . According to an embodiment, all or part of operations executed in the electronic device 101 may be executed in one or more external electronic devices among the external electronic devices 102 , 104 , or 108 . For example, when the electronic device 101 needs to perform a certain function or service automatically or in response to a request from a user or another device, the electronic device 101 instead of executing the function or service by itself. Alternatively or additionally, one or more external electronic devices may be requested to perform the function or at least part of the service. One or more external electronic devices receiving the request may execute at least a part of the requested function or service or an additional function or service related to the request, and deliver the execution result to the electronic device 101 . The electronic device 101 may provide the result as at least part of a response to the request as it is or additionally processed. To this end, for example, cloud computing, distributed computing, mobile edge computing (MEC), or client-server computing technology may be used. The electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing. In another embodiment, the external electronic device 104 may include an internet of things (IoT) device. Server 108 may be an intelligent server using machine learning and/or neural networks. According to one embodiment, the external electronic device 104 or server 108 may be included in the second network 199 . The electronic device 101 may be applied to intelligent services (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.

도 2는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치(101)의 블록도(200)이다. 도 2를 참조하면, 전자 장치(101)는 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 RFIC(radio frequency integrated circuit, 222), 제2 RFIC(224), 제3 RFIC(226), 제4 RFIC(228), 제1 RFFE(radio frequency front end, 232), 제2 RFFE(234), 제1 안테나 모듈(242), 제2 안테나 모듈(244), 및 안테나(248)을 포함할 수 있다. 전자 장치(101)는 프로세서(120) 및 메모리(130)를 더 포함할 수 있다. 제2 네트워크(199)는 제1 셀룰러 네트워크(292)와 제2 셀룰러 네트워크(294)를 포함할 수 있다. 다른 실시예에 따르면, 전자 장치(101)는 도 1에 기재된 부품들 중 적어도 하나의 부품을 더 포함할 수 있고, 제2 네트워크(199)는 적어도 하나의 다른 네트워크를 더 포함할 수 있다. 일실시예에 따르면, 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 RFIC(222), 제2 RFIC(224), 제4 RFIC(228), 제1 RFFE(232), 및 제2 RFFE(234)는 무선 통신 모듈(192)의 적어도 일부를 형성할 수 있다. 다른 실시예에 따르면, 제4 RFIC(228)는 생략되거나, 제3 RFIC(226)의 일부로서 포함될 수 있다. 2 is a block diagram 200 of an electronic device 101 for supporting legacy network communication and 5G network communication, according to various embodiments. Referring to FIG. 2 , the electronic device 101 includes a first communication processor 212, a second communication processor 214, a first radio frequency integrated circuit (RFIC) 222, a second RFIC 224, and a third RFIC. 226, a fourth RFIC 228, a first radio frequency front end (RFFE) 232, a second RFFE 234, a first antenna module 242, a second antenna module 244, and an antenna 248 ) may be included. The electronic device 101 may further include a processor 120 and a memory 130 . The second network 199 may include a first cellular network 292 and a second cellular network 294 . According to another embodiment, the electronic device 101 may further include at least one of the components illustrated in FIG. 1 , and the second network 199 may further include at least one other network. According to one embodiment, a first communication processor 212, a second communication processor 214, a first RFIC 222, a second RFIC 224, a fourth RFIC 228, a first RFFE 232, and the second RFFE 234 may form at least a portion of the wireless communication module 192 . According to another embodiment, the fourth RFIC 228 may be omitted or included as part of the third RFIC 226 .

제1 커뮤니케이션 프로세서(212)는 제1 셀룰러 네트워크(292)와의 무선 통신에 사용될 대역의 통신 채널의 수립, 및 수립된 통신 채널을 통한 레거시 네트워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제1 셀룰러 네트워크(292)는 2세대(2G), 3세대(3G), 4세대(4G), 및/또는 long term evolution(LTE) 네트워크를 포함하는 레거시 네트워크일 수 있다. 제2 커뮤니케이션 프로세서(214)는 제2 셀룰러 네트워크(294)와의 무선 통신에 사용될 대역 중 지정된 대역(예: 약 6GHz ~ 약 60GHz)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제2 셀룰러 네트워크(294)는 3GPP에서 정의하는 5G 네트워크일 수 있다. 추가적으로, 일실시예에 따르면, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)는 제2 셀룰러 네트워크(294)와의 무선 통신에 사용될 대역 중 다른 지정된 대역(예: 약 6GHz 이하)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 일실시예에 따르면, 제1 커뮤니케이션 프로세서(212)와 제2 커뮤니케이션 프로세서(214)는 단일(single) 칩 또는 단일 패키지 내에 구현될 수 있다. 다양한 실시예들에 따르면, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)는 프로세서(120), 도 1의 보조 프로세서(123), 또는 통신 모듈(190)과 단일 칩 또는 단일 패키지 내에 형성될 수 있다.The first communication processor 212 may establish a communication channel of a band to be used for wireless communication with the first cellular network 292 and support legacy network communication through the established communication channel. According to various embodiments, the first cellular network 292 may be a legacy network including second generation (2G), third generation (3G), fourth generation (4G), and/or long term evolution (LTE) networks. there is. The second communication processor 214 establishes a communication channel corresponding to a designated band (eg, about 6 GHz to about 60 GHz) among bands to be used for wireless communication with the second cellular network 294, and establishes a 5G network through the established communication channel. communication can be supported. According to various embodiments, the second cellular network 294 may be a 5G network defined by 3GPP. Additionally, according to one embodiment, the first communication processor 212 or the second communication processor 214 corresponds to another designated band (eg, about 6 GHz or less) among bands to be used for wireless communication with the second cellular network 294. It is possible to support establishment of a communication channel to be established, and 5G network communication through the established communication channel. According to one embodiment, the first communication processor 212 and the second communication processor 214 may be implemented on a single chip or in a single package. According to various embodiments, the first communication processor 212 or the second communication processor 214 may be combined with the processor 120, the co-processor 123 of FIG. 1, or the communication module 190 within a single chip or single package. can be formed

제1 RFIC(222)는, 송신 시에, 제1 커뮤니케이션 프로세서(212)에 의해 생성된 기저대역(baseband) 신호를 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)에 사용되는 약 700MHz 내지 약 3GHz의 라디오 주파수(radio frequency, RF) 신호로 변환할 수 있다. 수신 시에는, RF 신호가 안테나(예: 제1 안테나 모듈(242))를 통해 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)로부터 획득되고, RFFE(예: 제1 RFFE(232))를 통해 전처리(preprocess)될 수 있다. 제1 RFIC(222)는 전처리된 RF 신호를 제1 커뮤니케이션 프로세서(212)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.The first RFIC 222, when transmitted, transmits a baseband signal generated by the first communication processor 212 to about 700 MHz to about 700 MHz used in the first cellular network 292 (eg, a legacy network). It can be converted into a radio frequency (RF) signal of 3 GHz. Upon reception, an RF signal is obtained from the first cellular network 292 (eg, a legacy network) via an antenna (eg, the first antenna module 242) and transmits an RFFE (eg, the first RFFE 232). It can be preprocessed through The first RFIC 222 may convert the preprocessed RF signal into a baseband signal to be processed by the first communication processor 212 .

제2 RFIC(224)는, 송신 시에, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제2 셀룰러 네트워크(294)(예: 5G 네트워크)에 사용되는 Sub6 대역(예: 약 6GHz 이하)의 RF 신호(이하, 5G Sub6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Sub6 RF 신호가 안테나(예: 제2 안테나 모듈(244))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 획득되고, RFFE(예: 제2 RFFE(234))를 통해 전처리될 수 있다. 제2 RFIC(224)는 전처리된 5G Sub6 RF 신호를 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214) 중 대응하는 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. The second RFIC 224 uses the baseband signal generated by the first communication processor 212 or the second communication processor 214 to the second cellular network 294 (eg, a 5G network) during transmission. It can be converted into an RF signal (hereinafter referred to as a 5G Sub6 RF signal) of a Sub6 band (eg, about 6 GHz or less). At reception, a 5G Sub6 RF signal is obtained from a second cellular network 294 (eg, a 5G network) through an antenna (eg, the second antenna module 244), and an RFFE (eg, the second RFFE 234) ) can be pretreated through. The second RFIC 224 may convert the preprocessed 5G Sub6 RF signal into a baseband signal to be processed by a corresponding communication processor among the first communication processor 212 and the second communication processor 214 .

제3 RFIC(226)는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제2 셀룰러 네트워크(294)(예: 5G 네트워크)에서 사용될 5G Above6 대역(예: 약 6GHz ~ 약 60GHz)의 RF 신호(이하, 5G Above6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 획득되고 제3 RFFE(236)를 통해 전처리될 수 있다. 예를 들어, 제3 RFFE(236)는 위상 변환기(238)를 이용하여 신호의 전처리를 수행할 수 있다. 제3 RFIC(226)는 전처리된 5G Above 6 RF 신호를 제2 커뮤니케이션 프로세서(214)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. 일실시예에 따르면, 제3 RFFE(236)는 제3 RFIC(226)의 일부로서 형성될 수 있다. The third RFIC 226 transmits the baseband signal generated by the second communication processor 214 to the 5G Above6 band (eg, about 6 GHz to about 60 GHz) to be used in the second cellular network 294 (eg, a 5G network). It can be converted into an RF signal (hereinafter referred to as 5G Above6 RF signal). Upon reception, the 5G Above6 RF signal may be obtained from the second cellular network 294 (eg, 5G network) via an antenna (eg, antenna 248) and preprocessed via a third RFFE 236. For example, the third RFFE 236 may perform signal preprocessing using the phase shifter 238 . The third RFIC 226 may convert the preprocessed 5G Above 6 RF signal into a baseband signal to be processed by the second communication processor 214 . According to one embodiment, the third RFFE 236 may be formed as part of the third RFIC 226 .

전자 장치(101)는, 일실시예에 따르면, 제3 RFIC(226)와 별개로 또는 적어도 그 일부로서, 제4 RFIC(228)를 포함할 수 있다. 이런 경우, 제4 RFIC(228)는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 중간(intermediate) 주파수 대역(예: 약 9GHz ~ 약 11GHz)의 RF 신호(이하, IF (intermediate frequency) 신호)로 변환한 뒤, 상기 IF 신호를 제3 RFIC(226)로 전달할 수 있다. 제3 RFIC(226)는 IF 신호를 5G Above6 RF 신호로 변환할 수 있다. 수신 시에, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 수신되고 제3 RFIC(226)에 의해 IF 신호로 변환될 수 있다. 제4 RFIC(228)는 IF 신호를 제2 커뮤니케이션 프로세서(214)가 처리할 수 있도록 기저대역 신호로 변환할 수 있다.The electronic device 101, according to one embodiment, may include a fourth RFIC 228 separately from or at least as part of the third RFIC 226. In this case, the fourth RFIC 228 converts the baseband signal generated by the second communication processor 214 into an intermediate frequency band (eg, about 9 GHz to about 11 GHz) RF signal (hereinafter referred to as IF (intermediate frequency) ) signal), the IF signal may be transmitted to the third RFIC 226. The third RFIC 226 may convert the IF signal into a 5G Above6 RF signal. Upon reception, a 5G Above6 RF signal may be received from a second cellular network 294 (eg, a 5G network) via an antenna (eg, antenna 248) and converted to an IF signal by a third RFIC 226. there is. The fourth RFIC 228 may convert the IF signal into a baseband signal so that the second communication processor 214 can process it.

일시예에 따르면, 제1 RFIC(222)와 제2 RFIC(224)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일실시예에 따르면, 제1 RFFE(232)와 제2 RFFE(234)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일시예에 따르면, 제1 안테나 모듈(242) 또는 제2 안테나 모듈(244)중 적어도 하나의 안테나 모듈은 생략되거나 다른 안테나 모듈과 결합되어 대응하는 복수의 대역들의 RF 신호들을 처리할 수 있다.According to an example, the first RFIC 222 and the second RFIC 224 may be implemented as a single chip or at least part of a single package. According to one embodiment, the first RFFE 232 and the second RFFE 234 may be implemented as a single chip or at least part of a single package. According to one embodiment, at least one antenna module of the first antenna module 242 or the second antenna module 244 may be omitted or combined with another antenna module to process RF signals of a plurality of corresponding bands.

일실시예에 따르면, 제3 RFIC(226)와 안테나(248)는 동일한 서브스트레이트에 배치되어 제3 안테나 모듈(246)을 형성할 수 있다. 예를 들어, 무선 통신 모듈(192) 또는 프로세서(120)가 제1 서브스트레이트(예: main PCB)에 배치될 수 있다. 이런 경우, 제1 서브스트레이트와 별도의 제2 서브스트레이트(예: sub PCB)의 일부 영역(예: 하면)에 제3 RFIC(226)가, 다른 일부 영역(예: 상면)에 안테나(248)가 배치되어, 제3 안테나 모듈(246)이 형성될 수 있다. 일실시예에 따르면, 안테나(248)는, 예를 들면, 빔포밍에 사용될 수 있는 안테나 어레이를 포함할 수 있다. 제3 RFIC(226)와 안테나(248)를 동일한 서브스트레이트에 배치함으로써 그 사이의 전송 선로의 길이를 줄이는 것이 가능하다. 이는, 예를 들면, 5G 네트워크 통신에 사용되는 고주파 대역(예: 약 6GHz ~ 약 60GHz)의 신호가 전송 선로에 의해 손실(예: 감쇄)되는 것을 줄일 수 있다. 이로 인해, 전자 장치(101)는 제2 셀룰러 네트워크(294)(예: 5G 네트워크)와의 통신의 품질 또는 속도를 향상시킬 수 있다.According to one embodiment, third RFIC 226 and antenna 248 may be disposed on the same substrate to form third antenna module 246 . For example, the wireless communication module 192 or processor 120 may be disposed on a first substrate (eg, main PCB). In this case, the third RFIC 226 is provided on a part (eg, lower surface) of the second substrate (eg, sub PCB) separate from the first substrate, and the antenna 248 is placed on another part (eg, upper surface). is disposed, the third antenna module 246 may be formed. According to one embodiment, antenna 248 may include an antenna array that may be used for beamforming, for example. By arranging the third RFIC 226 and the antenna 248 on the same substrate, it is possible to reduce the length of the transmission line therebetween. This, for example, can reduce loss (eg, attenuation) of a signal of a high frequency band (eg, about 6 GHz to about 60 GHz) used in 5G network communication by a transmission line. As a result, the electronic device 101 can improve the quality or speed of communication with the second cellular network 294 (eg, 5G network).

제2 셀룰러 네트워크(294)(예: 5G 네트워크)는 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)와 독립적으로 운영되거나(예: Stand-Alone (SA)), 연결되어 운영될 수 있다(예: Non-Stand Alone (NSA)). 예를 들면, 5G 네트워크에는 액세스 네트워크(예: 5G radio access network(RAN) 또는 next generation RAN(NG RAN))만 있고, 코어 네트워크(예: next generation core(NGC))는 없을 수 있다. 이런 경우, 전자 장치(101)는 5G 네트워크의 액세스 네트워크에 액세스한 후, 레거시 네트워크의 코어 네트워크(예: evolved packed core(EPC))의 제어 하에 외부 네트워크(예: 인터넷)에 액세스할 수 있다. 레거시 네트워크와 통신을 위한 프로토콜 정보(예: LTE 프로토콜 정보) 또는 5G 네트워크와 통신을 위한 프로토콜 정보(예: New Radio(NR) 프로토콜 정보)는 메모리(230)에 저장되어, 다른 부품(예: 프로세서(120), 제1 커뮤니케이션 프로세서(212), 또는 제2 커뮤니케이션 프로세서(214))에 의해 액세스될 수 있다.The second cellular network 294 (eg, 5G network) may be operated independently (eg, Stand-Alone (SA)) or connected to the first cellular network 292 (eg, a legacy network) ( Example: Non-Stand Alone (NSA)). For example, a 5G network may include only an access network (eg, a 5G radio access network (RAN) or a next generation RAN (NG RAN)) and no core network (eg, a next generation core (NGC)). In this case, after accessing the access network of the 5G network, the electronic device 101 may access an external network (eg, the Internet) under the control of a core network (eg, evolved packed core (EPC)) of the legacy network. Protocol information for communication with the legacy network (eg LTE protocol information) or protocol information for communication with the 5G network (eg New Radio (NR) protocol information) is stored in the memory 230, and other components (eg processor 120 , the first communications processor 212 , or the second communications processor 214 .

도 3은 일 실시예에 따른 전자 장치의 간소화된(simplified) 블록도이다. 상기 간소화된 블록도에 의해 지시되는 기능적 구성들은 도 1 내에서 도시된 전자 장치(101) 내에 포함될 수 있다. 3 is a simplified block diagram of an electronic device according to an embodiment. Functional components indicated by the simplified block diagram may be included in the electronic device 101 shown in FIG. 1 .

도 4는 일 실시예에 따른 전자 장치의 RFFE 내의 듀플렉서들 내의 필터들 각각의 통과 대역(passband)을 도시하는 그래프이다. 4 is a graph illustrating a passband of each of filters in duplexers in an RFFE of an electronic device according to an embodiment.

도 5a 및 도 5b는 일 실시예에 따른 전자 장치의 RFFE(radio frequency front end)의 듀플렉서들 각각 내의 필터와 상기 RFFE의 임피던스 매칭 회로 사이의 연결 관계의 예를 도시한다. 5A and 5B illustrate an example of a connection relationship between a filter in each duplexer of a radio frequency front end (RFFE) of an electronic device according to an embodiment and an impedance matching circuit of the RFFE.

도 6은 일 실시예에 따른 전자 장치 내의 RFFE의 임피던스 매칭 회로를 제어하는 예를 도시한다. 6 illustrates an example of controlling an impedance matching circuit of an RFFE in an electronic device according to an embodiment.

도 7은 일 실시예에 따른 전자 장치의 RFFE의 임피던스 매칭 회로의 제어에 기반하여 변경된 필터의 통과 대역을 도시하는 그래프이다. 7 is a graph illustrating a pass band of a filter changed based on control of an impedance matching circuit of an RFFE of an electronic device according to an embodiment.

도 8은 일 실시예에 따른 전자 장치 내의 RFFE의 다른 임피던스 매칭 회로를 제어하는 예를 도시한다. 8 illustrates an example of controlling another impedance matching circuit of an RFFE in an electronic device according to an embodiment.

도 9는 일 실시예에 따른 전자 장치 내의 RFFE의 다른 임피던스 매칭 회로의 제어에 기반하여 변경된 필터의 통과 대역을 도시하는 그래프이다. 9 is a graph illustrating a pass band of a filter changed based on control of another impedance matching circuit of an RFFE in an electronic device according to an embodiment.

도 10은 일 실시예에 따라, EN-DC(E-UTRA new radio dual connectivity)를 통해 신호를 송신하고 수신할 시, 전자 장치 내의 RFFE들의 상태의 예를 도시한다. 10 illustrates an example of states of RFFEs in an electronic device when transmitting and receiving signals through E-UTRA new radio dual connectivity (EN-DC) according to an embodiment.

도 11은 일 실시예에 따른 전자 장치의 RFFE의 듀플렉서들 내의 필터들 각각의 통과 대역을 유지하는 예를 도시한다. 11 illustrates an example of maintaining a pass band of each of filters in duplexers of an RFFE of an electronic device according to an embodiment.

도 12은 일 실시예에 따른 전자 장치의 RFFE의 듀플렉서들 내의 필터들 각각의 통과 대역을 유지하는 다른 예를 도시한다. 12 illustrates another example of maintaining a pass band of each of filters in duplexers of an RFFE of an electronic device according to an embodiment.

도 3을 참조하면, 전자 장치(101)는, 프로세서(300), 제1 RFFE(310), 및 제1 안테나(358)를 포함할 수 있다. Referring to FIG. 3 , the electronic device 101 may include a processor 300, a first RFFE 310, and a first antenna 358.

일 실시예에서, 프로세서(300)는, 도 1 내에서 도시된 프로세서(120)를 포함할 수 있다. 일 실시예에서, 프로세서(300)는, 도 2 내에서 도시된 프로세서(120), 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 RFIC(222), 제2 RFIC(224), 제3 RFIC(226), 또는 제4 RFIC(228) 중 적어도 하나를 포함할 수 있다. In one embodiment, the processor 300 may include the processor 120 shown in FIG. 1 . In one embodiment, the processor 300 includes the processor 120 shown in FIG. 2, the first communication processor 212, the second communication processor 214, the first RFIC 222, the second RFIC 224 ), a third RFIC 226, or a fourth RFIC 228.

일 실시예에서, 제1 RFFE(310)는, 제1 안테나(358)와 작동적으로 결합될 수 있다. 일 실시예에서, 제1 RFFE(310)는, 제1 안테나(358)와 연결가능한 제1 듀플렉서(duplexer)(320) 및 제1 안테나(358)와 연결가능한 제2 듀플렉서(330)를 포함할 수 있다. In one embodiment, the first RFFE 310 may be operatively coupled with the first antenna 358 . In one embodiment, the first RFFE 310 may include a first duplexer 320 connectable to a first antenna 358 and a second duplexer 330 connectable to the first antenna 358. can

예를 들면, 제1 듀플렉서(320)는, 제1 주파수 대역(예: 3GPP(3rd generation partnership project)의 LTE 규격의 B20 또는 3GPP의 NR 규격의 n20)의 업링크(uplink) 주파수 범위(예: 832 (MHz)(megahertz) 내지 862 (MHz)) 내의 제1 신호를 통과시키는 제1 필터(321)를 포함할 수 있다. 예를 들면, 상기 제1 주파수 대역의 상기 업링크 주파수 범위는, 전자 장치(101)로부터 송신되는 신호의 주파수 범위라는 측면에서, 상기 제1 주파수 대역의 송신 주파수 범위로 참조될 수 있다. For example, the first duplexer 320 provides an uplink frequency range (eg, B20 of the 3rd generation partnership project (3GPP) LTE standard or n20 of the NR standard of the 3GPP) of the first frequency band (eg, 3GPP). A first filter 321 passing a first signal within 832 (MHz) (megahertz) to 862 (MHz) may be included. For example, the uplink frequency range of the first frequency band may be referred to as a transmission frequency range of the first frequency band in terms of a frequency range of a signal transmitted from the electronic device 101 .

예를 들면, 제1 듀플렉서(320)는, 상기 제1 주파수 대역의 다운링크(downlink) 주파수 범위(예: 791 (MHz) 내지 821 (MHz)) 내의 제2 신호와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역(예: 3GPP의 LTE 규격의 B28B 또는 3GPP의 NR 규격의 n28B)의 다운링크 주파수 범위(예: 773 (MHz) 내지 803 (MHz)) 내의 제4 신호를 통과시키는 제2 필터(322)를 포함할 수 있다. 예를 들어, 상기 제1 주파수 대역의 상기 다운링크 주파수 범위가 791 (MHz) 내지 821 (MHz)이고 상기 제2 주파수 대역의 상기 다운링크 주파수 범위가 773 (MHz) 내지 803 (MHz)인 경우, 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위는, 791 (MHz) 내지 803 (MHz)에서 중첩될 수 있다. 예를 들면, 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위는, 전자 장치(101)에 수신되는 신호의 주파수 범위라는 측면에서, 상기 제1 주파수 대역의 수신 주파수 범위 및 상기 제2 주파수 대역의 수신 주파수 범위로 각각 참조될 수 있다. For example, the first duplexer 320 transmits a second signal within a downlink frequency range (eg, 791 (MHz) to 821 (MHz)) of the first frequency band and the first frequency band. Downlink frequency range (eg, 773 (MHz) to 803 (MHz) of a second frequency band that partially overlaps the downlink frequency range (eg, B28B of the LTE standard of 3GPP or n28B of the NR standard of 3GPP) ) It may include a second filter 322 passing the fourth signal in. For example, when the downlink frequency range of the first frequency band is 791 (MHz) to 821 (MHz) and the downlink frequency range of the second frequency band is 773 (MHz) to 803 (MHz), The downlink frequency range of the first frequency band and the downlink frequency range of the second frequency band may overlap at 791 (MHz) to 803 (MHz). For example, in terms of the downlink frequency range of the first frequency band and the downlink frequency range of the second frequency band, the frequency range of a signal received by the electronic device 101, the first frequency band It may be referred to as the reception frequency range of and the reception frequency range of the second frequency band, respectively.

예를 들면, 제2 듀플렉서(330)는, 상기 제2 주파수 대역의 업링크 주파수 범위(예: 718 (MHz) 내지 748 (MHz)) 내의 제3 신호와 제3 주파수 대역(예: 3GPP의 LTE 규격의 B28A 또는 3GPP의 NR 규격의 n28A)의 업링크 주파수 범위(예: 703 (MHz) 내지 733 (MHz)) 내의 제5 신호를 통과시키는 제1 필터(331)(제3 필터로 참조될 수 있음)를 포함할 수 있다. 예를 들면, 상기 제2 주파수 대역의 상기 업링크 주파수 범위 및 상기 제3 주파수 대역의 상기 업링크 주파수 범위는, 전자 장치(101)로부터 송신되는 신호의 주파수 범위라는 측면에서, 상기 제2 주파수 대역의 송신 주파수 범위 및 상기 제3 주파수 대역의 송신 주파수 범위로 각각 참조될 수 있다. For example, the second duplexer 330 transmits a third signal within an uplink frequency range (eg, 718 (MHz) to 748 (MHz)) of the second frequency band and a third frequency band (eg, LTE of 3GPP). A first filter 331 (can be referred to as a third filter) passing a fifth signal within the uplink frequency range (eg, 703 (MHz) to 733 (MHz)) of the B28A standard or the n28A of the NR standard of 3GPP) have) may be included. For example, in terms of the uplink frequency range of the second frequency band and the uplink frequency range of the third frequency band, the frequency range of a signal transmitted from the electronic device 101, the second frequency band It may be referred to as a transmission frequency range of and a transmission frequency range of the third frequency band, respectively.

예를 들면, 제2 듀플렉서(330)는, 상기 제3 주파수 대역의 다운링크 주파수 범위(예: 758 (MHz) 내지 788 (MHz)) 내의 제6 신호를 통과시키는 제2 필터(332)(제4 필터로 참조될 수 있음)를 포함할 수 있다. 예를 들면, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위는, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 달리, 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되거나(separated from) 이격될 수 있다. 예를 들면, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위는, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 달리, 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 중첩되지 않을 수 있다. 예를 들면, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위는, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩될 수 있다. 예를 들면, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되기 때문에, 제2 필터(322)의 통과 대역(pass band)은 제2 필터(332)의 통과 대역과 부분적으로 중첩될 수 있다. 예를 들면, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위는, 전자 장치(101)에 수신되는 신호의 주파수 범위라는 측면에서, 상기 제3 주파수 대역의 수신 주파수 범위로 참조될 수 있다. For example, the second duplexer 330 may include a second filter 332 (second filter 332) passing a sixth signal within a downlink frequency range (eg, 758 (MHz) to 788 (MHz)) of the third frequency band. 4 filters) may be included. For example, the downlink frequency range of the third frequency band is separated from or separated from the downlink frequency range of the first frequency band, unlike the downlink frequency range of the second frequency band. It can be. For example, unlike the downlink frequency range of the second frequency band, the downlink frequency range of the third frequency band may not overlap with the downlink frequency range of the first frequency band. For example, the downlink frequency range of the third frequency band may partially overlap the downlink frequency range of the second frequency band. For example, since the downlink frequency range of the third frequency band partially overlaps the downlink frequency range of the second frequency band, the pass band of the second filter 322 is It may partially overlap the pass band of filter 332. For example, the downlink frequency range of the third frequency band may be referred to as a reception frequency range of the third frequency band in terms of a frequency range of a signal received by the electronic device 101 .

일 실시 예에 따르면, 상기 제2 주파수 대역이 3GPP의 LTE 규격의 B28B(또는 3GPP의 NR 규격의 N28B)이고 상기 제3 주파수 대역이 3GPP의 LTE 규격의 B28A(또는 3GPP의 NR 규격의 N28A)인 경우, LTE 규격의 B28A 및 LTE 규격의 B28B는 LTE 규격의 B28로부터 분할된 대역들이기 때문에, 상기 제2 주파수 대역은 주파수 대역의 일부로 참조되고 상기 제3 주파수 대역은 상기 주파수 대역의 다른 일부로 참조될 수 있다. 하지만, 이에 제한되지 않는다. According to an embodiment, the second frequency band is B28B of the LTE standard of 3GPP (or N28B of the NR standard of 3GPP) and the third frequency band is B28A of the LTE standard of 3GPP (or N28A of the NR standard of 3GPP) In this case, since B28A of the LTE standard and B28B of the LTE standard are bands divided from B28 of the LTE standard, the second frequency band may be referred to as part of the frequency band and the third frequency band may be referred to as another part of the frequency band. there is. However, it is not limited thereto.

일 실시예에서, 제2 필터(322)의 통과 대역은 제2 필터(332)의 통과 대역과 부분적으로 중첩되기 때문에, 가드 대역(guard band)이 제2 필터(322)의 통과 대역과 제2 필터(332)의 통과 대역 사이에서 형성되거나 정의되지 않을 수 있다. 예를 들어, 도 4를 참조하면, 상기 제1 주파수 대역이 3GPP의 LTE 규격의 B20(또는 3GPP의 NR 규격의 n20)이고 상기 제2 주파수 대역이 3GPP의 LTE 규격의 B28B(또는 3GPP의 NR 규격의 n28B)이고 상기 제3 주파수 대역이 3GPP의 LTE 규격의 B28A(또는 3GPP의 NR 규격의 n28A)인 경우, 제1 듀플렉서(320) 내의 제1 필터(321), 제1 듀플렉서(320) 내의 제2 필터(322), 제2 듀플렉서(330) 내의 제1 필터(331), 및 제2 듀플렉서(330) 내의 제2 필터(332) 각각의 통과 대역(pass band)은 그래프(400)와 같이, 표현될 수 있다. 그래프(400)의 가로축은 주파수(단위: MHz)이고, 그래프(400)의 세로축은 손실이며, 그래프(400) 내의 선들(예: 선(410), 선(420), 선(430), 및 선(440))은 제1 필터(321)의 간소화된(simplified) 통과 대역, 제2 필터(322)의 간소화된 통과 대역, 제1 필터(331)의 간소화된 통과 대역, 및 제2 필터(332)의 통과 대역을 각각 나타낸다. 예를 들면, 상기 손실은, S(scattering) 파라미터로 나타내어질 수 있다. 예를 들면, 상기 S 파라미터는, 주파수 분포 상에서 입력 전압 대 출력 전압의 비를 의미할 수 있다. 예를 들면, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 각각은 수동 소자이기 때문에, 그래프(400)에서 상기 S 파라미터의 최대 값은 0 (dB)(decibel)일 수 있다. 예를 들면, 제1 필터(321)는, 선(410)과 같이, 832 (MHz)인 제1 차단 주파수(411)와 862 (MHz)인 제2 차단 주파수(412)를 가지고, 제1 차단 주파수(411)와 제2 차단 주파수(412) 사이의 주파수를 가지는 상기 제1 신호를 통과시킬 수 있다. 예를 들면, 제2 필터(322)는, 선(420)과 같이, 773 (MHz)인 제1 차단 주파수(421)와 821 (MHz)인 제2 차단 주파수(422)를 가지고, 제1 차단 주파수(421)와 제2 차단 주파수(422) 사이의 주파수를 가지는 상기 제2 신호 및 상기 제4 신호를 통과시킬 수 있다. 예를 들면, 제1 필터(331)는, 선(430)과 같이, 703 (MHz)인 제1 차단 주파수(431)와 748 (MHz)인 제2 차단 주파수(432)를 가지고, 제1 차단 주파수(431)와 제2 차단 주파수(432) 사이의 주파수를 가지는 상기 제3 신호 및 상기 제5 신호를 통과시킬 수 있다. 예를 들면, 제2 필터(332)는, 선(440)과 같이, 758 (MHz)인 제1 차단 주파수(441)와 788 (MHz)인 제2 차단 주파수(442)를 가지고, 제1 차단 주파수(441)와 제2 차단 주파수(442) 사이의 주파수를 가지는 상기 제6 신호를 통과시킬 수 있다. 제2 필터(322)의 제1 차단 주파수(421)는 제2 필터(332)의 제2 차단 주파수(442)보다 낮은 주파수이기 때문에, 가드 대역은 제2 필터(322)의 통과 대역과 제2 필터(332)의 통과 대역 사이에서 형성되지 않거나 정의되지 않을 수 있다. 상기 가드 대역이 제2 필터(322)의 통과 대역과 제2 필터(332)의 통과 대역 사이에서 정의되지 않기 때문에, 프로세서(300)는, 제1 지정된 조건 상에서 제2 필터(322)의 특성을 변경하거나, 제2 지정된 조건 상에서 제2 필터(332)의 특성을 변경할 수 있다. In one embodiment, since the pass band of the second filter 322 partially overlaps the pass band of the second filter 332, a guard band is formed between the pass band of the second filter 322 and the second filter 322. It may or may not be defined between the pass bands of filter 332. For example, referring to FIG. 4, the first frequency band is B20 of the 3GPP LTE standard (or n20 of the 3GPP NR standard) and the second frequency band is B28B of the 3GPP LTE standard (or 3GPP NR standard n28B of) and the third frequency band is B28A of the LTE standard of 3GPP (or n28A of the NR standard of 3GPP), the first filter 321 in the first duplexer 320, the first filter 321 in the first duplexer 320 The pass bands of each of the second filter 322, the first filter 331 in the second duplexer 330, and the second filter 332 in the second duplexer 330 are as shown in the graph 400, can be expressed The horizontal axis of the graph 400 is frequency (unit: MHz), the vertical axis of the graph 400 is loss, and the lines in the graph 400 (eg, line 410, line 420, line 430, and Line 440 is a simplified pass band of the first filter 321, a simplified pass band of the second filter 322, a simplified pass band of the first filter 331, and a second filter ( 332), respectively. For example, the loss may be represented by a scattering (S) parameter. For example, the S parameter may mean a ratio of an input voltage to an output voltage on a frequency distribution. For example, since each of the first duplexer 320 and the second duplexer 330 is a passive element, the maximum value of the S parameter in the graph 400 may be 0 (dB) (decibel). For example, the first filter 321, like the line 410, has a first cutoff frequency 411 of 832 (MHz) and a second cutoff frequency 412 of 862 (MHz), the first cutoff The first signal having a frequency between the frequency 411 and the second cutoff frequency 412 may pass. For example, the second filter 322, like the line 420, has a first cutoff frequency 421 of 773 (MHz) and a second cutoff frequency 422 of 821 (MHz), the first cutoff The second signal and the fourth signal having a frequency between the frequency 421 and the second cutoff frequency 422 may pass. For example, the first filter 331, like the line 430, has a first cutoff frequency 431 of 703 (MHz) and a second cutoff frequency 432 of 748 (MHz), the first cutoff The third signal and the fifth signal having a frequency between the frequency 431 and the second cutoff frequency 432 may pass. For example, the second filter 332, like the line 440, has a first cutoff frequency 441 of 758 (MHz) and a second cutoff frequency 442 of 788 (MHz), the first cutoff The sixth signal having a frequency between the frequency 441 and the second cutoff frequency 442 may be passed. Since the first cutoff frequency 421 of the second filter 322 is lower than the second cutoff frequency 442 of the second filter 332, the guard band is the pass band of the second filter 322 and the second cutoff frequency 442. It may not be formed or defined between the pass bands of filter 332. Since the guard band is not defined between the pass band of the second filter 322 and the pass band of the second filter 332, the processor 300 determines the characteristics of the second filter 322 under a first specified condition. or the characteristics of the second filter 332 may be changed under the second specified condition.

다시 도 3을 참조하면, 일 실시예에서, 제1 RFFE(310)는, 스위치(340)를 더 포함할 수 있다. 예를 들면, 스위치(340)는, 프로세서(300)에 의해 제어될 수 있다. 예를 들면, 프로세서(300)는, 스위치(340)를 통해, 제1 듀플렉서(320)와 제1 안테나(358)를 연결하거나, 제2 듀플렉서(330)와 제1 안테나(358)를 연결하거나, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 모두와 제1 안테나(358)를 연결하거나, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 모두와 제1 안테나(358)를 단절할(disconnect) 수 있다. 예를 들면, 스위치(340)는, 프로세서(300)의 제어에 기반하여, 제1 듀플렉서(320)와 제1 안테나(358) 사이의 제1 전기적 경로(341)를 형성하는(또는 제공하는) 제1 상태, 제2 듀플렉서(330)와 제1 안테나(358) 사이의 제2 전기적 경로(342)를 형성하는 제2 상태, 제1 전기적 경로(341) 및 제2 전기적 경로(342) 모두를 형성하는 제3 상태, 및 제1 전기적 경로(341) 및 제2 전기적 경로(342) 모두를 형성하지 않는 제4 상태 중 하나의 상태를 가질 수 있다. Referring back to FIG. 3 , in one embodiment, the first RFFE 310 may further include a switch 340 . For example, the switch 340 may be controlled by the processor 300 . For example, the processor 300 connects the first duplexer 320 and the first antenna 358 through the switch 340, or connects the second duplexer 330 and the first antenna 358, or , both the first duplexer 320 and the second duplexer 330 and the first antenna 358 are connected, or both the first duplexer 320 and the second duplexer 330 and the first antenna 358 are disconnected. (disconnect) can. For example, the switch 340 forms (or provides) the first electrical path 341 between the first duplexer 320 and the first antenna 358 based on the control of the processor 300 . In the first state, the second state forming the second electrical path 342 between the second duplexer 330 and the first antenna 358, both the first electrical path 341 and the second electrical path 342 It may have one of a third state in which both the first electrical path 341 and the second electrical path 342 are formed, and a fourth state in which neither the first electrical path 341 nor the second electrical path 342 is formed.

일 실시예에서, 제1 RFFE(310)는, 제1 듀플렉서(320) 내의 제2 필터(322)의 특성을 변경하거나 설정할 수 있는 제1 임피던스 매칭 회로(impedance matching circuit)(346) 및 제2 듀플렉서(330) 내의 제2 필터(332)의 특성을 변경하거나 설정할 수 있는 제2 임피던스 매칭 회로(347)를 더 포함할 수 있다. In one embodiment, the first RFFE 310 includes a first impedance matching circuit 346 and a second impedance matching circuit 346 that can change or set the characteristics of the second filter 322 in the first duplexer 320. A second impedance matching circuit 347 capable of changing or setting characteristics of the second filter 332 in the duplexer 330 may be further included.

예를 들면, 제1 임피던스 매칭 회로(346)는, 프로세서(300)에 의해 제어될 수 있다. 예를 들면, 프로세서(300)는, 제1 임피던스 매칭 회로(346)를 통해, 제2 필터(322)의 차단 주파수(cut-off frequency)를 변경하거나 제2 필터(322)의 중심 주파수(center frequency)를 변경함으로써 제2 필터(322)의 특성을 변경할 수 있다. 제1 임피던스 매칭 회로(346)를 통해 제2 필터(322)의 특성을 변경하는 예는 도 8 및 도 9의 참조를 통해 후술될 것이다. For example, the first impedance matching circuit 346 may be controlled by the processor 300 . For example, the processor 300 changes the cut-off frequency of the second filter 322 or the center frequency of the second filter 322 through the first impedance matching circuit 346. The characteristics of the second filter 322 may be changed by changing the frequency. An example of changing the characteristics of the second filter 322 through the first impedance matching circuit 346 will be described later with reference to FIGS. 8 and 9 .

예를 들면, 제2 임피던스 매칭 회로(347)는, 프로세서(300)에 의해 제어될 수 있다. 예를 들면, 프로세서(300)는, 제2 임피던스 매칭 회로(347)를 통해, 제2 필터(332)의 차단 주파수를 변경하거나 제2 필터(332)의 중심 주파수를 변경함으로써 제2 필터(332)의 특성을 변경할 수 있다. 제2 임피던스 매칭 회로(347)를 통해 제2 필터(332)의 특성을 변경하는 예는 도 6 및 도 7의 참조를 통해 후술될 것이다. For example, the second impedance matching circuit 347 may be controlled by the processor 300 . For example, the processor 300 changes the cut-off frequency of the second filter 332 or the center frequency of the second filter 332 through the second impedance matching circuit 347 so that the second filter 332 ) can be changed. An example of changing the characteristics of the second filter 332 through the second impedance matching circuit 347 will be described later with reference to FIGS. 6 and 7 .

일 실시예에서, 제1 임피던스 매칭 회로(346) 및 제2 임피던스 매칭 회로(347) 각각은, 적어도 하나의 가변 캐패시터 또는 적어도 하나의 인덕터 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제1 임피던스 매칭 회로(346) 및 제2 임피던스 매칭 회로(347) 각각은, 적어도 하나의 캐패시터 또는 적어도 하나의 가변 인덕터 중 적어도 하나를 포함할 수 있다. 하지만, 이에 제한되지 않는다. In one embodiment, each of the first impedance matching circuit 346 and the second impedance matching circuit 347 may include at least one of at least one variable capacitor and at least one inductor. In one embodiment, each of the first impedance matching circuit 346 and the second impedance matching circuit 347 may include at least one of at least one capacitor and at least one variable inductor. However, it is not limited thereto.

일 실시예에서, 제1 임피던스 매칭 회로(346)는, 제1 듀플렉서(320)와 스위치(340) 사이의 제1 전기적 경로(348)와 전기적으로 연결될 수 있다. 예를 들면, 제1 임피던스 매칭 회로(346)는, 제1 듀플렉서(320)와 전기적으로 연결되고, 스위치(340)와 전기적으로 연결될 수 있다. 일 실시예에서, 제2 임피던스 매칭 회로(347)는 제2 듀플렉서(330)와 스위치(340) 사이의 제2 전기적 경로(349)와 전기적으로 연결될 수 있다. 예를 들면, 제2 임피던스 매칭 회로(347)는, 제2 듀플렉서(330)와 전기적으로 연결되고, 스위치(340)와 전기적으로 연결될 수 있다. In one embodiment, the first impedance matching circuit 346 may be electrically connected to the first electrical path 348 between the first duplexer 320 and the switch 340 . For example, the first impedance matching circuit 346 may be electrically connected to the first duplexer 320 and electrically connected to the switch 340 . In one embodiment, the second impedance matching circuit 347 may be electrically connected to the second electrical path 349 between the second duplexer 330 and the switch 340 . For example, the second impedance matching circuit 347 may be electrically connected to the second duplexer 330 and electrically connected to the switch 340 .

일 실시예에서, 제1 임피던스 매칭 회로(346)는 제1 필터(321) 및 제2 필터(322) 중 제2 필터(322)와 전기적으로 연결되고, 제2 임피던스 매칭 회로(347)는 제1 필터(331) 및 제2 필터(332) 중 제2 필터(332)와 전기적으로 연결될 수 있다. 예를 들어, 도 5a를 참조하면, 제1 임피던스 매칭 회로(346)는, 제1 듀플렉서(320)와 전기적으로 연결된 제1 임피던스 매칭 회로(346)에 의한 제2 필터(322)의 특성의 변경에 따라 제1 필터(321)의 특성의 변경이 야기되는 것을 방지하기 위해, 제1 듀플렉서(320)와 스위치(340) 사이의 제1 전기적 경로(348)와 전기적으로 연결되는 것 대신, 제1 필터(321) 및 제2 필터(322) 중 제2 필터(322)로부터 연장되거나 형성되는 제3 전기적 경로(350)와 전기적으로 연결될 수 있다. 도 5a 내에서 도시하지 않았으나, 제3 전기적 경로(350)와 전기적으로 연결된 제1 임피던스 매칭 회로(346)는, 도 3 내에서 도시된 LNA(low noise amplifier)(352)와 작동적으로 결합될 수 있다. 예를 들면, 제2 임피던스 매칭 회로(347)는, 제2 듀플렉서(330)와 전기적으로 연결된 제2 임피던스 매칭 회로(347)에 의한 제2 필터(332)의 특성의 변경에 따라 제1 필터(331)의 특성의 변경이 야기되는 것을 방지하기 위해, 제2 듀플렉서(330)와 스위치(340) 사이의 제2 전기적 경로(349)와 전기적으로 연결되는 것 대신, 제1 필터(331) 및 제2 필터(332) 중 제2 필터(332)로부터 연장되거나 형성되는 제4 전기적 경로(351)와 전기적으로 연결될 수 있다. 도 5a 내에서 도시하지 않았으나, 제4 전기적 경로(351)와 전기적으로 연결된 제2 임피던스 매칭 회로(347)는, 도 3 내에서 도시된 LNA(353)와 작동적으로 결합될 수 있다. 다른 예를 들어, 도 5b를 참조하면, 제1 임피던스 매칭 회로(346)는, 제1 듀플렉서(320)와 전기적으로 연결된 제1 임피던스 매칭 회로(346)에 의한 제2 필터(322)의 특성의 변경에 따라 제1 필터(321)의 특성의 변경이 야기되는 것을 방지하기 위해, 제1 듀플렉서(320)와 스위치(340) 사이의 제1 전기적 경로(348)와 전기적으로 연결되는 것 대신, 제1 필터(321) 및 제2 필터(322) 중 제2 필터(322)와 전기적으로 연결될 수 있다. 예를 들면, 도 5b 내에서 도시된 제1 임피던스 매칭 회로(346)는, 제3 전기적 경로(350)와 병렬로 제2 필터(322)와 전기적으로 연결될 수 있다. 예를 들면, 제2 임피던스 매칭 회로(347)는, 제2 듀플렉서(330)와 전기적으로 연결된 제2 임피던스 매칭 회로(347)에 의한 제2 필터(332)의 특성의 변경에 따라 제1 필터(331)의 특성의 변경이 야기되는 것을 방지하기 위해, 제2 듀플렉서(330)와 스위치(340) 사이의 제2 전기적 경로(349)와 전기적으로 연결되는 것 대신, 제1 필터(331) 및 제2 필터(332) 중 제2 필터(332)와 전기적으로 연결될 수 있다. 예를 들면, 도 5b 내에서 도시된 제2 임피던스 매칭 회로(347)는, 제4 전기적 경로(351)와 병렬로 제2 필터(332)와 전기적으로 연결될 수 있다. In one embodiment, the first impedance matching circuit 346 is electrically connected to the second filter 322 of the first filter 321 and the second filter 322, and the second impedance matching circuit 347 is It may be electrically connected to the second filter 332 of the first filter 331 and the second filter 332 . For example, referring to FIG. 5A , the first impedance matching circuit 346 changes the characteristics of the second filter 322 by the first impedance matching circuit 346 electrically connected to the first duplexer 320. Instead of being electrically connected to the first electrical path 348 between the first duplexer 320 and the switch 340, in order to prevent a change in the characteristics of the first filter 321 according to Of the filter 321 and the second filter 322 , it may be electrically connected to a third electrical path 350 extending or formed from the second filter 322 . Although not shown in FIG. 5A , the first impedance matching circuit 346 electrically connected to the third electrical path 350 may be operatively coupled to a low noise amplifier (LNA) 352 shown in FIG. 3 . can For example, the second impedance matching circuit 347 is configured to change the characteristics of the second filter 332 by the second impedance matching circuit 347 electrically connected to the second duplexer 330, the first filter ( 331), instead of being electrically connected to the second electrical path 349 between the second duplexer 330 and the switch 340, the first filter 331 and the Of the two filters 332 , it may be electrically connected to a fourth electrical path 351 extending or formed from the second filter 332 . Although not shown in FIG. 5A , the second impedance matching circuit 347 electrically connected to the fourth electrical path 351 may be operatively coupled to the LNA 353 shown in FIG. 3 . For another example, referring to FIG. 5B , the first impedance matching circuit 346 is a characteristic of the second filter 322 by the first impedance matching circuit 346 electrically connected to the first duplexer 320. In order to prevent a change in the characteristics of the first filter 321 due to the change, instead of being electrically connected to the first electrical path 348 between the first duplexer 320 and the switch 340, the first filter 321 It may be electrically connected to the second filter 322 of the first filter 321 and the second filter 322 . For example, the first impedance matching circuit 346 shown in FIG. 5B may be electrically connected to the second filter 322 in parallel with the third electrical path 350 . For example, the second impedance matching circuit 347 is configured to change the characteristics of the second filter 332 by the second impedance matching circuit 347 electrically connected to the second duplexer 330, the first filter ( 331), instead of being electrically connected to the second electrical path 349 between the second duplexer 330 and the switch 340, the first filter 331 and the It may be electrically connected to the second filter 332 of the two filters 332 . For example, the second impedance matching circuit 347 shown in FIG. 5B may be electrically connected to the second filter 332 in parallel with the fourth electrical path 351 .

다시 도 3을 참조하면, 일 실시예에서, 제1 RFFE(310)는, 제1 안테나(358)로부터 제1 듀플렉서(320) 내의 제2 필터(322)를 통해 수신되는 상기 제2 신호 또는 상기 제4 신호를 증폭하도록 구성된 LNA(352)를 더 포함할 수 있다. LNA(352)에 의해 증폭된 상기 제2 신호 또는 상기 제4 신호는 프로세서(300)에게 제공될 수 있다. Referring back to FIG. 3 , in one embodiment, the first RFFE 310 is configured to receive the second signal or the second signal received from the first antenna 358 through the second filter 322 in the first duplexer 320. It may further include an LNA 352 configured to amplify the fourth signal. The second signal or the fourth signal amplified by the LNA 352 may be provided to the processor 300 .

일 실시예에서, 제1 RFFE(310)는, 제1 안테나(358)로부터 제2 듀플렉서(330) 내의 제2 필터(332)를 통해 수신되는 상기 제6 신호를 증폭하도록 구성된 LNA(353)를 더 포함할 수 있다. LNA(353)에 의해 증폭된 상기 제6 신호는 프로세서(300)에게 제공될 수 있다. In one embodiment, a first RFFE 310 includes an LNA 353 configured to amplify the sixth signal received from a first antenna 358 through a second filter 332 in a second duplexer 330. can include more. The sixth signal amplified by the LNA 353 may be provided to the processor 300 .

일 실시예에서, 제1 RFFE(310)는, 프로세서(300)로부터 획득되는 신호들을 증폭하도록 구성된 PA(power amplifier)(354)를 더 포함할 수 있다. 예를 들면, PA(354)에 의해 증폭된 상기 신호들은 제1 필터(321) 또는 제1 필터(331)에게 제공될 수 있다. 일 실시예에서, 제1 필터(321)는 상기 증폭된 신호들 중 상기 제1 신호를 통과시키도록 구성될 수 있다. 일 실시예에서, 제1 필터(331)는 상기 증폭된 신호들 중 상기 제3 신호를 통과시키도록 구성될 수 있다. 일 실시예에서, 제1 필터(331)는 상기 증폭된 신호들 중 상기 제5 신호를 통과시키도록 구성될 수 있다. In one embodiment, the first RFFE 310 may further include a power amplifier (PA) 354 configured to amplify signals obtained from the processor 300 . For example, the signals amplified by the PA 354 may be provided to the first filter 321 or the first filter 331. In one embodiment, the first filter 321 may be configured to pass the first signal among the amplified signals. In one embodiment, the first filter 331 may be configured to pass the third signal among the amplified signals. In one embodiment, the first filter 331 may be configured to pass the fifth signal among the amplified signals.

일 실시예에서, 제1 RFFE(310)는, 상기 증폭된 신호들을 제1 필터(321) 및 제1 필터(331) 중 하나의(a) 필터에게 제공하기 위해, 스위치(355)를 더 포함할 수 있다. 스위치(355)는, 프로세서(300)에 의해 제어될 수 있다. 예를 들면, 프로세서(300)는, 스위치(355)를 통해, PA(354)와 제1 필터(321)를 연결하거나, PA(354)와 제1 필터(331)를 연결하거나, PA(354)와 제1 필터(321) 및 제1 필터(331) 모두를 단절할 수 있다. 예를 들면, 스위치(355)는, 프로세서(300)의 제어에 기반하여, 제1 전기적 경로(356)를 형성하는(또는 제공하는) 제1 상태, 제2 전기적 경로(357)를 형성하는 제2 상태, 및 제1 전기적 경로(356) 및 제2 전기적 경로(357) 모두를 단절하는 제3 상태를 가질 수 있다. In one embodiment, the first RFFE 310 further includes a switch 355 to provide the amplified signals to one filter (a) of the first filter 321 and the first filter 331. can do. Switch 355 may be controlled by processor 300 . For example, the processor 300 connects the PA 354 and the first filter 321, connects the PA 354 and the first filter 331, or connects the PA 354 and the first filter 331 through the switch 355. ) and both the first filter 321 and the first filter 331 may be disconnected. For example, the switch 355 is in a first state of forming (or providing) the first electrical path 356 and in a second state of forming the second electrical path 357 based on the control of the processor 300 . It may have two states and a third state in which both the first electrical path 356 and the second electrical path 357 are disconnected.

일 실시예에서, 전자 장치(101)는, 송신 다이버시티(diversity) 또는 수신 다이버시티 중 적어도 하나를 지원하기(support) 위해, 제2 RFFE(360) 및 제2 안테나(390)를 더 포함할 수 있다. In one embodiment, the electronic device 101 may further include a second RFFE 360 and a second antenna 390 to support at least one of transmit diversity and receive diversity. can

일 실시예에서, 제2 RFFE(360)는, 제2 안테나(390)와 작동적으로 결합될 수 있다. 일 실시예에서, 제2 RFFE(360)는, 제2 안테나(390)와 연결가능한 필터(361) 및 제2 안테나(390)와 연결가능한 듀플렉서(362)를 포함할 수 있다. 예를 들면, 필터(361)는 상기 제2 신호를 통과시킬 수 있다. 예를 들면, 듀플렉서(362)는 상기 제5 신호를 통과시키는 제1 필터(363)를 포함할 수 있다. 예를 들면, 듀플렉서(362)는 상기 제6 신호를 통과시키는 제2 필터(364)를 포함할 수 있다. In one embodiment, the second RFFE 360 may be operatively coupled with the second antenna 390 . In one embodiment, the second RFFE 360 may include a filter 361 connectable to the second antenna 390 and a duplexer 362 connectable to the second antenna 390 . For example, the filter 361 may pass the second signal. For example, the duplexer 362 may include a first filter 363 passing the fifth signal. For example, the duplexer 362 may include a second filter 364 passing the sixth signal.

일 실시예에서, 제2 RFFE(360)는, 스위치(365)를 더 포함할 수 있다. 예를 들면, 스위치(365)는, 프로세서(300)에 의해 제어될 수 있다. 예를 들면, 프로세서(300)는, 스위치(365)를 통해, 필터(361)와 제2 안테나(390)를 연결하거나, 듀플렉서(362)와 제2 안테나(390)를 연결하거나, 필터(361) 및 듀플렉서(362) 모두와 제2 안테나(390)를 연결하거나, 필터(361) 및 듀플렉서(362) 모두와 제2 안테나(390)를 단절할 수 있다. 예를 들면, 스위치(365)는, 프로세서(300)의 제어에 기반하여, 필터(361)와 제2 안테나(390) 사이의 제1 전기적 경로(366)를 형성하는(또는 제공하는) 제1 상태, 듀플렉서(362)와 제2 안테나(390) 사이의 제2 전기적 경로(367)를 형성하는 제2 상태, 제1 전기적 경로(366) 및 제2 전기적 경로(367) 모두를 형성하는 제3 상태, 및 제1 전기적 경로(366) 및 제2 전기적 경로(367) 모두를 형성하지 않는 제4 상태 중 하나의 상태를 가질 수 있다. In one embodiment, the second RFFE 360 may further include a switch 365 . For example, switch 365 may be controlled by processor 300 . For example, the processor 300 connects the filter 361 and the second antenna 390, connects the duplexer 362 and the second antenna 390, or connects the filter 361 and the second antenna 390 through the switch 365. ) and the duplexer 362 and the second antenna 390 may be connected, or both the filter 361 and the duplexer 362 and the second antenna 390 may be disconnected. For example, the switch 365 forms (or provides) a first electrical path 366 between the filter 361 and the second antenna 390 based on the control of the processor 300. state, the second state forming the second electrical path 367 between the duplexer 362 and the second antenna 390, the third state forming both the first electrical path 366 and the second electrical path 367 state, and a fourth state in which neither the first electrical path 366 nor the second electrical path 367 are formed.

일 실시예에서, 제2 RFFE(360)는, 제2 안테나(390)로부터 필터(361)를 통해 수신되는 상기 제2 신호를 증폭하도록 구성된 LNA(368)를 더 포함할 수 있다. LNA(368)에 의해 증폭된 상기 제2 신호는 프로세서(300)에게 제공될 수 있다. In one embodiment, the second RFFE 360 may further include an LNA 368 configured to amplify the second signal received from the second antenna 390 through the filter 361. The second signal amplified by LNA 368 may be provided to processor 300 .

일 실시예에서, 제2 RFFE(360)는, 제2 안테나(390)로부터 듀플렉서(362) 내의 제2 필터(364)를 통해 수신되는 상기 제6 신호를 증폭하도록 구성된 LNA(369)를 더 포함할 수 있다. LNA(369)에 의해 증폭된 상기 제6 신호는 프로세서(300)에게 제공될 수 있다. In one embodiment, the second RFFE 360 further comprises an LNA 369 configured to amplify the sixth signal received from the second antenna 390 through the second filter 364 in the duplexer 362. can do. The sixth signal amplified by the LNA 369 may be provided to the processor 300 .

일 실시예에서, 제2 RFFE(360)는, 프로세서(300)로부터 획득되는 신호들을 증폭하도록 구성된 PA(370)를 더 포함할 수 있다. 예를 들면, PA(370)에 의해 증폭된 상기 신호들은 듀플렉서(362) 내의 제1 필터(363)에게 제공될 수 있다. 일 실시예에서, 제1 필터(363)는 상기 증폭된 신호들 중 상기 제5 신호를 통과시키도록 구성될 수 있다. In one embodiment, the second RFFE 360 may further include a PA 370 configured to amplify signals obtained from the processor 300 . For example, the signals amplified by the PA 370 may be provided to the first filter 363 in the duplexer 362. In one embodiment, the first filter 363 may be configured to pass the fifth signal among the amplified signals.

일 실시예에서, 프로세서(300)는, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 모두가 제1 안테나(358)와 연결되는 조건 상에서, 제1 듀플렉서(320) 내의 제2 필터(322)의 특성을 변경하거나 제2 듀플렉서(330) 내의 제2 필터(332)의 특성을 변경할 수 있다. In one embodiment, the processor 300 performs a second filter 322 in the first duplexer 320 on the condition that both the first duplexer 320 and the second duplexer 330 are connected to the first antenna 358. ) or the characteristics of the second filter 332 in the second duplexer 330 may be changed.

예를 들어, 도 6을 참조하면, 프로세서(300)는, 상기 제3 신호를 송신하고 상기 제4 신호를 수신하는 조건 상에서, 스위치(340)의 상태를 제1 전기적 경로(341) 및 제2 전기적 경로(342) 모두를 제공하는 상기 제3 상태로 설정함으로써 제1 안테나(358)를 제1 듀플렉서(320) 및 제2 듀플렉서(330) 모두와 각각 연결할 수 있다. 예를 들면, 스위치(340)의 상태가 상기 제3 상태인 동안 제1 안테나(358)와 연결된 제1 듀플렉서(320) 내의 제2 필터(322)의 통과 대역은 제1 안테나(358)와 연결된 제2 듀플렉서(330) 내의 제2 필터(332)의 통과 대역과 부분적으로 중첩되기 때문에, 프로세서(300)는, 상기 제4 신호를 수신하기 위해 이용되지 않는 제2 필터(332)의 특성을 변경할 수 있다. 예를 들면, 프로세서(300)는, 제2 필터(332)를 통해 상기 제4 신호를 수신하는 것을 차단하거나(block) 삼가하기(refrain from) 위해 제2 필터(332)의 차단 주파수(또는 중심 주파수)를 변경할 수 있다. 예를 들면, 프로세서(300)는, 제2 임피던스 매칭 회로(347)를 통해, 제2 필터(332)의 차단 주파수(또는 중심 주파수)를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩된 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 주파수로 변경할 수 있다. 예를 들어, 도 7을 참조하면, 상기 제1 주파수 대역이 3GPP의 LTE 규격의 B20(또는 3GPP의 NR 규격의 n20)이고 상기 제2 주파수 대역이 3GPP의 LTE 규격의 B28B(또는 3GPP의 NR 규격의 n28B)이고 상기 제3 주파수 대역이 3GPP의 LTE 규격의 B28A(또는 3GPP의 NR 규격의 n28A)인 경우, 상기 제3 신호를 송신하고 상기 제4 신호를 수신하는 동안 제1 듀플렉서(320) 내의 제1 필터(321), 제1 듀플렉서(320) 내의 제2 필터(322), 제2 듀플렉서(330) 내의 제1 필터(331), 및 제2 듀플렉서(330) 내의 제2 필터(332) 각각의 통과 대역(pass band)은 그래프(700)와 같이, 표현될 수 있다. 그래프(700)의 가로축은 주파수(단위: MHz)이고, 그래프(700)의 세로축은 손실이며, 그래프(700) 내의 선들(예: 선(410), 선(420), 선(430), 및 선(710))은 제1 필터(321)의 간소화된(simplified) 통과 대역, 제2 필터(322)의 간소화된 통과 대역, 제1 필터(331)의 간소화된 통과 대역, 및 제2 필터(332)의 통과 대역을 각각 나타낸다. 예를 들면, 상기 손실은, S(scattering) 파라미터로 나타내어질 수 있다. 예를 들면, 상기 S 파라미터는, 주파수 분포 상에서 입력 전압 대 출력 전압의 비를 의미할 수 있다. 예를 들면, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 각각은 수동 소자이기 때문에, 그래프(700)에서 상기 S 파라미터의 최대 값은 0 (dB)(decibel)일 수 있다. 예를 들면, 프로세서(300)는, 상기 제3 신호를 송신하고 상기 제4 신호를 수신하는 조건 상에서, 제2 필터(332)의 제2 차단 주파수(442)를 제2 차단 주파수(701)로 변경할 수 있다. 제1 차단 주파수(441) 및 제2 차단 주파수(701)에 의해 정의되는 제2 필터(332)의 통과 대역은 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 중첩되지 않기 때문에, 프로세서(300)는, 제2 필터(332)의 특성의 변경을 통해, 상기 제4 신호를 제2 필터(332)를 통해 수신하는 것을 차단하거나 삼가할 수 있다. 예를 들면, 도 4와 달리, 가드 대역(715)이 제1 차단 주파수(421) 및 제2 차단 주파수(422)에 의해 정의되는 제2 필터(322)의 통과 대역(720)과 제1 차단 주파수(441) 및 제2 차단 주파수(701)에 의해 정의되는 제2 필터(332)의 통과 대역(725) 사이에서 정의되거나 형성되기 때문에, 프로세서(300)는, 상기 제4 신호를 제2 필터(332)를 통해 수신하는 것을 차단하고 상기 제4 신호를 제2 필터(322)를 통해 수신할 수 있다. For example, referring to FIG. 6 , the processor 300 determines the state of the switch 340 in the first electrical path 341 and the second electrical path 341 under the condition of transmitting the third signal and receiving the fourth signal. The first antenna 358 can be connected to both the first duplexer 320 and the second duplexer 330, respectively, by setting the electrical path 342 to the third state providing both. For example, while the switch 340 is in the third state, the pass band of the second filter 322 in the first duplexer 320 connected to the first antenna 358 is Because it partially overlaps the pass band of the second filter 332 in the second duplexer 330, the processor 300 may change the characteristics of the second filter 332 that is not used to receive the fourth signal. can For example, the processor 300 may block or refrain from receiving the fourth signal through the second filter 332 at a cut-off frequency (or center of gravity) of the second filter 332. frequency) can be changed. For example, the processor 300, through the second impedance matching circuit 347, sets the cut-off frequency (or center frequency) of the second filter 332 to the downlink frequency range of the third frequency band and partially It is possible to change to a frequency that blocks the fourth signal within a part of the downlink frequency range of the second frequency band overlapped with . For example, referring to FIG. 7 , the first frequency band is B20 of the 3GPP LTE standard (or n20 of the 3GPP NR standard) and the second frequency band is B28B of the 3GPP LTE standard (or 3GPP NR standard n28B of) and the third frequency band is B28A of the LTE standard of 3GPP (or n28A of the NR standard of 3GPP), in the first duplexer 320 while transmitting the third signal and receiving the fourth signal The first filter 321, the second filter 322 in the first duplexer 320, the first filter 331 in the second duplexer 330, and the second filter 332 in the second duplexer 330, respectively. A pass band of can be expressed as in graph 700. The horizontal axis of the graph 700 is frequency (unit: MHz), the vertical axis of the graph 700 is loss, and the lines in the graph 700 (eg, line 410, line 420, line 430, and Line 710 is a simplified pass band of the first filter 321, a simplified pass band of the second filter 322, a simplified pass band of the first filter 331, and a second filter ( 332), respectively. For example, the loss may be represented by a scattering (S) parameter. For example, the S parameter may mean a ratio of an input voltage to an output voltage on a frequency distribution. For example, since each of the first duplexer 320 and the second duplexer 330 is a passive element, the maximum value of the S parameter in the graph 700 may be 0 (dB) (decibel). For example, the processor 300 sets the second cutoff frequency 442 of the second filter 332 to the second cutoff frequency 701 under the condition of transmitting the third signal and receiving the fourth signal. can be changed Since the pass band of the second filter 332 defined by the first cutoff frequency 441 and the second cutoff frequency 701 does not overlap with the downlink frequency range of the second frequency band, the processor 300 may block or refrain from receiving the fourth signal through the second filter 332 through a change in the characteristics of the second filter 332 . For example, unlike FIG. 4 , the guard band 715 is defined by the first cutoff frequency 421 and the second cutoff frequency 422 and the pass band 720 of the second filter 322 and the first cutoff Since it is defined or formed between the pass band 725 of the second filter 332 defined by the frequency 441 and the second cutoff frequency 701, the processor 300 converts the fourth signal to the second filter. It is possible to block reception through 332 and receive the fourth signal through the second filter 322 .

다른 예를 들어, 도 8을 참조하면, 프로세서(300)는, 제1 RFFE(310)를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하며 상기 제6 신호를 수신하는 조건 상에서, 스위치(340)의 상태를 제1 전기적 경로(341) 및 제2 전기적 경로(342) 모두를 제공하는 상기 제3 상태로 설정함으로써 제1 안테나(358)를 제1 듀플렉서(320) 및 제2 듀플렉서(330) 모두와 각각 연결할 수 있다. 예를 들면, 프로세서(300)는, CA(carrier aggregation)를 통해 상기 제1 신호 및 상기 제5 신호(도 8 내에서 미도시, 도 10 내에서 도시)를 송신하고 상기 제2 신호 및 상기 제6 신호를 수신하기 위해, 스위치(340)의 상태를 상기 제3 상태로 설정할 수 있다. 예를 들면, 프로세서(300)는, 3GPP의 NR 규격의 EN-DC(E-UTRA new radio dual connectivity)를 통해, 상기 제1 신호 및 상기 제5 신호(도 8 내에서 미도시, 도 10 내에서 도시)를 송신하고 상기 제2 신호 및 상기 제6 신호를 수신하기 위해, 스위치(340)의 상태를 상기 제3 상태로 설정할 수 있다. 예를 들면, 스위치(340)의 상태가 상기 제3 상태인 동안 제1 안테나(358)와 연결된 제1 듀플렉서(320) 내의 제2 필터(322)의 통과 대역은 제1 안테나(358)와 연결된 제2 듀플렉서(330) 내의 제2 필터(332)의 통과 대역과 부분적으로 중첩되기 때문에, 프로세서(300)는, 상기 제2 신호 및 상기 제4 신호 중 상기 제2 신호를 수신하기 위해 이용되고 상기 제6 신호를 수신하기 위해 이용되지 않는 제2 필터(322)의 특성을 변경할 수 있다. 예를 들면, 프로세서(300)는, 제2 필터(322)를 통해 상기 제6 신호를 수신하는 것을 차단하거나 삼가하기 위해 제2 필터(322)의 차단 주파수(또는 중심 주파수)를 변경할 수 있다. 예를 들면, 프로세서(300)는, 제1 임피던스 매칭 회로(346)를 통해, 제2 필터(322)의 차단 주파수를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩된 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 주파수로 변경할 수 있다. 예를 들어, 도 9를 참조하면, 상기 제1 주파수 대역이 3GPP의 LTE 규격의 B20(또는 3GPP의 NR 규격의 n20)이고 상기 제2 주파수 대역이 3GPP의 LTE 규격의 B28B(또는 3GPP의 NR 규격의 n28B)이고 상기 제3 주파수 대역이 3GPP의 NR 규격의 n28A(또는 3GPP의 LTE 규격의 B28A)인 경우, 상기 제1 신호를 송신하고 상기 제2 신호를 수신하며 상기 제6 신호를 수신하는 동안 제1 듀플렉서(320) 내의 제1 필터(321), 제1 듀플렉서(320) 내의 제2 필터(322), 제2 듀플렉서(330) 내의 제1 필터(331), 및 제2 듀플렉서(330) 내의 제2 필터(332) 각각의 통과 대역(pass band)은 그래프(900)와 같이, 표현될 수 있다. 그래프(900)의 가로축은 주파수(단위: MHz)이고, 그래프(700)의 세로축은 손실이며, 그래프(900) 내의 선들(예: 선(410), 선(420), 선(430), 및 선(910))은 제1 필터(321)의 간소화된(simplified) 통과 대역, 제2 필터(322)의 간소화된 통과 대역, 제1 필터(331)의 간소화된 통과 대역, 및 제2 필터(332)의 통과 대역을 각각 나타낸다. 예를 들면, 상기 손실은, S(scattering) 파라미터로 나타내어질 수 있다. 예를 들면, 상기 S 파라미터는, 주파수 분포 상에서 입력 전압 대 출력 전압의 비를 의미할 수 있다. 예를 들면, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 각각은 수동 소자이기 때문에, 그래프(900)에서 상기 S 파라미터의 최대 값은 0 (dB)(decibel)일 수 있다. 예를 들면, 프로세서(300)는, 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 조건 상에서, 제2 필터(322)의 제1 차단 주파수(421)를 제1 차단 주파수(901)로 변경할 수 있다. 제1 차단 주파수(901) 및 제2 차단 주파수(422)로 정의되는 제2 필터(322)의 통과 대역은 상기 제1 주파수 대역의 상기 다운링크 주파수 범위를 포함하고 제1 차단 주파수(901) 및 제2 차단 주파수(422)로 정의되는 제2 필터(322)의 통과 대역은 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 중첩되지 않기 때문에, 프로세서(300)는, 제2 필터(322)의 특성의 변경을 통해, 상기 제2 신호를 제2 필터(322)를 통해 수신하고 상기 제6 신호를 제2 필터(322)를 통해 수신하는 것을 차단하거나 삼가할 수 있다. 예를 들면, 도 4와 달리, 가드 대역(915)이 제1 차단 주파수(901) 및 제2 차단 주파수(422)에 의해 정의되는 제2 필터(322)의 통과 대역(920)과 제1 차단 주파수(441) 및 제2 차단 주파수(442)에 의해 정의되는 제2 필터(332)의 통과 대역(925) 사이에서 정의되거나 형성되기 때문에, 프로세서(300)는, 상기 제6 신호를 제2 필터(322)를 통해 수신하는 것을 차단하고 상기 제6 신호를 제2 필터(332)를 통해 수신할 수 있다. For another example, referring to FIG. 8 , the processor 300 transmits the first signal through the first RFFE 310, receives the second signal, and receives the sixth signal, on the condition that the switch By setting the state of 340 to the third state providing both the first electrical path 341 and the second electrical path 342, the first antenna 358 is connected to the first duplexer 320 and the second duplexer ( 330) can connect with everyone. For example, the processor 300 transmits the first signal and the fifth signal (not shown in FIG. 8, shown in FIG. 10) through carrier aggregation (CA) and transmits the second signal and the fifth signal. In order to receive the 6 signal, the state of the switch 340 may be set to the third state. For example, the processor 300 transmits the first signal and the fifth signal (not shown in FIG. 8, in FIG. 10) through E-UTRA new radio dual connectivity (EN-DC) of the NR standard of 3GPP. In order to transmit (shown in) and receive the second signal and the sixth signal, the state of the switch 340 may be set to the third state. For example, while the switch 340 is in the third state, the pass band of the second filter 322 in the first duplexer 320 connected to the first antenna 358 is Because it partially overlaps with the pass band of the second filter 332 in the second duplexer 330, the processor 300 is used to receive the second signal of the second signal and the fourth signal and the A characteristic of the second filter 322 that is not used to receive the sixth signal may be changed. For example, the processor 300 may change the cutoff frequency (or center frequency) of the second filter 322 to block or refrain from receiving the sixth signal through the second filter 322 . For example, the processor 300 sets the cut-off frequency of the second filter 322 through the first impedance matching circuit 346 to the downlink frequency range of the second frequency band partially overlapped with the second frequency band. It is possible to change to a frequency that blocks the sixth signal within a part of the downlink frequency range of three frequency bands. For example, referring to FIG. 9 , the first frequency band is B20 of the 3GPP LTE standard (or n20 of the 3GPP NR standard) and the second frequency band is B28B of the 3GPP LTE standard (or 3GPP NR standard n28B of) and the third frequency band is n28A of the NR standard of 3GPP (or B28A of the LTE standard of 3GPP), while transmitting the first signal, receiving the second signal, and receiving the sixth signal The first filter 321 in the first duplexer 320, the second filter 322 in the first duplexer 320, the first filter 331 in the second duplexer 330, and the second duplexer 330 A pass band of each of the second filters 332 may be expressed as a graph 900 . The horizontal axis of the graph 900 is frequency (unit: MHz), the vertical axis of the graph 700 is loss, and the lines in the graph 900 (eg, line 410, line 420, line 430, and Line 910 is a simplified pass band of the first filter 321, a simplified pass band of the second filter 322, a simplified pass band of the first filter 331, and a second filter ( 332), respectively. For example, the loss may be represented by a scattering (S) parameter. For example, the S parameter may mean a ratio of an input voltage to an output voltage on a frequency distribution. For example, since each of the first duplexer 320 and the second duplexer 330 is a passive element, the maximum value of the S parameter in the graph 900 may be 0 (dB) (decibel). For example, the processor 300 determines the first cutoff frequency 421 of the second filter 322 under conditions of transmitting the first signal, receiving the second signal, and receiving the sixth signal. 1 can be changed to the cutoff frequency (901). The pass band of the second filter 322 defined by the first cutoff frequency 901 and the second cutoff frequency 422 includes the downlink frequency range of the first frequency band and the first cutoff frequency 901 and Since the pass band of the second filter 322 defined by the second cutoff frequency 422 does not overlap with the downlink frequency range of the third frequency band, the processor 300, the second filter 322 Through the change of characteristics, reception of the second signal through the second filter 322 and reception of the sixth signal through the second filter 322 may be blocked or refrained from. For example, unlike FIG. 4 , the guard band 915 is defined by the first cutoff frequency 901 and the second cutoff frequency 422 and the first cutoff band 920 of the second filter 322 . Since it is defined or formed between the pass band 925 of the second filter 332 defined by the frequency 441 and the second cutoff frequency 442, the processor 300 converts the sixth signal to the second filter. It is possible to block reception through 322 and receive the sixth signal through the second filter 332 .

다시 도 3을 참조하면, 일 실시예에서, 프로세서(300)는, 제1 RFFE(310) 및 제2 RFFE(320) 모두를 이용하여, CA 또는 EN-DC를 통해, 상기 제1 신호 및 상기 제5 신호를 송신하고 상기 제2 신호 및 상기 제6 신호를 수신할 수 있다. 예를 들어, 도 10을 참조하면, 프로세서(300)는, 스위치(340)의 상태를 제1 전기적 경로(341) 및 제2 전기적 경로(342) 모두를 제공하는 상기 제3 상태로 설정하는 것에 기반하여 제1 듀플렉서(320)와 제1 안테나(358)를 연결하고 제2 듀플렉서(330)와 제1 안테나(358)를 연결함으로써, 제1 RFFE(310)를 통해, 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고, 상기 제6 신호를 수신할 수 있다. 예를 들면, 상기 제6 신호가 제2 필터(322)를 통과하는 것을 방지하기 위해, 제2 필터(322)의 차단 주파수(또는 중심 주파수)는 제1 임피던스 매칭 회로(346)를 통해 변경될 수 있다. 예를 들면, 프로세서(300)는, 제1 RFFE(310)를 통해, 제1 안테나(358)를 상기 제1 주파수 대역에 대한 송수신 경로로 이용하고, 제1 안테나(358)를 상기 제3 주파수 대역에 대한 다이버시티 수신 경로로 이용할 수 있다. 예를 들면, 프로세서(300)는, 스위치(340)의 상태를 상기 제3 상태로 설정하는 동안 스위치(365)의 상태를 제1 전기적 경로(366) 및 제2 전기적 경로(367) 모두를 제공하는 상기 제3 상태로 설정하는 것에 기반하여 필터(361)와 제2 안테나(390)를 연결하고 듀플렉서(362)와 제2 안테나(390)를 연결함으로써, 제2 RFFE(360)를 통해, 상기 제5 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신할 수 있다. 예를 들면, 프로세서(300)는, 제2 RFFE(360)를 통해 제2 안테나(390)를 상기 제1 주파수 대역에 대한 다이버시티 수신 경로로 이용하고, 제2 안테나(390)를 상기 제3 주파수 대역에 대한 송수신 경로로 이용할 수 있다. Referring back to FIG. 3, in one embodiment, the processor 300, using both the first RFFE 310 and the second RFFE 320, through CA or EN-DC, the first signal and the A fifth signal may be transmitted and the second signal and the sixth signal may be received. For example, referring to FIG. 10 , the processor 300 sets the state of the switch 340 to the third state providing both the first electrical path 341 and the second electrical path 342. Based on this, the first signal is transmitted through the first RFFE 310 by connecting the first duplexer 320 and the first antenna 358 and connecting the second duplexer 330 and the first antenna 358. and receive the second signal, and receive the sixth signal. For example, to prevent the sixth signal from passing through the second filter 322, the cutoff frequency (or center frequency) of the second filter 322 is changed through the first impedance matching circuit 346. can For example, the processor 300 uses the first antenna 358 as a transmission/reception path for the first frequency band through the first RFFE 310 and uses the first antenna 358 for the third frequency band. It can be used as a diversity receive path for a band. For example, the processor 300 provides both the first electrical path 366 and the second electrical path 367 with the state of the switch 365 while setting the state of the switch 340 to the third state. Based on the setting to the third state, the filter 361 and the second antenna 390 are connected and the duplexer 362 and the second antenna 390 are connected, through the second RFFE 360. A fifth signal may be transmitted, the second signal may be received, and the sixth signal may be received. For example, the processor 300 uses the second antenna 390 as a diversity reception path for the first frequency band through the second RFFE 360, and uses the second antenna 390 as the third It can be used as a transmit/receive path for a frequency band.

다시 도 3을 참조하면, 일 실시예에서, 프로세서(300)는, 제1 듀플렉서(320) 및 제2 듀플렉서(330) 중 하나의(a) 듀플렉서가 제1 안테나(358)와 연결되는 조건 상에서, 제1 듀플렉서(320) 내의 제2 필터(322) 및 제2 듀플렉서(330) 내의 제2 필터(332)의 특성을 유지할 수 있다. Referring back to FIG. 3 , in one embodiment, the processor 300 performs the process on the condition that one (a) duplexer of the first duplexer 320 and the second duplexer 330 is connected to the first antenna 358. , characteristics of the second filter 322 in the first duplexer 320 and the second filter 332 in the second duplexer 330 may be maintained.

예를 들어, 도 11을 참조하면, 프로세서(300)는, 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 조건 상에서, 스위치(340)의 상태를 제2 전기적 경로(342)를 제공하는 상기 제2 상태로 설정함으로써 제1 안테나(358)를 제2 듀플렉서(330)와 연결할 수 있다. 예를 들면, 스위치(340)의 상태가 상기 제2 상태인 동안 제1 안테나(358)는 제1 듀플렉서(320)와 단절되기 때문에, 프로세서(300)는, 제2 필터(332)의 특성을 유지할 수 있다. 예를 들면, 스위치(340)의 상태가 상기 제2 상태인 동안, 프로세서(300)는, 제2 필터(332)의 통과 대역이 상기 제3 주파수 대역의 상기 다운링크 주파수 범위에 대응하도록 제2 필터(332)의 차단 주파수들(또는 중심 주파수)을 유지함으로써 제2 필터(332)의 특성을 유지할 수 있다. 예를 들어, 도 4를 참조하면, 상기 제1 주파수 대역이 3GPP의 LTE 규격의 B20(또는 3GPP의 NR 규격의 n20)이고 상기 제2 주파수 대역이 3GPP의 LTE 규격의 B28B(또는 3GPP의 NR 규격의 n28B)이고 상기 제3 주파수 대역이 3GPP의 LTE 규격의 B28A(또는 3GPP의 NR 규격의 n28A)인 경우, 프로세서(300)는, 제2 임피던스 매칭 회로(347)를 통해, 제1 필터(331)의 통과 대역이 선(430)과 같이 표현되도록 제1 필터(331)의 통과 대역을 설정하고 제2 필터(332)의 통과 대역이 선(440)과 같이 표현되도록 제2 필터(332)의 통과 대역을 설정할 수 있다. For example, referring to FIG. 11 , the processor 300 changes the state of the switch 340 to provide a second electrical path 342 on the condition of transmitting the fifth signal and receiving the sixth signal. By setting to the second state, the first antenna 358 can be connected to the second duplexer 330 . For example, since the first antenna 358 is disconnected from the first duplexer 320 while the switch 340 is in the second state, the processor 300 determines the characteristics of the second filter 332. can keep For example, while the state of the switch 340 is the second state, the processor 300 sets the pass band of the second filter 332 to correspond to the downlink frequency range of the third frequency band. The characteristics of the second filter 332 may be maintained by maintaining cutoff frequencies (or center frequencies) of the filter 332 . For example, referring to FIG. 4, the first frequency band is B20 of the 3GPP LTE standard (or n20 of the 3GPP NR standard) and the second frequency band is B28B of the 3GPP LTE standard (or 3GPP NR standard n28B of) and the third frequency band is B28A of the LTE standard of 3GPP (or n28A of the NR standard of 3GPP), the processor 300, through the second impedance matching circuit 347, the first filter 331 Set the pass band of the first filter 331 so that the pass band of ) is expressed as the line 430 and the pass band of the second filter 332 is expressed as the line 440. A passband can be set.

다른 예를 들어, 도 12를 참조하면, 프로세서(300)는, 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 조건 상에서, 스위치(340)의 상태를 제1 전기적 경로(341)를 제공하는 상기 제1 상태로 설정함으로써 제1 안테나(358)를 제1 듀플렉서(320)와 연결할 수 있다. 예를 들면, 스위치(340)의 상태가 상기 제1 상태인 동안, 제1 안테나(358)는 제2 듀플렉서(330)와 단절되기 때문에, 프로세서(300)는, 제1 필터(322)의 특성을 유지할 수 있다. 예를 들면, 스위치(340)의 상태가 상기 제1 상태인 동안, 프로세서(300)는, 제2 필터(322)의 통과 대역이 상기 제2 주파수 대역에 대응하도록 제2 필터(322)의 차단 주파수들(또는 중심 주파수)를 유지함으로써 제2 필터(322)의 특성을 유지할 수 있다. 예를 들어, 도 4를 참조하면, 상기 제1 주파수 대역이 3GPP의 LTE 규격의 B20(또는 3GPP의 NR 규격의 n20)이고 상기 제2 주파수 대역이 3GPP의 LTE 규격의 B28B(또는 3GPP의 NR 규격의 n28B)이고 상기 제3 주파수 대역이 3GPP의 LTE 규격의 B28A(또는 3GPP의 NR 규격의 n28A)인 경우, 프로세서(300)는, 제1 임피던스 매칭 회로(346)를 통해, 제1 필터(321)의 통과 대역이 선(410)과 같이 표현되도록 제1 필터(321)의 통과 대역을 설정하고 제2 필터(322)의 통과 대역이 선(420)과 같이 표현되도록 제2 필터(322)의 통과 대역을 설정할 수 있다. For another example, referring to FIG. 12 , the processor 300 determines the state of the switch 340 by providing the first electrical path 341 under the condition of transmitting the first signal and receiving the second signal. It is possible to connect the first antenna 358 to the first duplexer 320 by setting the first state to the first state. For example, since the first antenna 358 is disconnected from the second duplexer 330 while the switch 340 is in the first state, the processor 300 determines the characteristics of the first filter 322. can keep For example, while the switch 340 is in the first state, the processor 300 blocks the second filter 322 so that the pass band of the second filter 322 corresponds to the second frequency band. The characteristics of the second filter 322 may be maintained by maintaining the frequencies (or the center frequency). For example, referring to FIG. 4 , the first frequency band is B20 of the 3GPP LTE standard (or n20 of the 3GPP NR standard) and the second frequency band is B28B of the 3GPP LTE standard (or 3GPP NR standard n28B of) and the third frequency band is B28A of the LTE standard of 3GPP (or n28A of the NR standard of 3GPP), the processor 300, through the first impedance matching circuit 346, the first filter 321 Set the pass band of the first filter 321 so that the pass band of ) is expressed as the line 410 and the pass band of the second filter 322 is expressed as the line 420. A passband can be set.

상술한 바와 같이, 전자 장치(101)는, 서로 중첩되는 주파수 범위(예: 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위)들 상의 신호들 모두를 통과시키는 필터(예: 제2 필터(322))를 포함할 수 있다. 전자 장치(101)는, 상기 필터를 포함함으로써, 상기 주파수 범위들 각각을 위한 필터를 가지는 전자 장치의 RFFE의 사이즈보다 작은 사이즈를 가지는 RFFE(예: 제1 RFFE(310))를 포함할 수 있다. 전자 장치(101)는, 감소된 사이즈(reduced size)를 가지는 상기 RFFE를 포함하기 때문에, 전자 장치(101)의 구성요소(component)들을 실장하기 위한 공간은 보다 넓게 제공될 수 있다. As described above, the electronic device 101 transmits all signals on frequency ranges that overlap each other (eg, the downlink frequency range of the first frequency band and the downlink frequency range of the second frequency band). It may include a filter (eg, the second filter 322) that passes. By including the filter, the electronic device 101 may include an RFFE (eg, the first RFFE 310) having a size smaller than the size of the RFFE of the electronic device having filters for each of the frequency ranges. . Since the electronic device 101 includes the RFFE having a reduced size, a wider space for mounting components of the electronic device 101 can be provided.

일 실시예에서, 전자 장치(101)는, 상기 필터를 포함함으로써 신호의 송수신 상태(transmission/reception state)에 따라 상기 필터 또는 상기 필터와 구별되는 다른(another) 필터(예: 제3 필터(332))를 통해 의도되지 않은 신호를 수신하는 것을 방지하기 위해, 상기 필터 또는 상기 다른 필터의 특성을 변경할 수 있다. 예를 들면, 전자 장치(101)는, 상기 필터의 특성 또는 상기 다른 필터의 특성을 변경하기 위해 임피던스 매칭 회로(예: 제1 임피던스 매칭 회로(346) 또는 제2 임피던스 매칭 회로(347))를 포함할 수 있다. In one embodiment, the electronic device 101 includes the filter, so that the filter or another filter distinguished from the filter (eg, a third filter 332) according to a transmission/reception state of a signal is included. )), it is possible to change the characteristics of the filter or the other filter in order to prevent receiving an unintended signal. For example, the electronic device 101 uses an impedance matching circuit (eg, the first impedance matching circuit 346 or the second impedance matching circuit 347) to change the characteristics of the filter or the characteristics of the other filters. can include

상술한 설명들은, 2개 이상의 듀플렉서들이 하나의 안테나에 각각 연결될 시, 신호의 수신을 위해 이용되는 상기 듀플렉서들 각각 내의 필터의 특성을 변경하는 예를 기재하고 있으나, 이는 설명의 편의를 위한 것이다. 상술한 설명들은, 2개 이상의 듀플렉서들이 하나의 안테나에 각각 연결될 시, 신호의 송신을 위해 이용되는 상기 듀플렉서들 각각 내의 필터의 특성을 변경하기 위해 이용될 수도 있다. In the above descriptions, when two or more duplexers are connected to one antenna, an example of changing the characteristics of a filter in each of the duplexers used for receiving a signal is described, but this is for convenience of description. The above descriptions may be used to change the characteristics of a filter in each of the duplexers used for transmission of a signal when two or more duplexers are each connected to one antenna.

상술한 바와 같은, 일 실시예에 따른, 전자 장치(electronic device)(예: 전자 장치(101))는, 안테나(예: 제1 안테나(358))와, 제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터(예: 제1 필터(321)) 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터(예: 제2 필터(322))를 포함하는 제1 듀플렉서(duplexer)(예: 제1 듀플렉서(320)) 및 상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터(예: 제1 필터(331)) 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터(예: 제2 필터(332))를 포함하는 제2 듀플렉서(예: 제2 듀플렉서(330))를 포함하는 RFFE(radio frequency front end)(예: 제1 RFFE(310))와, 상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서(예: 프로세서(300))를 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 차단 주파수(cut-off frequency)를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 제1 주파수로 변경하거나, 상기 제2 듀플렉서 내의 상기 제2 필터의 차단 주파수를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 제2 주파수로 변경하도록, 구성될 수 있다. As described above, an electronic device (eg, the electronic device 101) according to an embodiment includes an antenna (eg, the first antenna 358) and an uplink frequency range of a first frequency band. A first filter (eg, the first filter 321) passing a first signal in the first frequency band and a second signal in the downlink frequency range of the first frequency band and the downlink frequency range of the first frequency band and partially (Partially) A first duplexer (eg, a first duplexer (eg, the first duplexer) including a second filter (eg, the second filter 322) passing a fourth signal within the downlink frequency range of the overlapping second frequency band. 320)) and a first filter (e.g., the first filter 331) passing a third signal within an uplink frequency range of the second frequency band and a fifth signal within an uplink frequency range of the third frequency band. a second signal passing a sixth signal within a downlink frequency range of the third frequency band separated from the downlink frequency range of the first frequency band and partially overlapping the downlink frequency range of the second frequency band; A radio frequency front end (RFFE) (eg, the first RFFE 310) including a second duplexer (eg, the second duplexer 330) including a filter (eg, the second filter 332), and the and at least one processor (eg, processor 300) operably coupled to the RFFE, wherein both the first duplexer and the second duplexer are electrically connected to the antenna. While, the cut-off frequency of the second filter in the first duplexer is of the downlink frequency range of the third frequency band partially overlapping with the downlink frequency range of the second frequency band. Change the cutoff frequency of the second filter in the second duplexer to a first frequency that blocks the sixth signal in a portion, or the second frequency that partially overlaps the downlink frequency range of the third frequency band. change to a second frequency that blocks the fourth signal within a portion of the downlink frequency range of the band.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제4 신호를 수신하고 상기 제3 신호를 송신하는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하도록, 구성될 수 있다. In one embodiment, the at least one processor, while receiving the fourth signal and transmitting the third signal through the antenna electrically connected to both the first duplexer and the second duplexer, the second duplexer Changes the cutoff frequency of the second filter in to the second frequency, transmits the first signal and receives the second signal through the antenna electrically connected to both the first duplexer and the second duplexer, It may be configured to change the cutoff frequency of the second filter in the first duplexer to the first frequency while receiving the sixth signal.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서가 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제2 신호 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제4 신호 모두를 통과시키는 제3 주파수로 유지하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서가 상기 안테나와 전기적으로 연결되는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제3 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제6 신호를 통과시키는 제4 주파수로 유지하도록, 더(further) 구성될 수 있다. 일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제3 주파수로 유지하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제4 주파수로 유지하도록, 구성될 수 있다. In one embodiment, the at least one processor determines the cut-off frequency of the second filter in the first duplexer while the first duplexer of the first duplexer and the second duplexer is electrically connected to the antenna. maintaining a third frequency that passes both the second signal within the downlink frequency range of the first frequency band and the fourth signal within the downlink frequency range of the second frequency band, and While the second duplexer of the second duplexer is electrically connected to the antenna, the cutoff frequency of the second filter in the second duplexer passes the sixth signal within the downlink frequency range of the third frequency band. It may be further configured to maintain the frequency at the fourth frequency. In one embodiment, while the at least one processor transmits the first signal and receives the second signal through the antenna electrically connected to the first duplexer of the first duplexer and the second duplexer, The cutoff frequency of the second filter in the first duplexer is maintained at the third frequency, and the fifth signal is transmitted through the antenna electrically connected to the second duplexer among the first duplexer and the second duplexer. and to maintain the cutoff frequency of the second filter in the second duplexer at the fourth frequency while receiving the sixth signal.

일 실시예에서, 상기 RFFE는, 스위치(예: 스위치(340))를 더 포함할 수 있고, 상기 제1 듀플렉서는, 상기 스위치를 통해 상기 안테나와 연결가능하고, 상기 제2 듀플렉서는, 상기 스위치를 통해 상기 안테나와 연결가능하며, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하거나 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하도록, 구성될 수 있다. 일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제2 신호 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제4 신호 모두를 통과시키는 제3 주파수로 유지하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제3 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제6 신호를 통과시키는 제4 주파수로 유지하도록, 더 구성될 수 있다. In one embodiment, the RFFE may further include a switch (eg, switch 340), the first duplexer is connectable to the antenna through the switch, and the second duplexer includes the switch is connectable to the antenna through, and the at least one processor controls the switch to electrically connect both the first duplexer and the second duplexer to the antenna, while the second filter in the first duplexer It may be configured to change the cutoff frequency of the second filter to the first frequency or to change the cutoff frequency of the second filter in the second duplexer to the second frequency. In one embodiment, the at least one processor, while controlling the switch to electrically connect the first duplexer of the first duplexer and the second duplexer to the antenna, the second filter in the first duplexer maintaining the cutoff frequency of at a third frequency that passes both the second signal within the downlink frequency range of the first frequency band and the fourth signal within the downlink frequency range of the second frequency band; While controlling the switch to electrically connect the second duplexer of the first duplexer and the second duplexer to the antenna, the cut-off frequency of the second filter in the second duplexer is reduced to the down frequency band of the third frequency band. It may be further configured to maintain a fourth frequency passing the sixth signal within the link frequency range.

일 실시예에서, 상기 RFFE는, 상기 제1 듀플렉서와 전기적으로 연결되고, 상기 스위치와 전기적으로 연결된 제1 임피던스 매칭 회로(예: 도 3 내에서 도시된 제1 임피던스 매칭 회로(346))와, 상기 제2 듀플레서와 전기적으로 연결되고, 상기 스위치와 전기적으로 연결된 제2 임피던스 매칭 회로(예: 도 3 내에서 도시된 제2 임피던스 매칭 회로(347))를 더 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하거나 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하도록, 구성될 수 있다. In one embodiment, the RFFE includes a first impedance matching circuit electrically connected to the first duplexer and electrically connected to the switch (eg, the first impedance matching circuit 346 shown in FIG. 3); It may further include a second impedance matching circuit electrically connected to the second duplexer and electrically connected to the switch (eg, the second impedance matching circuit 347 shown in FIG. 3 ), wherein the at least one The processor of, while controlling the switch to electrically connect both the first duplexer and the second duplexer with the antenna, the blocking of the second filter in the first duplexer using the first impedance matching circuit It may be configured to change the frequency to the first frequency or to change the cut-off frequency of the second filter in the second duplexer to the second frequency by using the second impedance matching circuit.

일 실시예에서, 상기 RFFE는, 상기 제1 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된, 제1 임피던스 매칭 회로(예: 도 5 내에서 도시된 제1 임피던스 매칭 회로(346))와, 상기 제2 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된, 제2 임피던스 매칭 회로(예: 도 5 내에서 도시된 제2 임피던스 매칭 회로(347))를 더 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하거나 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하도록, 구성될 수 있다. In one embodiment, the RFFE comprises a first impedance matching circuit (eg, the first impedance matching circuit 346 shown in FIG. 5) electrically connected to the second filter in the first duplexer; 2 may further include a second impedance matching circuit (eg, the second impedance matching circuit 347 shown in FIG. 5 ) electrically connected to the second filter in the duplexer, wherein the at least one processor comprises: While controlling the switch to electrically connect both the first duplexer and the second duplexer to the antenna, the cut-off frequency of the second filter in the first duplexer is determined by using the first impedance matching circuit. or to change the cut-off frequency of the second filter in the second duplexer to the second frequency using the second impedance matching circuit.

일 실시예에서, 상기 안테나는 제1 안테나일 수 있고, 상기 전자 장치는, 제2 안테나(예: 제2 안테나(390))와, 상기 제5 신호를 통과시키는 제1 필터 및 상기 제6 신호를 통과시키는 제2 필터를 포함하는 듀플렉서(예: 듀플렉서(362))와, 상기 제2 신호를 통과시키는 필터(예: 필터(361))를 포함하고, 상기 적어도 하나의 프로세서와 작동적으로 결합된, 다른 RFFE(예: 제2 RFFE(360))를 더 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 다른 RFFE 내의 상기 듀플렉서 및 상기 필터 모두와 전기적으로 연결된 상기 제2 안테나를 통해, 상기 제5 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하도록, 더 구성될 수 있다. In an embodiment, the antenna may be a first antenna, and the electronic device includes a second antenna (eg, the second antenna 390), a first filter passing the fifth signal, and the sixth signal. and a duplexer (eg, duplexer 362) including a second filter to pass the second signal, and a filter (eg, filter 361) to pass the second signal, operatively coupled to the at least one processor. and another RFFE (eg, a second RFFE 360), wherein the at least one processor is configured to transmit the first signal through the antenna electrically connected to both the first duplexer and the second duplexer. While transmitting and receiving the second signal and receiving the sixth signal, the cut-off frequency of the second filter in the first duplexer is changed to the second frequency, and the first duplexer and the second duplexer The second antenna electrically connected to both the duplexer and the filter in the other RFFE while transmitting the first signal, receiving the second signal and receiving the sixth signal through the antenna electrically connected to both. Through, it may be further configured to transmit the fifth signal, receive the second signal, and receive the sixth signal.

예를 들면, 상기 제1 주파수 대역의 상기 업링크 주파수 범위, 상기 제2 주파수 대역의 상기 업링크 주파수 범위, 및 상기 제3 주파수 대역의 상기 업링크 주파수 범위는, 서로 분리될 수 있다. For example, the uplink frequency range of the first frequency band, the uplink frequency range of the second frequency band, and the uplink frequency range of the third frequency band may be separated from each other.

상술한 바와 같은, 일 실시예에 따른, 전자 장치(예: 전자 장치(101))는, 안테나(예: 제1 안테나(310))와, 스위치(예: 스위치(340)), 제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터(예: 제1 필터(321)) 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호 와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터(예: 제2 필터(322))를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제1 듀플렉서(duplexer)(예: 제1 듀플렉서(320)), 상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터(예: 제1 필터(331)) 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터(예: 제2 필터(332))를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제2 듀플렉서(예: 제2 듀플렉서(330)), 상기 스위치와 상기 제1 듀플렉서 사이의 제1 전기적 경로와 전기적으로 연결되는 제1 임피던스 매칭 회로(예: 제1 임피던스 매칭 회로(346)), 및 상기 스위치와 상기 제2 듀플렉서 사이의 제2 전기적 경로와 전기적으로 연결되는 제2 임피던스 매칭 회로(예: 제2 임피던스 매칭 회로(347))를 포함하는, RFFE(예: 제1 RFFE(310))와, 상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서(예: 프로세서(300))를 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 스위치를 통해 상기 안테나와 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 중심 주파수를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 제1 주파수로 변경하거나, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 중심 주파수를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 제2 주파수로 변경하도록, 구성될 수 있다. As described above, an electronic device (eg, the electronic device 101) according to an embodiment includes an antenna (eg, the first antenna 310), a switch (eg, the switch 340), and a first frequency A first filter (e.g., the first filter 321) passing a first signal within an uplink frequency range of a band and a second signal within a downlink frequency range of the first frequency band and the downlink frequency range of the first frequency band. and a second filter (e.g., the second filter 322) passing a fourth signal within a downlink frequency range of a second frequency band partially overlapping the link frequency range, and passing the antenna through the switch. Connectable to, a first duplexer (eg, the first duplexer 320), a third signal within the uplink frequency range of the second frequency band and a fifth signal within the uplink frequency range of the third frequency band A first filter (e.g., first filter 331) that passes and is separated from the downlink frequency range of the first frequency band and partially overlaps with the downlink frequency range of the second frequency band. A second duplexer (eg, second filter 332) including a second filter (eg, second filter 332) passing a sixth signal within a downlink frequency range of three frequency bands and connectable to the antenna through the switch. duplexer 330), a first impedance matching circuit electrically connected to a first electrical path between the switch and the first duplexer (eg, the first impedance matching circuit 346), and the switch and the second duplexer An RFFE (eg, the first RFFE 310) including a second impedance matching circuit (eg, the second impedance matching circuit 347) electrically connected to a second electrical path between the RFFE and the RFFE operatively It may include at least one processor (eg, the processor 300) coupled to the at least one processor, while both the first duplexer and the second duplexer are connected to the antenna through the switch, The center frequency of the second filter in the first duplexer using the first impedance matching circuit is set to the downlink frequency range of the third frequency band partially overlapping with the downlink frequency range of the second frequency band. Change the center frequency of the second filter in the second duplexer to a first frequency that blocks the sixth signal in a part of, or use the second impedance matching circuit to the downlink frequency of the third frequency band. and change to a second frequency that blocks the fourth signal within a portion of the downlink frequency range of the second frequency band that partially overlaps the range.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수로 변경하고, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제4 신호를 수신하고 상기 제3 신호를 송신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제2 주파수로 변경하도록, 구성될 수 있다. In one embodiment, the at least one processor transmits the first signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, receives the second signal, and transmits the second duplexer. 6 While receiving a signal, the center frequency of the second filter in the first duplexer is changed to the first frequency by using the first impedance matching circuit among the first impedance matching circuit and the second impedance matching circuit. And while receiving the fourth signal and transmitting the third signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, the first impedance matching circuit and the second It may be configured to change the center frequency of the second filter in the second duplexer to the second frequency by using the second impedance matching circuit among the impedance matching circuits.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제2 신호 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제4 신호 모두를 통과시키는 제3 주파수로 유지하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제3 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제6 신호를 통과시키는 제4 주파수로 유지하도록, 구성될 수 있다. 일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제3 주파수로 유지하고, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제4 주파수로 유지하도록, 구성될 수 있다. In one embodiment, the at least one processor may use the first impedance matching circuit while the first duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch. Passing the center frequency of the second filter in the first duplexer both the second signal within the downlink frequency range of the first frequency band and the fourth signal within the downlink frequency range of the second frequency band. third frequency, and while the second duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch, the second duplexer uses the second impedance matching circuit to and maintain the center frequency of the second filter at a fourth frequency passing the sixth signal within the downlink frequency range of the third frequency band. In one embodiment, the at least one processor transmits the first signal through the antenna electrically connected to the first duplexer of the first duplexer and the second duplexer through the switch and transmits the second signal During reception, the center frequency of the second filter in the first duplexer is maintained at the third frequency by using the first impedance matching circuit, and the center frequency of the second filter in the first duplexer is maintained at the third frequency through the switch. While transmitting the fifth signal and receiving the sixth signal through the antenna electrically connected to the second duplexer, the center frequency of the second filter in the second duplexer is determined by using the second impedance matching circuit. It may be configured to maintain at the fourth frequency.

일 실시예에서, 상기 안테나는 제1 안테나일 수 있고, 상기 전자 장치는, 제2 안테나(예: 제2 안테나(390))와, 다른 스위치(예: 스위치(365)), 상기 제5 신호를 통과시키는 제1 필터 및 상기 제6 신호를 통과시키는 제2 필터를 포함하는 듀플렉서(예: 듀플렉서(362)), 상기 제2 신호를 통과시키는 필터(예: 필터(361))를 포함하고, 상기 적어도 하나의 프로세서와 작동적으로 결합된, 다른 RFFE(예: 제2 RFFE(360))를 더 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수로 변경하고, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 다른 스위치를 통해 상기 다른 RFFE 내의 상기 듀플렉서 및 상기 필터 모두와 전기적으로 연결된 상기 제2 안테나를 통해 상기 제5 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하도록, 더 구성될 수 있다. In an embodiment, the antenna may be a first antenna, and the electronic device includes a second antenna (eg, second antenna 390), another switch (eg, switch 365), and the fifth signal. A duplexer (e.g. duplexer 362) including a first filter passing the sixth signal and a second filter passing the sixth signal, and a filter (e.g. filter 361) passing the second signal, It may further include another RFFE (eg, a second RFFE 360) operably coupled to the at least one processor, wherein the at least one processor comprises the first duplexer and the second RFFE through the switch. While transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to all duplexers, the second impedance matching circuit is used to transmit the second signal in the first duplexer. Changing the center frequency of the filter to the first frequency, transmitting the first signal and receiving the second signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch; While receiving the sixth signal, transmit the fifth signal through the second antenna electrically connected to both the duplexer and the filter in the other RFFE through the other switch, receive the second signal, and 6 can be further configured to receive signals.

일 실시예에서, 상기 제1 임피던스 매칭 회로는, 적어도 하나의 가변 캐패시터(variable capacitor)를 포함할 수 있고, 상기 제2 임피던스 매칭 회로는, 적어도 하나의 가변 캐패시터를 포함할 수 있으며, 상기 적어도 하나의 프로세서는, 상기 제1 임피던스 매칭 회로 내의 상기 적어도 하나의 가변 캐패시터의 캐패시턴스 값을 변경하는 것에 기반하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수로 변경하거나, 상기 제2 임피던스 매칭 회로 내의 상기 적어도 하나의 가변 캐패시터의 캐패시턴스 값을 변경하는 것에 기반하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제2 주파수로 변경하도록, 구성될 수 있다. In one embodiment, the first impedance matching circuit may include at least one variable capacitor, and the second impedance matching circuit may include at least one variable capacitor, and the at least one variable capacitor may be included. The processor of may change the center frequency of the second filter in the first duplexer to the first frequency based on changing the capacitance value of the at least one variable capacitor in the first impedance matching circuit, or the first frequency. 2. The center frequency of the second filter in the second duplexer may be changed to the second frequency based on changing the capacitance value of the at least one variable capacitor in the impedance matching circuit.

상술한 바와 같은, 일 실시예에 따른, 전자 장치(예: 전자 장치(101))는, 안테나(예: 제1 안테나(358))와, 스위치(예: 스위치(340)), 제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터(예: 제1 필터(321)) 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터(예: 제2 필터(322))를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제1 듀플렉서(duplexer)(예: 제1 듀플렉서(320)), 상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터(예: 제1 필터(331)) 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터(예: 제2 필터(332))를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제2 듀플렉서(예: 제2 듀플렉서(330)), 상기 제1 듀플렉서 내의 상기 제1 필터 및 상기 제1 듀플렉서 내의 상기 제2 필터 중 상기 제1 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된 제1 임피던스 매칭 회로(예: 제1 임피던스 매칭 회로(346)), 및 상기 제2 듀플렉서 내의 상기 제1 필터 및 상기 제2 듀플렉서 내의 상기 제2 필터 중 상기 제2 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된 제2 임피던스 매칭 회로(예: 제2 임피던스 매칭 회로(347))를 포함하는, RFFE(radio frequency front end)(예: 제1 RFFE(310))와, 상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서(예: 프로세서(300))를 포함할 수 있고, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 스위치를 통해 상기 안테나와 연결되는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 하나의(an) 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터 및 상기 제2 듀플렉서 내의 상기 제2 필터 중 하나의(a) 필터의 특성을 변경하도록, 구성될 수 있다. As described above, an electronic device (eg, the electronic device 101) according to an embodiment includes an antenna (eg, the first antenna 358), a switch (eg, the switch 340), and a first frequency A first filter (e.g., the first filter 321) passing a first signal within an uplink frequency range of a band and a second signal within a downlink frequency range of the first frequency band and the downlink frequency range of the first frequency band. and a second filter (e.g., the second filter 322) passing a fourth signal within a downlink frequency range of a second frequency band partially overlapping the link frequency range, and passing the antenna through the switch. Connectable to, a first duplexer (eg, the first duplexer 320), a third signal within the uplink frequency range of the second frequency band and a fifth signal within the uplink frequency range of the third frequency band A first filter (e.g., first filter 331) that passes and is separated from the downlink frequency range of the first frequency band and partially overlaps with the downlink frequency range of the second frequency band. A second duplexer (eg, second filter 332) including a second filter (eg, second filter 332) passing a sixth signal within a downlink frequency range of three frequency bands and connectable to the antenna through the switch. Duplexer 330), a first impedance matching circuit electrically connected to the second filter in the first duplexer among the first filter in the first duplexer and the second filter in the first duplexer (eg, a first impedance matching circuit) matching circuit 346), and a second impedance matching circuit electrically connected to the second filter in the second duplexer of the first filter in the second duplexer and the second filter in the second duplexer (eg, a second impedance matching circuit) 2 a radio frequency front end (RFFE) (eg, the first RFFE 310), including an impedance matching circuit 347, and at least one processor operatively coupled to the RFFE (eg, the processor 300) ), wherein the at least one processor is selected from among the first impedance matching circuit and the second impedance matching circuit while both the first duplexer and the second duplexer are connected to the antenna through the switch. It may be configured to change the characteristics of one (a) filter of the second filter in the first duplexer and the second filter in the second duplexer by using an impedance matching circuit.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 특성을 변경하고, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제4 신호를 수신하고 상기 제3 신호를 송신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 특성을 변경하도록, 구성될 수 있다. In one embodiment, the at least one processor transmits the first signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, receives the second signal, and transmits the second duplexer. 6 While receiving a signal, a characteristic of the second filter in the first duplexer is changed using the first impedance matching circuit among the first impedance matching circuit and the second impedance matching circuit, and the switch While receiving the fourth signal and transmitting the third signal through the antenna electrically connected to both the first duplexer and the second duplexer, the second one of the first impedance matching circuit and the second impedance matching circuit It may be configured to change characteristics of the second filter in the second duplexer using an impedance matching circuit.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 특성을 유지하고, 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 특성을 유지하도록, 더 구성될 수 있다. In one embodiment, the at least one processor may use the first impedance matching circuit while the first duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch. Maintaining the characteristics of the second filter in the first duplexer, and using the second impedance matching circuit while the second duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch. It may be further configured to maintain the characteristics of the second filter in the second duplexer by doing so.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 특성을 유지하고, 상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 특성을 유지하도록, 구성될 수 있다. In one embodiment, the at least one processor transmits the first signal through the antenna electrically connected to the first duplexer of the first duplexer and the second duplexer through the switch and transmits the second signal. During reception, a characteristic of the second filter in the first duplexer is maintained using the first impedance matching circuit, and electrically connected to the second duplexer of the first duplexer and the second duplexer through the switch. It may be configured to maintain characteristics of the second filter in the second duplexer by using the second impedance matching circuit while transmitting the fifth signal and receiving the sixth signal through the antenna.

본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.Electronic devices according to various embodiments disclosed in this document may be devices of various types. The electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance. An electronic device according to an embodiment of the present document is not limited to the aforementioned devices.

본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.Various embodiments of this document and terms used therein are not intended to limit the technical features described in this document to specific embodiments, but should be understood to include various modifications, equivalents, or substitutes of the embodiments. In connection with the description of the drawings, like reference numbers may be used for like or related elements. The singular form of a noun corresponding to an item may include one item or a plurality of items, unless the relevant context clearly dictates otherwise. In this document, "A or B", "at least one of A and B", "at least one of A or B", "A, B or C", "at least one of A, B and C", and "A Each of the phrases such as "at least one of , B, or C" may include any one of the items listed together in that phrase, or all possible combinations thereof. Terms such as "first", "second", or "first" or "secondary" may simply be used to distinguish that component from other corresponding components, and may refer to that component in other respects (eg, importance or order) is not limited. A (eg, first) component is said to be "coupled" or "connected" to another (eg, second) component, with or without the terms "functionally" or "communicatively." When mentioned, it means that the certain component may be connected to the other component directly (eg by wire), wirelessly, or through a third component.

본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. The term "module" used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeably interchangeable with terms such as, for example, logic, logical blocks, parts, or circuits. can be used as A module may be an integral part or the smallest unit of a part or part thereof that performs one or more functions. For example, according to one embodiment, the module may be implemented in the form of an application-specific integrated circuit (ASIC).

본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.Various embodiments of this document provide one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101). It may be implemented as software (eg, the program 140) including them. For example, a processor (eg, the processor 120) of a device (eg, the electronic device 101) may call at least one command among one or more instructions stored from a storage medium and execute it. This enables the device to be operated to perform at least one function according to the at least one command invoked. The one or more instructions may include code generated by a compiler or code executable by an interpreter. The device-readable storage medium may be provided in the form of a non-transitory storage medium. Here, 'non-temporary' only means that the storage medium is a tangible device and does not contain a signal (eg, electromagnetic wave), and this term is used when data is stored semi-permanently in the storage medium. It does not discriminate when it is temporarily stored.

일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: CD-ROM(compact disc read only memory))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어??)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.According to one embodiment, the method according to various embodiments disclosed in this document may be included and provided in a computer program product. Computer program products may be traded between sellers and buyers as commodities. A computer program product is distributed in the form of a machine-readable storage medium (eg CD-ROM (compact disc read only memory)), or through an application store (eg Play Store??) or on two user devices. It can be distributed (eg downloaded or uploaded) online, directly between (eg smart phones). In the case of online distribution, at least part of the computer program product may be temporarily stored or temporarily created in a device-readable storage medium such as a manufacturer's server, an application store server, or a relay server's memory.

다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. According to various embodiments, each component (eg, module or program) of the above-described components may include a single object or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. there is. According to various embodiments, one or more components or operations among the aforementioned corresponding components may be omitted, or one or more other components or operations may be added. Alternatively or additionally, a plurality of components (eg modules or programs) may be integrated into a single component. In this case, the integrated component may perform one or more functions of each of the plurality of components identically or similarly to those performed by a corresponding component among the plurality of components prior to the integration. . According to various embodiments, the actions performed by a module, program, or other component are executed sequentially, in parallel, iteratively, or heuristically, or one or more of the actions are executed in a different order, or omitted. or one or more other actions may be added.

Claims

전자 장치(electronic device)에 있어서,
안테나;
제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터를 포함하는 제1 듀플렉서(duplexer)와,
상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터를 포함하는 제2 듀플렉서를 포함하는 RFFE(radio frequency front end); 및
상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 차단 주파수(cut-off frequency)를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 제1 주파수로 변경하거나, 상기 제2 듀플렉서 내의 상기 제2 필터의 차단 주파수를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 제2 주파수로 변경하도록, 구성되는,
전자 장치.
In an electronic device,
antenna;
A first filter passing a first signal within an uplink frequency range of a first frequency band and a second signal within a downlink frequency range of the first frequency band and the downlink frequency range of the first frequency band and partially ( A first duplexer including a second filter passing a fourth signal within a downlink frequency range of a partially overlapping second frequency band;
a first filter passing a third signal within the uplink frequency range of the second frequency band and a fifth signal within the uplink frequency range of the third frequency band and separated from the downlink frequency range of the first frequency band; a radio frequency RFFE (radio frequency RFFE) comprising a second duplexer including a second filter passing a sixth signal within a downlink frequency range of the third frequency band, which partially overlaps with the downlink frequency range of the second frequency band; front end); and
at least one processor operably coupled with the RFFE, the at least one processor comprising:
While both the first duplexer and the second duplexer are electrically connected to the antenna, a cut-off frequency of the second filter in the first duplexer is determined as the downlink frequency of the second frequency band. Change the cutoff frequency of the second filter in the second duplexer to a first frequency that blocks the sixth signal within a part of the downlink frequency range of the third frequency band partially overlapping the range, To change to a second frequency that blocks the fourth signal within a portion of the downlink frequency range of the second frequency band that partially overlaps with the downlink frequency range of three frequency bands,
electronic device.

청구항 1에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제4 신호를 수신하고 상기 제3 신호를 송신하는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하도록, 구성되는,
전자 장치.
The method according to claim 1, wherein the at least one processor,
While receiving the fourth signal and transmitting the third signal through the antenna electrically connected to both the first duplexer and the second duplexer, the cutoff frequency of the second filter in the second duplexer is set to the second duplexer. 2 change to frequency,
The second filter in the first duplexer while transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to both the first duplexer and the second duplexer. configured to change the cutoff frequency of to the first frequency,
electronic device.

청구항 1에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서가 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제2 신호 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제4 신호 모두를 통과시키는 제3 주파수로 유지하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서가 상기 안테나와 전기적으로 연결되는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제3 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제6 신호를 통과시키는 제4 주파수로 유지하도록, 더(further) 구성되는,
전자 장치.
The method according to claim 1, wherein the at least one processor,
While the first duplexer of the first duplexer and the second duplexer is electrically connected to the antenna, the cutoff frequency of the second filter in the first duplexer is set within the downlink frequency range of the first frequency band. Maintaining a third frequency that passes both the second signal and the fourth signal within the downlink frequency range of the second frequency band;
While the second duplexer of the first duplexer and the second duplexer is electrically connected to the antenna, the cutoff frequency of the second filter in the second duplexer is set within the downlink frequency range of the third frequency band. Further configured to keep the sixth signal at a fourth frequency passing,
electronic device.

청구항 3에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제3 주파수로 유지하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제4 주파수로 유지하도록, 구성되는,
전자 장치.
The method according to claim 3, wherein the at least one processor,
The blocking of the second filter in the first duplexer while transmitting the first signal and receiving the second signal through the antenna electrically connected to the first duplexer of the first duplexer and the second duplexer maintaining a frequency at the third frequency;
The blocking of the second filter in the second duplexer while transmitting the fifth signal and receiving the sixth signal through the antenna electrically connected to the second duplexer of the first duplexer and the second duplexer. configured to maintain the frequency at the fourth frequency,
electronic device.

청구항 1에 있어서, 상기 RFFE는,
스위치를 더 포함하고,
상기 제1 듀플렉서는,
상기 스위치를 통해 상기 안테나와 연결가능하고,
상기 제2 듀플렉서는,
상기 스위치를 통해 상기 안테나와 연결가능하며,
상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하거나 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하도록, 구성되는,
전자 장치.
The method according to claim 1, wherein the RFFE,
Including more switches,
The first duplexer,
Connectable to the antenna through the switch,
The second duplexer,
Connectable to the antenna through the switch,
The at least one processor,
While controlling the switch to electrically connect both the first duplexer and the second duplexer with the antenna, the cutoff frequency of the second filter in the first duplexer is changed to the first frequency or the second duplexer configured to change the cutoff frequency of the second filter in the second frequency to the second frequency,
electronic device.

청구항 5에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제2 신호 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제4 신호 모두를 통과시키는 제3 주파수로 유지하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제3 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제6 신호를 통과시키는 제4 주파수로 유지하도록, 더 구성되는,
전자 장치.
The method according to claim 5, wherein the at least one processor,
While controlling the switch to electrically connect the first duplexer of the first duplexer and the second duplexer to the antenna, the cutoff frequency of the second filter in the first duplexer is set to the first frequency band. Maintaining a third frequency that passes both the second signal within the downlink frequency range and the fourth signal within the downlink frequency range of the second frequency band;
While controlling the switch to electrically connect the second duplexer of the first duplexer and the second duplexer to the antenna, the cut-off frequency of the second filter in the second duplexer is set to the second duplexer of the third frequency band. Further configured to keep the sixth signal within the downlink frequency range at a fourth frequency passing,
electronic device.

청구항 5에 있어서, 상기 RFFE는,
상기 제1 듀플렉서와 전기적으로 연결되고, 상기 스위치와 전기적으로 연결된 제1 임피던스 매칭 회로; 및
상기 제2 듀플레서와 전기적으로 연결되고, 상기 스위치와 전기적으로 연결된 제2 임피던스 매칭 회로를 더 포함하고,
상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하거나 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하도록, 구성되는,
전자 장치.
The method according to claim 5, wherein the RFFE,
a first impedance matching circuit electrically connected to the first duplexer and electrically connected to the switch; and
A second impedance matching circuit electrically connected to the second duplexer and electrically connected to the switch;
The at least one processor,
While controlling the switch to electrically connect both the first duplexer and the second duplexer to the antenna, the cut-off frequency of the second filter in the first duplexer is determined by using the first impedance matching circuit. To change to 1 frequency or to change the cutoff frequency of the second filter in the second duplexer to the second frequency using the second impedance matching circuit,
electronic device.

청구항 5에 있어서, 상기 RFFE는,
상기 제1 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된, 제1 임피던스 매칭 회로; 및
상기 제2 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된, 제2 임피던스 매칭 회로를 더 포함하고,
상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두를 상기 안테나와 전기적으로 연결하도록 상기 스위치를 제어하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제1 주파수로 변경하거나 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하도록, 구성되는,
전자 장치.
The method according to claim 5, wherein the RFFE,
a first impedance matching circuit electrically connected to the second filter in the first duplexer; and
Further comprising a second impedance matching circuit electrically connected to the second filter in the second duplexer;
The at least one processor,
While controlling the switch to electrically connect both the first duplexer and the second duplexer to the antenna, the cut-off frequency of the second filter in the first duplexer is determined by using the first impedance matching circuit. To change to 1 frequency or to change the cutoff frequency of the second filter in the second duplexer to the second frequency using the second impedance matching circuit,
electronic device.

청구항 1에 있어서, 상기 안테나는,
제1 안테나이고,
상기 전자 장치는,
제2 안테나; 및
상기 제5 신호를 통과시키는 제1 필터 및 상기 제6 신호를 통과시키는 제2 필터를 포함하는 듀플렉서와,
상기 제2 신호를 통과시키는 필터를 포함하고,
상기 적어도 하나의 프로세서와 작동적으로 결합된, 다른 RFFE를 더 포함하고,
상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 차단 주파수를 상기 제2 주파수로 변경하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 다른 RFFE 내의 상기 듀플렉서 및 상기 필터 모두와 전기적으로 연결된 상기 제2 안테나를 통해, 상기 제5 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하도록, 더 구성되는,
전자 장치.
The method according to claim 1, wherein the antenna,
a first antenna,
The electronic device,
a second antenna; and
A duplexer including a first filter passing the fifth signal and a second filter passing the sixth signal;
A filter passing the second signal;
further comprising another RFFE operably coupled with the at least one processor;
The at least one processor,
The second filter in the first duplexer while transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to both the first duplexer and the second duplexer. Changing the cutoff frequency of to the second frequency;
The duplexer and the filter in the other RFFE while transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically coupled with both the first duplexer and the second duplexer. further configured to transmit the fifth signal, receive the second signal, and receive the sixth signal through the second antenna electrically connected to all;
electronic device.

청구항 1에 있어서, 상기 제1 주파수 대역의 상기 업링크 주파수 범위, 상기 제2 주파수 대역의 상기 업링크 주파수 범위, 및 상기 제3 주파수 대역의 상기 업링크 주파수 범위는,
서로 분리되는,
전자 장치.
The method according to claim 1, wherein the uplink frequency range of the first frequency band, the uplink frequency range of the second frequency band, and the uplink frequency range of the third frequency band,
separated from each other,
electronic device.

전자 장치(electronic device)에 있어서,
안테나;
스위치와,
제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호 와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제1 듀플렉서(duplexer)와,
상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제2 듀플렉서와,
상기 스위치와 상기 제1 듀플렉서 사이의 제1 전기적 경로와 전기적으로 연결되는 제1 임피던스 매칭 회로와,
상기 스위치와 상기 제2 듀플렉서 사이의 제2 전기적 경로와 전기적으로 연결되는 제2 임피던스 매칭 회로를 포함하는, RFFE(radio frequency front end); 및
상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 스위치를 통해 상기 안테나와 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 중심 주파수를, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제3 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제6 신호를 차단하는 제1 주파수로 변경하거나, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 중심 주파수를, 상기 제3 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는 상기 제2 주파수 대역의 상기 다운링크 주파수 범위의 일부 내의 상기 제4 신호를 차단하는 제2 주파수로 변경하도록, 구성되는,
전자 장치.
In an electronic device,
antenna;
switch,
A first filter passing a first signal within an uplink frequency range of a first frequency band and a second signal within a downlink frequency range of the first frequency band and the downlink frequency range of the first frequency band and partially ( A first duplexer including a second filter for passing a fourth signal within a downlink frequency range of a partially overlapping second frequency band and connectable to the antenna through the switch;
a first filter passing a third signal within the uplink frequency range of the second frequency band and a fifth signal within the uplink frequency range of the third frequency band and separated from the downlink frequency range of the first frequency band; and a second filter passing a sixth signal within a downlink frequency range of the third frequency band, which partially overlaps with the downlink frequency range of the second frequency band, and connectable to the antenna through the switch. , a second duplexer,
A first impedance matching circuit electrically connected to a first electrical path between the switch and the first duplexer;
a radio frequency front end (RFFE) comprising a second impedance matching circuit electrically connected to a second electrical path between the switch and the second duplexer; and
at least one processor operably coupled with the RFFE, the at least one processor comprising:
While both the first duplexer and the second duplexer are connected to the antenna through the switch, the center frequency of the second filter in the first duplexer is determined by using the first impedance matching circuit, and the second frequency band Change to a first frequency that blocks the sixth signal within a part of the downlink frequency range of the third frequency band that partially overlaps with the downlink frequency range of a second filter for blocking the fourth signal within a portion of the downlink frequency range of the second frequency band that partially overlaps the downlink frequency range of the third frequency band at a center frequency of the second filter in the second duplexer; configured to change to 2 frequencies,
electronic device.

청구항 11에 있어서, 상기 적어도 하나의 프로세서는,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수로 변경하고,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제4 신호를 수신하고 상기 제3 신호를 송신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제2 주파수로 변경하도록, 구성되는,
전자 장치.
The method according to claim 11, wherein the at least one processor,
While transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, the first impedance matching changing the center frequency of the second filter in the first duplexer to the first frequency using the first impedance matching circuit among the circuit and the second impedance matching circuit;
While receiving the fourth signal and transmitting the third signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, the first impedance matching circuit and the second impedance matching circuit Is configured to change the center frequency of the second filter in the second duplexer to the second frequency using the second impedance matching circuit of the circuit,
electronic device.

청구항 11에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제2 신호 및 상기 제2 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제4 신호 모두를 통과시키는 제3 주파수로 유지하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제3 주파수 대역의 상기 다운링크 주파수 범위 내의 상기 제6 신호를 통과시키는 제4 주파수로 유지하도록, 구성되는,
전자 장치.
The method according to claim 11, wherein the at least one processor,
While the first duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch, the center frequency of the second filter in the first duplexer by using the first impedance matching circuit to a third frequency that passes both the second signal within the downlink frequency range of the first frequency band and the fourth signal within the downlink frequency range of the second frequency band;
While the second duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch, the center frequency of the second filter in the second duplexer using the second impedance matching circuit to a fourth frequency that passes the sixth signal within the downlink frequency range of the third frequency band,
electronic device.

청구항 13에 있어서, 상기 적어도 하나의 프로세서는,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제3 주파수로 유지하고,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제4 주파수로 유지하도록, 구성되는,
전자 장치.
The method according to claim 13, wherein the at least one processor,
While transmitting the first signal and receiving the second signal through the antenna electrically connected to the first duplexer of the first duplexer and the second duplexer through the switch, the first impedance matching circuit is used. to maintain the center frequency of the second filter in the first duplexer at the third frequency;
While transmitting the fifth signal and receiving the sixth signal through the antenna electrically connected to the second duplexer of the first duplexer and the second duplexer through the switch, the second impedance matching circuit is used. configured to maintain the center frequency of the second filter in the second duplexer at the fourth frequency,
electronic device.

청구항 11에 있어서, 상기 안테나는,
제1 안테나이고,
상기 전자 장치는,
제2 안테나; 및
다른 스위치와,
상기 제5 신호를 통과시키는 제1 필터 및 상기 제6 신호를 통과시키는 제2 필터를 포함하는 듀플렉서와,
상기 제2 신호를 통과시키는 필터를 포함하고,
상기 적어도 하나의 프로세서와 작동적으로 결합된, 다른 RFFE를 더 포함하고,
상기 적어도 하나의 프로세서는,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수로 변경하고,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 다른 스위치를 통해 상기 다른 RFFE 내의 상기 듀플렉서 및 상기 필터 모두와 전기적으로 연결된 상기 제2 안테나를 통해 상기 제5 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하도록, 더 구성되는,
전자 장치.
The method according to claim 11, wherein the antenna,
a first antenna,
The electronic device,
a second antenna; and
with another switch,
A duplexer including a first filter passing the fifth signal and a second filter passing the sixth signal;
A filter passing the second signal;
further comprising another RFFE operably coupled with the at least one processor;
The at least one processor,
While transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, the first impedance matching using circuitry to change the center frequency of the second filter in the first duplexer to the first frequency;
While transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, through the other switch Further configured to transmit the fifth signal, receive the second signal and receive the sixth signal through the second antenna electrically coupled with both the duplexer and the filter in the other RFFE,
electronic device.

청구항 11에 있어서, 상기 제1 임피던스 매칭 회로는,
적어도 하나의 가변 캐패시터(variable capacitor)를 포함하고,
상기 제2 임피던스 매칭 회로는,
적어도 하나의 가변 캐패시터를 포함하며,
상기 적어도 하나의 프로세서는,
상기 제1 임피던스 매칭 회로 내의 상기 적어도 하나의 가변 캐패시터의 캐패시턴스 값을 변경하는 것에 기반하여 상기 제1 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제1 주파수로 변경하거나, 상기 제2 임피던스 매칭 회로 내의 상기 적어도 하나의 가변 캐패시터의 캐패시턴스 값을 변경하는 것에 기반하여 상기 제2 듀플렉서 내의 상기 제2 필터의 상기 중심 주파수를 상기 제2 주파수로 변경하도록, 구성되는,
전자 장치.
The method according to claim 11, wherein the first impedance matching circuit,
at least one variable capacitor;
The second impedance matching circuit,
at least one variable capacitor;
The at least one processor,
The center frequency of the second filter in the first duplexer is changed to the first frequency based on changing the capacitance value of the at least one variable capacitor in the first impedance matching circuit, or the second impedance matching circuit To change the center frequency of the second filter in the second duplexer to the second frequency based on changing the capacitance value of the at least one variable capacitor in the second duplexer,
electronic device.

전자 장치(electronic device)에 있어서,
안테나;
스위치와,
제1 주파수 대역의 업링크 주파수 범위 내의 제1 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 다운링크 주파수 범위 내의 제2 신호 와 상기 제1 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로(partially) 중첩되는 제2 주파수 대역의 다운링크 주파수 범위 내의 제4 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제1 듀플렉서(duplexer)와,
상기 제2 주파수 대역의 업링크 주파수 범위 내의 제3 신호와 제3 주파수 대역의 업링크 주파수 범위 내의 제5 신호를 통과시키는 제1 필터 및 상기 제1 주파수 대역의 상기 다운링크 주파수 범위로부터 분리되고, 상기 제2 주파수 대역의 상기 다운링크 주파수 범위와 부분적으로 중첩되는, 상기 제3 주파수 대역의 다운링크 주파수 범위 내의 제6 신호를 통과시키는 제2 필터를 포함하고, 상기 스위치를 통해 상기 안테나와 연결가능한, 제2 듀플렉서와,
상기 제1 듀플렉서 내의 상기 제1 필터 및 상기 제1 듀플렉서 내의 상기 제2 필터 중 상기 제1 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된 제1 임피던스 매칭 회로와,
상기 제2 듀플렉서 내의 상기 제1 필터 및 상기 제2 듀플렉서 내의 상기 제2 필터 중 상기 제2 듀플렉서 내의 상기 제2 필터와 전기적으로 연결된 제2 임피던스 매칭 회로를 포함하는, RFFE(radio frequency front end); 및
상기 RFFE와 작동적으로 결합된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두가 상기 스위치를 통해 상기 안테나와 연결되는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 하나의(an) 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터 및 상기 제2 듀플렉서 내의 상기 제2 필터 중 하나의(a) 필터의 특성을 변경하도록, 구성되는,
전자 장치.
In an electronic device,
antenna;
switch,
A first filter passing a first signal within an uplink frequency range of a first frequency band and a second signal within a downlink frequency range of the first frequency band and the downlink frequency range of the first frequency band and partially ( A first duplexer including a second filter for passing a fourth signal within a downlink frequency range of a partially overlapping second frequency band and connectable to the antenna through the switch;
a first filter passing a third signal within the uplink frequency range of the second frequency band and a fifth signal within the uplink frequency range of the third frequency band and separated from the downlink frequency range of the first frequency band; and a second filter passing a sixth signal within a downlink frequency range of the third frequency band, which partially overlaps with the downlink frequency range of the second frequency band, and connectable to the antenna through the switch. , a second duplexer,
A first impedance matching circuit electrically connected to the second filter in the first duplexer among the first filter in the first duplexer and the second filter in the first duplexer;
A radio frequency front end (RFFE) including a second impedance matching circuit electrically connected to the second filter in the second duplexer of the first filter in the second duplexer and the second filter in the second duplexer; and
at least one processor operably coupled with the RFFE, the at least one processor comprising:
While both the first duplexer and the second duplexer are connected to the antenna through the switch, the first impedance matching circuit uses an impedance matching circuit of the first impedance matching circuit and the second impedance matching circuit. configured to change a characteristic of (a) filter of the second filter in the duplexer and the second filter in the second duplexer,
electronic device.

청구항 17에 있어서, 상기 적어도 하나의 프로세서는,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하고 상기 제6 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 특성을 변경하고,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 모두와 전기적으로 연결된 상기 안테나를 통해 상기 제4 신호를 수신하고 상기 제3 신호를 송신하는 동안, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 특성을 변경하도록, 구성되는,
전자 장치.
The method according to claim 17, wherein the at least one processor,
While transmitting the first signal, receiving the second signal, and receiving the sixth signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, the first impedance matching Changing the characteristics of the second filter in the first duplexer using the first impedance matching circuit among the circuit and the second impedance matching circuit;
While receiving the fourth signal and transmitting the third signal through the antenna electrically connected to both the first duplexer and the second duplexer through the switch, the first impedance matching circuit and the second impedance matching circuit Configured to change the characteristics of the second filter in the second duplexer using the second impedance matching circuit of the circuit,
electronic device.

청구항 17에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 특성을 유지하고,
상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서가 상기 스위치를 통해 상기 안테나와 전기적으로 연결되는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 특성을 유지하도록, 더 구성되는,
전자 장치.
The method according to claim 17, wherein the at least one processor,
While the first duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch, the characteristic of the second filter in the first duplexer is maintained using the first impedance matching circuit. do,
While the second duplexer of the first duplexer and the second duplexer is electrically connected to the antenna through the switch, the characteristic of the second filter in the second duplexer is maintained using the second impedance matching circuit. so as to be further configured,
electronic device.

청구항 19에 있어서, 상기 적어도 하나의 프로세서는,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제1 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제1 신호를 송신하고 상기 제2 신호를 수신하는 동안, 상기 제1 임피던스 매칭 회로를 이용하여 상기 제1 듀플렉서 내의 상기 제2 필터의 특성을 유지하고,
상기 스위치를 통해 상기 제1 듀플렉서 및 상기 제2 듀플렉서 중 상기 제2 듀플렉서와 전기적으로 연결된 상기 안테나를 통해 상기 제5 신호를 송신하고 상기 제6 신호를 수신하는 동안, 상기 제2 임피던스 매칭 회로를 이용하여 상기 제2 듀플렉서 내의 상기 제2 필터의 특성을 유지하도록, 구성되는,
전자 장치. The method according to claim 19, wherein the at least one processor,
While transmitting the first signal and receiving the second signal through the antenna electrically connected to the first duplexer of the first duplexer and the second duplexer through the switch, the first impedance matching circuit is used. to maintain the characteristics of the second filter in the first duplexer,
While transmitting the fifth signal and receiving the sixth signal through the antenna electrically connected to the second duplexer of the first duplexer and the second duplexer through the switch, the second impedance matching circuit is used. configured to maintain the characteristics of the second filter in the second duplexer by
electronic device.