KR20230047156A - 디스플레이 디바이스의 블랭크 서브필드 구동 방법 - Google Patents

디스플레이 디바이스의 블랭크 서브필드 구동 방법 Download PDF

Info

Publication number
KR20230047156A
KR20230047156A KR1020237007514A KR20237007514A KR20230047156A KR 20230047156 A KR20230047156 A KR 20230047156A KR 1020237007514 A KR1020237007514 A KR 1020237007514A KR 20237007514 A KR20237007514 A KR 20237007514A KR 20230047156 A KR20230047156 A KR 20230047156A
Authority
KR
South Korea
Prior art keywords
section
display device
period
frame
pixel
Prior art date
Application number
KR1020237007514A
Other languages
English (en)
Inventor
청-치에 리엔
아키라 사카이가와
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20230047156A publication Critical patent/KR20230047156A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 각각의 프레임에 대해 각각의 픽셀을 구동하는 단계를 포함하는 디스플레이 디바이스의 동작 방법을 제공하며, 상기 디스플레이 디바이스의 복수의 픽셀은 행과 열의 배열로 배치되고, 한 프레임의 기간은 하나 이상의 데이터 섹션과 하나 이상의 오프 섹션을 포함하여 상기 데이터 섹션의 시간 길이의 비율이 2의 거듭제곱의 시퀀스와 실질적으로 동일하며, 각각의 데이터 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련된 ON 기간 또는 OFF 기간에 대응하고, 각각의 오프 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련되지 않은 OFF 기간에 대응한다. 상기 방법은 이용 가능한 데이터 구동 시간을 증가시킨다. 본 발명의 적합한 적용 중 하나는 마이크로 LED 디스플레이이다.

Description

디스플레이 디바이스의 블랭크 서브필드 구동 방법
본 발명은 일반적으로 펄스 폭 변조(pulse-width modulation, PWM)를 사용하여 디스플레이 디바이스를 구동하는 방법에 관한 것이다.
발광 다이오드(light emitting diode, LED) 디스플레이에 대한 기술은 최근 몇 년 동안 점점 더 발전해 왔으며, 평판 디스플레이 시장에서 큰 잠재력을 갖고 있다. LED 디스플레이는 TV, PC 스크린과 같은 대형 패널뿐만 아니라 태블릿, 스마트폰, 웨어러블 기기에도 사용될 수 있다. 높은 PPI(Pixels Per Inch)를 기반으로 AR/VR(Augmented Reality/Virtual Reality) 애플리케이션에도 활용 가능성이 높다. 미래에는 마이크로 LED 디스플레이가 LCD와 OLED 디스플레이를 대체할 수 있다.
액정 디스플레이(liquid crystal display, LCD)와 유기 발광 다이오드(organic light emitting diode, OLED) 디스플레이의 서로 다른 특성으로 인해, 마이크로 LED 디스플레이는 그레이 스케일 색상을 표시하기 위해 PWM을 사용하여 시간 영역에서 구동된다. 그러나 그레이 스케일 색상을 지정하기 위한 비트 수와 디스플레이 디바이스의 라인 수가 증가하면, 각 픽셀을 구동하는 시간이 짧아져 프로세스를 완료하기에 불충분하다.
가용 데이터 구동 시간을 증가시키기 위한 디스플레이 디바이스의 동작 방법이 제공된다.
제1 측면에 따르면, 디스플레이 디바이스의 동작 방법이 제공되며, 상기 동작 방법은 각각의 프레임에 대해 각각의 픽셀을 구동하는 단계를 포함하며, 상기 디스플레이 디바이스의 복수의 픽셀은 행과 열의 배열로 배치되고, 한 프레임의 기간은 하나 이상의 데이터 섹션(data section)과 하나 이상의 오프 섹션(off-section)을 포함하여 상기 데이터 섹션의 시간 길이의 비율이 2의 거듭제곱의 시퀀스와 실질적으로 동일하며, 각각의 데이터 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련된 ON 기간 또는 OFF 기간에 대응하고, 각각의 오프 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련되지 않은 OFF 기간에 대응한다.
가능한 구현에서, GSU와 Off_section은 다음 식:
Figure pct00001
을 충족하도록 선택되며,
여기서 CYxSF_number는 상기 한 프레임의 기간에 대응하고, SF_number는 한 프레임 내의 서브필드의 수이고 행의 수로 설정되며, CY는 한 서브필드 내의 시간 단위의 수이고 n+1로 설정되며, n은 밝기, 그레이 스케일 색상 또는 휘도를 지정하기 위한 데이터 비트의 수이고, GSU는 최소 ON 기간에 대응하는 시간 단위의 수이고, DSW_sum은 상기 데이터 섹션의 가중치 합이고 2^n-1로 설정되며, Off_section은 오프 섹션에 대응하는 시간 단위의 수이다.
가능한 구현에서, 각각의 프레임에 대해 각각의 픽셀을 구동하는 단계는 펄스 폭 변조펄스 폭 변조(pulse-width modulation, PWM)를 사용하여 각각의 프레임에 대해 각각의 픽셀을 구동하는 단계를 포함한다.
가능한 구현에서, 상기 배열은 상기 디스플레이 디바이스의 일부에 대응한다.
가능한 구현에서, 상기 픽셀은 박막 트랜지스터(thin film transistor, TFT)를 포함한다.
가능한 구현에서, 상기 픽셀은 실리콘 기판을 포함한다.
가능한 구현에서, 상기 ON 기간에는 상기 픽셀에 Vcc가 인가되고, 상기 OFF 기간에는 상기 픽셀에 Vss가 인가된다.
가능한 구현에서, 상기 디스플레이 디바이스는 마이크로 LED 디스플레이이다.
제2 측면에 따라면, 디스플레이 디바이스가 제공되며, 상기 디스플레이 디바이스는, 행과 열의 배열로 배치된 복수의 픽셀 - 한 프레임의 기간은 하나 이상의 데이터 섹션과 하나 이상의 오프 섹션을 포함하여 상기 데이터 섹션의 시간 길이의 비율이 2의 거듭제곱의 시퀀스와 실질적으로 동일하며, 각각의 데이터 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련된 ON 기간 또는 OFF 기간에 대응하고, 각각의 오프 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련되지 않은 OFF 기간에 대응함 -; 및 각각의 프레임에 대해 각각의 픽셀을 구동하도록 구성된 드라이버를 포함한다.
가능한 구현에서, GSU와 Off_section은 다음 식:
Figure pct00002
을 충족하도록 선택되며,
여기서 CY x SF_number는 한 프레임의 주기에 대응하고, SF_number는 한 프레임 내의 서브필드의 수이고 행의 수로 설정되며, CY는 한 서브필드 내의 시간 단위의 수이고 n+1로 설정되며, n은 밝기, 그레이 스케일 색상 또는 휘도를 지정하기 위한 데이터 비트의 수이고, GSU는 최소 ON 기간에 대응하는 시간 단위의 수이고, DSW_sum은 상기 데이터 섹션의 가중치 합이고 2^n-1로 설정되며, Off_section은 상기 오프 섹션에 대응하는 시간 단위의 수이다.
가능한 구현에서, 상기 드라이버는 추가로, 펄스 폭 변조펄스 폭 변조(PWM)를 사용하여 각각의 프레임에 대해 각각의 픽셀을 구동하도록 구성된다.
가능한 구현에서, 상기 배열은 상기 디스플레이 디바이스의 일부에 대응한다.
가능한 구현에서, 상기 픽셀은 박막 트랜지스터(TFT)를 포함한다.
가능한 구현에서, 상기 픽셀은 실리콘 기판을 포함한다.
가능한 구현에서, 상기 ON 기간에는 상기 픽셀에 Vcc가 인가되고, 상기 OFF 기간에는 상기 픽셀에 Vss가 인가된다.
가능한 구현에서, 상기 디스플레이 디바이스는 마이크로 LED 디스플레이이다.
본 발명의 실시예 또는 종래 기술의 기술적 솔루션을 보다 명확하게 설명하기 위해, 이하에서는 실시예 또는 종래 기술을 설명하는 데 필요한 첨부 도면을 간략하게 소개한다.
이하의 설명에서 첨부 도면은 본 발명의 일부 실시예를 도시한 것에 불과하며, 당업자는 여전히 창의적인 노력 없이 이러한 첨부 도면으로부터 다른 도면을 도출할 수 있다.
도 1은 PWM 광 제어의 단순화된 도면을 도시한다.
도 2는 픽셀 구동을 위한 기본적인 PWM 파형의 예를 도시한다.
도 3은 픽셀을 구동하기 위한 파형의 일례를 도시한다.
도 4는 픽셀을 구동하기 위한 파형의 다른 예를 도시한다.
도 5는 16 그레이 스케일에 대한 픽셀 구동 파형의 다른 예를 도시한다.
도 6은 이상적인 이진 섹션(binary section)을 사용하여 픽셀을 구동하기 위한 파형의 예를 도시한다.
도 7은 비트 심도 n=4 및 라인 수 p=13인 경우의 파형의 예를 도시한다.
도 8은 블랭크 서브필드(Blank Sub-field) 구동 시퀀스의 기본 아이디어를 도시한다.
도 9는 비재귀적인 구동 시퀀스 및 재귀적인 구동 시퀀스를 도시한다.
도 10은 비트 심도 n이 4이고 라인 수 p가 13인 픽셀을 구동하기 위한 파형의 일례를 도시한다.
도 11은 블랭크 서브필드 방식에 의한 파형의 다른 예를 도시한다.
도 12는 블랭크 서브필드 방식과 종래 방식의 비트 심도=10인 TDP의 비교를 도시한다.
도 13은 블랭크 서브필드 방식과 종래 방식의 심도=12인 TDP의 비교를 도시한다.
다음은 본 발명의 실시예에서 첨부된 도면을 참조하여 본 발명의 실시예의 기술적 솔루션을 명확하고 완전하게 설명한다. 설명되는 실시예는 본 발명의 실시예의 전부가 아닌 일부에 불과하다. 창의적인 노력 없이 본 발명의 실시예에 기초하여 당업자에 의해 얻어지는 다른 모든 실시예는 본 발명의 보호 범위 내에 속한다.
도 1은 PWM 광 제어의 단순화된 도면을 도시한다. PWM은 발광 다이오드(LED)를 구동하는 데 널리 사용된다. LED는 펄스 폭에 따라 제어되어 LED가 상이한 축적 에너지를 가지게 하고 그런 다음 상이한 휘도를 가지게 하여 상이한 그레이 스케일 색상을 실현한다. PWM은 기간(period) 내의 턴온 비율(turn-on ratio) 또는 듀티 사이클(duty cycle)이라는 것을 변조하는 것이다. 기간 내의 턴온 비율이 높을수록 LED가 취득하는 축적 에너지가 높아지고, LED가 취득하는 축적 에너지가 높을수록 LED가 제공하는 휘도가 더 높아지며, 그 반대의 경우도 마찬가지이다. 디스플레이 애플리케이션의 경우, PWM 기간은 프레임 기간과 동일하게 설정되는 경우가 많다.
픽셀은 지정된 색상 및 지정된 휘도, 그레이 스케일 또는 휘도로 발광하는 회로일 수 있다. 적색, 청색, 및 녹색의 LED 세트가 각각의 픽셀에 사용될 수 있다. 그러나, 본 발명의 실시예는 각각의 LED의 휘도, 그레이 그레이 스케일 또는 휘도를 제어하는 것에 초점을 맞춘다.
도 2는 BAG(Binary Address Group) 방식에 의한 기본 PWM 파형의 예를 도시한다. BAG 방식은 디지털 구동 또는 PWM 방식에 기초한다. 디스플레이 디바이스에서 픽셀을 구동하기 위한 두 가지 상태 신호(1 또는 0)만 있다. 원래의 그레이 스케일 데이터는 n비트 이진 데이터로 변환되고, 그런 다음 PWM 기간은 n개의 시간 섹션으로 나뉜다. 각 시간 섹션의 길이는 동일하지 않지만 작은 것부터 큰 것까지의 시간 길이 관계는 1T, 2T, 4T, 8T, …이다. 마지막 시간 섹션의 길이는 2^(n-1)*T이다. 시간 섹션의 순서는 임의의 순서로 바뀔 수 있다. 유일한 제약은 간 섹션의 총 길이가 (2^n-1)*T이어야 한다는 것이다. 도 2에 도시된 예에서, n=4이고 시간 섹션은 작은 것에서 큰 것으로 배열된다. LED의 총 에너지 또는 휘도는 파형 아래 영역("1"로 표시된 회색 영역)의 합에 비례한다. 하나의 PWM 기간에서 상태를 n번(도 2에서 n은 4) 변경(예: 1T, 2T, 3T 및 4T의 시작에서 상태를 변경)해야만 LED가 구동될 수 있음을 알 수 있고, 2^n 단계(도 2에서 16 단계)의 상이한 에너지 또는 휘도를 획득할 수 있다. 2^n 단계는 그레이 스케일을 표시하는 데 사용될 수 있으며 픽셀 데이터의 비트 심도는 n이다.
위의 각 시간 섹션은 1비트의 데이터에 대응하므로, 이 시간 섹션을 이하에서는 "데이터 섹션"이라고도 하며, 특히 이하의 대부분의 예에서 데이터는 이진 데이터이므로, 이 시간 섹션도 또한 "이진 섹션"이라고 하며, 이 시간 섹션의 길이를 "이진 길이"라고 한다.
일반적으로, 픽셀은 디스플레이 디바이스에서 p행(p개의 스캔 라인)과 q열(q개의 데이터 라인)의 배열로 배치된다. 픽셀은 박막트랜지스터(TFT) 또는 실리콘 기판을 포함할 수 있다. 배열은 디스플레이 디바이스의 전부 또는 일부에 상응할 수 있다. 모든 픽셀은 하나의 프레임 시간에 구동되어야 한다. q의 값은 구동 시간 시퀀스와 무관하며, 구동 시간 시퀀스는 q열에 대해 반복되므로, q는 임의의 숫자일 수 있으며, 이해하기 쉽게 1로 가정될 수 있다.
도 3은 7개의 스캔 라인(7픽셀)을 구동하기 위한 파형의 예를 도시한 것으로, 각각의 픽셀은 3비트로 구동된다(이하, 픽셀 구동을 위한 각각의 파형을 "구동 시퀀스"라고도 함). SF1(sub-field 1), SF2, SF4의 초기 부분에서, 하이(high) 신호는 온(ON)되는 것을 의미하고, 로우(low) 신호는 오프(OFF)되는 것을 의미한다. 즉 상태 변경이 수행된다. 먼저, 각각의 라인은 bit1(최하위 비트(least significant bit, LSB))로 구동된다. 기간 1T 후에, 동일한 라인이 비트 2로 구동된다. 기간 2T 후에, 동일한 라인이 비트 3(최상위 비트(most significant bit, MSB))로 구동된다. 기간 4T 후에, 이 시간 프레임은 종료된다.
이 예에서, 밝기, 그레이 스케일 색상 또는 휘도를 지정하기 위한 비트 수는 n=3이고, bit1, bit2 및 bit3의 가중치 합은 2^n-1은 7이므로, 한 프레임 시간은 7개의 서브필드(sub-field, SF)로 나뉜다. 그러나, SF3, SF5, SF6, SF7에서는 픽셀 구동을 위한 처리가 이루어지지 않는다. 즉 시간의 지속기간이 효율적으로 사용되지 않는다. 이 방법에서 라인 수가 p이면, 구동 데이터에는 p*(2^n-1)개의 SF가 필요하다.
도 4는 효율적인 방식으로 픽셀을 구동하는 다른 예를 도시한다. Scan L1 라인의 픽셀은 비트 1의 경우 SF1에서, 비트 2의 경우 SF2에서, 비트 3의 경우 SF4에서 구동된다. Scan L2 라인의 경우, Scan L1 라인에 비해 하나의 SF가 시프트되고, 픽셀은 비트 1의 경우 SF2에서, 비트 2의 경우 SF3에서, 비트 3의 경우 SF5에서 구동된다. Scan L3 라인의 경우, Scan L2 라인에 비해 하나의 SF가 시프트되고, 픽셀은 비트 1의 경우 SF3에서, 비트 2의 경우 SF4에서, 비트 3의 경우 SF6에서 구동된다. Scan L4 내지 Scan L7에 대해서도 동일한 동작이 반복된다.
이러한 종류의 구동 방식을 "이진 주소 그룹(BAG)" 구동이라고 한다. BAG의 특징은 픽셀 데이터 구동을 위한 작은 기간의 수가 p*n으로, 10, 12, 또는 14와 같이 n이 커질 때 p*(2^n-1)보다 훨씬 작다는 점이다. 도 4의 예에서는 7*3=21개의 데이터 구동 기간이 필요하고, 도 3의 예에서는 7*7=49개의 데이터 구동 기간이 필요한데, 이는 턴온 신호가 있는 SF를 동시에 처리할 수 없기 때문이다.
BAG 방식에 기초하여 한 프레임에서 보다 효율적인 구동 파형이 구축될 수 있다. 행의 수 p는 15이고, 비트 심도 n은 4라고 가정한다. 도 5는 15개 라인의 모든 픽셀에 대해 0에서 15까지 16개 그레이 스케일 또는 16개 선형 스텝에 대한 픽셀을 구동하기 위한 파형의 다른 예를 도시한다.
도 5에서, 한 프레임 시간 TFRAME은 n=4이고 2^n-1이 15이기 때문에 15개의 서브필드 시간 TSF로 분할된다. 따라서 이 예에서 TFRAME은 15*TSF와 같다. 다음으로, 각의 SF는 상태 변화를 위해 비트당 4개의 기간으로 분할된다. 이 기간을 TDP로 표현되는 "가용 데이터 구동 시간"이라고 하며, TDP는 구동 시퀀스를 구축하는 시간 단위이다. 따라서 이 예에서 TSF는 4*TDP와 같다. BAG 방식에서, 각 비트에 대응하는 이진 길이는 주로 SF들을 결합하여 생성된다. Scan L1 라인의 시작 시간을 SF1에 위치하도록 설정하고, 이진 길이의 순서를 1, 2, 4, 8이라고 하면, 상태 변화를 위한 비트 1, 2, 3, 및 4는 각각 SF1, SF2, SF4 및 SF8에 위치한다.
전술한 바와 같이, 하나의 TFRAME에는 15개의 TSF가 있고, 하나의 TSF에는 4개의 TDP가 있다. 따라서 하나의 프레임(또는 하나의 TFRAME)에는 60개의 TDP가 있다. 60개의 TDP는 1에서 60까지 번호가 매겨져 있으며 각 위치는 한 프레임에서의 절대 위치(absolute position, AbsPos)라고 한다. 도 5에서 Scan L1 라인의 경우, 비트 1은 AbsPos 1에, 비트 2는 AbsPos 6에, 비트 3은 AbsPos 15에, 그리고 비트 4는 AbsPos 32에 있다. Scan L2 라인의 경우, 시작점은 이 프레임에서 AbsPos 5에 있는 SF2의 첫 번째 TDP에 있다. Scan L2 라인의 비트 1, 2, 3, 및 4는 AubPos 5, 10, 19, 및 36에 위치한다. Scan L3 라인에서 Scan L15 라인까지의 경우, 비트 1, 2, 3, 및 4는 유사하게 위치한다. 비트 1, 2, 3, 및 4의 유지 상태의 기간은 각각 1x, 2x, 4x, 및 8x(1, 2, 4, 및 8의 배수, 다시말해, 2의 거듭제곱의 시퀀스)가 될 것으로 예상된다. 그러나, 실제 기간은 아래 표 1에 나타낸 바와 같이 5*TDP, 9*TDP, 17*TDP, 29*TDP이다. 예를 들어, Scan L1 라인의 경우, 29*TDP는 현재 프레임의 SF8의 비트 4와 다음 프레임의 SF1의 비트 1 사이의 시간 길이에서 나온다는 점에 유의해야 한다. 일련의 값 5, 9, 17 및 29는 이진법 관계 1x, 2x, 4x 및 8x를 따르지 않는다(표 1에서 "배수" 열은 "이진 섹션 1"에 대한 "이진 섹션 1" 내지 "이진 섹션 4" 및 "합"의 비를 "이진 섹션 1"의 배수로 나타냄). 이 솔루션에는 오차가 있다. 따라서 순차적인 이진 섹션은 이상적이지 않다.
Figure pct00003
표 1. 기본 BAG 방식에 의한 이진 섹션 길이(비트 심도=4, 라인=15)
도 6은 이상적인 이진 섹션으로 픽셀을 구동하기 위한 파형의 일례를 도시한다. 위와 같이 비이상적인 이진 섹션의 문제를 해결하기 위해, 구동 파형은 수정된다. 이 예에서, 비트 심도 n은 4이고 라인 수는 12개이다. 먼저, SF는 4개 기간이 아닌 5개 기간으로 나뉜다. 이는 TSF가 5*TDP와 같음을 의미한다. 하나의 SF에서 기간의 수는 사이클의 수(CY)로 정의된다. 따라서, CY는 비트 심도+1인 n+1로 설정된다. 둘째, 그레이 스케일 유닛(grey scale unit, GSU)이 결정된다. GSU는 최소 이진 섹션에 대응하는 TDP의 수에 대응한다. 이 경우, 이상적인 이진 섹션의 시퀀스를 구축하기 위해, 이진 섹션의 전체 길이는 1+2+4+8=15이기 떼문에, 15의 배수가 될 것이다. 라인 수는 12이고 GSU는 4로 선택된다. GSU의 시간 길이가 4*TDP이므로, 이진 섹션의 총 길이는 4*15로 60이다. 따라서, TFRAME=60*TDP이다. CY=5, 각 TSF는 5*TDP이므로, 한 프레임에는 12개의 SF가 있으며, 따라서 각각의 SF는 한 라인의 시작점일 수 있다. 따라서 이것은 n=4이고 라인 수=12인 경우에 이상적인 이진 섹션을 갖는 솔루션이다.
게다가, 기본 BAG 방식(도 5)과 이상적인 이진 섹션을 갖는 BAG 방식(도 6) 사이에는 한 가지 차이점이 있다. 우리는 하나의 SF에서 모든 TDP가 도 5에서 픽셀을 구동하기 위해 사용됨을 관찰할 수 있다. 그러나 도 6에는 픽셀 구동에 사용되지 않는 하나의 TDP가 있다. 모든 SF에서 두 번째 TDP 위치가 그것이다. 픽셀을 구동하지 않는 TDP는 각각의 SF에서 "유휴(idle)" 기간이다. 이상적인 이진 섹션을 갖는 BAG 방식을 사용하려고 할 때 타이밍에서의 희생은 불가피하다.
하나의 SF에서 TDP 위치는 아래에서 쉽게 기술하기 위해 상대 위치(relative position, RelPos)로 정의된다. 각각의 AbsPos에 대해, AbsPos와 RelPos 사이의 관계는 다음과 같다:
Figure pct00004
...... (1)
여기서 AbsPos는 k번째 SF에 속한다.
표 2는 도 6의 파형에서 각각의 서브필드 및 각각의 RelPos에 대해 ON되는 되는 라인 번호를 나타낸다. 파형 시퀀스가 길어지고 라인이 크게 증가할 때 확인하기 쉽다. 표 3은 이상적인 이진 섹션을 갖는 BAG 방식에 의한 이진 섹션 길이를 나타낸다(비트 심도=4, 라인 수=12).
Figure pct00005
표 2. 이상적인 이진 섹션을 갖는 BAG 방식에 의해 ON되는 라인 번호(비트 심도=4, 라인=12)
Figure pct00006
표 3. 이상적인 이진 섹션을 갖는 BAG 방식에 의한 이진 섹션 길이(비트 심도=4, 라인=12)
도 6의 픽셀을 구동하기 위한 파형은 이상적인 이진 섹션을 보여주며, 밝기 관계는 p개의 행을 갖는 디스플레이 디바이스에 대해 올바르다. 그러나, 주요 문제는 가용 데이터 구동 시간 TDP가 짧고 전체 구동 동작(driving action)을 완료하기 어렵다는 것이다. 또한 어떤 경우에는 이상적인 이진 섹션이 가장 최적화된 방식으로 지속 시간을 사용할 수 없다.
추가 논의를 위해, 이 BAG 방식은 다음 수학 식으로 요약된다:
Figure pct00007
...... (2)
DSW_sum은 모든 데이터 섹션(이진 섹션)의 가중치의 합인 "데이터 섹션 가중치 합"을 의미한다. 예를 들어, n = 4인 경우 모든 이진 섹션의 가중치 합은 1+2+4+8=15이다. 모든 BAG 솔루션은 식 (2)와 다음 식 (3)을 충족해야 한다:
Figure pct00008
...... (3)
프레임 레이트가 결정되면 TFRAME이 고정되기 때문에, TDP는 각 라인의 픽셀을 구동하는 기간이다. CY는 비트 심도 n에 따라 달라진다. 구동을 위해 TDP를 증가시켜야 하면, SF 수를 줄여야 한다. 그러나, 도 6의 예에서 알 수 있듯이, 각 라인은 한 프레임에 한 번씩 구동되어야 하기 때문에, SF 수는 라인 수보다 작을 수 없다. 따라서 BAG 솔루션을 찾는 원리는 식 (2) 및 다음 식 (4)를 충족하는 최소 GSU를 찾는 것이다:
SF ≥ 라인 수 ...... (4)
많은 수의 비트를 사용하여, 비트 심도 n=12, 라인 수=630이라고 가정한다. 그러면 CY는 13인 n+1이 되어야 하고, DSW_sum은 1+2+4+ … 1024+2048=4095이다. 식 (4)에 따르면, 최소 GSU는 2이어야 하고, SF 수는 2x4095/13=630이 되어, SF ≥ 라인 수를 충족한다.
TDP는 식 (2) 및 (3)으로부터 다음과 같이 도출될 수 있다:
Figure pct00009
...... (5)
CY=13 및 SF_number=630인 식 (5)에 따르면, TDP는 (TFRAME/630/13)=(TFRAME/8190)으로 계산된다. 프레임 레이트=60Hz, TFRAME=1/60s라고 가정한다. 그러면 TDP는 2.035us이다. 더 나쁜 경우에는, 픽셀을 구동하기에 충분하지 않을 수 있다. 따라서 더 긴 TDP를 제공하고 각각의 픽셀에 대한 올바른 그레이 스케일을 제공하는 방법을 찾아야 한다.
도 7은 비트 심도 n=4, 라인 수 p=13인 경우의 파형의 일례를 도시한다. 도 6에서 라인 수는 12이고, GSU는 4이며, 도 6에서 12개 라인에 대한 시작점이 될 수 있는 SF는 12개뿐이다. 이 경우 라인 수가 13개이므로, 동일한 GSU는 사용되지 않는다. 이러한 종류의 BAG 방식에서는 SF의 개수가 라인의 개수보다 많을 필요가 있다. 그렇지 않으면 모든 라인의 픽셀을 성공적으로 구동할 수 없다.
이 경우 GSU=6이 선택된다. GSU의 시간 길이는 6*TDP이다. 그러면, 이진 섹션의 총 길이는 6*15 즉 90이다. 따라서 이 경우 TFRAME=90*TDP이다. CY = 5이므로, 각각의 TSF는 5*TDP이고, 한 프레임에 18개의 SF가 있고 ,각각의 SF는 한 라인의 시작점일 수 있다. 따라서, 이것이 n=4이고 라인 수=13인 경우 이상적인 이진 섹션으로 픽셀을 구동하기 위한 솔루션이다. 이러한 종류의 솔루션을 위해서는 항상 최소 SF를 찾아야 하며 SF 수는 라인 수보다 크거나 같아야 한다. 이 솔루션의 파형은 도 7에 도시되어 있다.
도 6에서 TDP는 (TFRAME/60)이고, 도 7에서 TDP는(TFRAME/90)이다. 비트 심도와 라인 수가 커질수록 TDP는 짧아지고 픽셀을 올바르게 구동하기에 충분하지 않다.
표 4는 도 7의 파형에서 각각의 서브필드 및 각각의 RelPos에 대해 ON되는 라인의 번호를 나타낸다. 표 5는 이상적인 이진 섹션(비트 심도=4, 라인 수=13)을 가진 BAG 방식에 의한 이진 섹션 길이를 나타낸다.
Figure pct00010
표 4. 이상적인 이진 섹션을 가진 BAG 방식에 의해 ON될 라인 번호(비트 심도=4, 라인=13)
Figure pct00011
표 5. 이상적인 이진 섹션이 있는 BAG 체계에 의한 이진 섹션 길이(비트 심도=4, 라인=13)
도 6 및 도 7의 경우, 가용 데이터 구동 시간(TDP)이 픽셀을 성공적으로 구동시키기에는 부족할 가능성이 있으며, 라인 수가 12개에서 13개로 증가하는 경우, SF 수는 12개에서 18개로 증가한다. SF의 번호가 13, 14, ..., 17인 것에 대한 솔루션이 없으므로, 이상적인 이진 섹션을 가진 SF의 번호는 연속적이지 않다. 한 프레임의 지속 시간을 낭비하는 것이므로 구동 시퀀스의 타이밍에 개선의 여지가 있다.
다음은 "블랭크 서브필드" 구동 시퀀스를 설명한다. 주로, 아이디어는 구동 시퀀스에서 이진 섹션 뒤에 오프 섹션(off section)을 추가하는 것이다. 오프 섹션은 확장될 수 있다. 오프 섹션이 확장됨에 따라, 한 프레임 내의 SF 수가 증가한다. 오프 구간의 적절한 시간 길이는 SF 수가 라인 수와 같아지도록 선택되며, 이에 따라 SF 수는 모든 라인을 구동하기에 충분하고, BAG 방식보다 지속 시간이 효율적으로 사용된다. 이 블랭크 서브필드 방식의 TDP는 BAG 방식보다 길 수 있으며, 이진 섹션은 여전히 이진 관계를 따른다.
도 8은 블랭크 서브필드 구동 시퀀스의 기본 아이디어를 도시한다. 도 8은 2행(또는 2라인)의 구동 시퀀스를 도시한다. 이 예에서 비트 심도 n=4이다. 종래의 BAG 방식 아이디어에서, n이 4이기 때문에 구동 시퀀스에는 4개의 이진 섹션만 있다. 4개의 이진 섹션 모두 사용자에 의해 정의되는 데이터로 픽셀을 구동하기 위한 것이다. 행 1의 데이터 워드가 2진 코드로 0101이면, 4개의 이진 섹션은 0101과 관련된 전압 신호로 행 1의 픽셀을 구동한다. 전압 VCC가 '1'을 나타내고, 전압 VSS가 '0'을 나타낸다고 가정하면, 4개의 이진 섹션은 VCC, VSS, VCC, VSS 순서로 행 1을 구동한다. 첫 번째 VCC는 LSB이고 마지막 VSS는 MSB임에 유의해야 한다. 행 2의 경우, 행 2의 데이터 워드는 1110이고, 4개의 이진 섹션은 VSS, VCC, VCC, VCC 순서로 행 1을 구동한다.
블랭크 서브필드 구동 시퀀스에서는 추가 섹션(extra section)이 추가된다. 도 8에서 추가 섹션은 오프 섹션이며 이진 섹션 뒤에 놓인다. 오프 구간은 항상 해당 픽셀의 데이터 워드와 관계가 없는 '0'으로 픽셀을 구동한다. 이 오프 구간은 OFF 신호인 '0'으로 픽셀을 구동하기 때문에,
마이크로 LED, OLED 또는 PWM 제어에 의해 구동될 수 있는 임의의 도구와 같은 모든 디스플레이 디바이스에서 이전의 4개의 이진 섹션에 의해 그레이 스케일이 변화되지 않는다.
행 1은 VCC, VSS, VCC, VSS 및 VSS로 구동된다. 행 2는 VSS, VCC, VCC, VCC 및 VSS로 구동된다. 행 2에서, VCC의 값은 VSS보다 크거나 작을 수 있다. 또한 VCC 및 VSS는 양의 전압 또는 음의 전압으로 제한되지 않는다. P 채널 TFT를 구동하는 경우, OFF 전압 VSS의 값이 VCC보다 클 수 있다.
블랭크 서브필드 방식으로 디스플레이 디바이스의 파형 배치를 구축하는 경우, 이진 섹션의 구동 시퀀스느 두 가지 경우, 즉 재귀적인 경우(recursive)와 비재귀적인 경우(non-recursive)가 있다. 재귀적인 경우에는 주행 시퀀스에 오프 섹션을 추가하기 전에 한 가지 조치를 더 취해야 한다.
도 9는 이진 섹션과 오프 섹션을 하나의 프레임에 배치하는 방법을 도시한다. 재귀적인 경우는 구동 시퀀스의 이진 섹션의 총 길이가 CY의 배수인 경우로 정의된다. 구동 시퀀스의 이진 섹션의 총 길이가 CY의 배수가 아닌 경우, 비재귀적인 경우이다. 도 9의 아랫 부분에 있는 재귀적인 경우의 구동 시퀀스에서, 이진 섹션의 시작점의 RelPos와 이진 섹션의 끝 바로 옆 위치의 RelPos가 동일하다. 이는 구동 시퀀스에서 이진 섹션의 길이가 CY로 나누어질 수 있기 때문이며, CY는 하나의 SF에서 시간 단위(TDP)의 수이다. 다음 구동 시퀀스의 시작점은 재귀적인 사례의 (1)에서 점선 화살표로 표시된 바와 같이, 동일한 RelPos에 있다. 그래서, 재귀적인 경우라고 한다. 한편, 도 9의 윗 부분에서, 점선 화살표로 표시된 바와 같이, 구동 시퀀스에서 이진 섹션의 길이가 CY로 나누어지지 않는 경우는 비재귀적인 경우이다.
비재귀적 경우에는 이진 섹션 뒤에 오프 섹션을 추가하고, 오프 섹션을 충분한 길이로 확장하기만 하면 된다. 일반적으로, 오프 섹션은 SF 수가 라인 수와 같아지도록 확장된다. 그러면 타이밍 효율이 최고가 될 것이다.
재귀적인 경우에는 별도의 조치가 필요하다. MSB에 대응하는 이진 섹션은 한 단위의 길이만큼 줄어든다. 이 길이 단위는 일반적으로 GSU이다. 세부 단계는 도 9의 아랫 부분에 도시되어 있다. n=4인 간단한 경우이다. (1) 구동 시퀀스가 재귀적이라고 판단하고, (2) MSB에 대응하는 이진 섹션에서 하나의 GSU를 잘라내고, 구동 시퀀스를 비재귀적으로 만들고, (3) 이진 섹션 뒤에 오프 섹션을 추가하고, 오프 섹션을 충분한 길이로 확장한다.
이하에서는 디스플레이 디바이스에 대한 구동 시퀀스의 예를 보여 준다.
도 20은 비트 심도 n이 4이고 라인 수 p가 13인 픽셀을 구동하기 위한 파형의 예를 도시한다. 이 조건은 도 7의 예와 동일하다. 이 두 가지 예를 비교하여 차이점을 찾을 수 있다.
먼저, GSU를 4로 설정한다. 이진 섹션의 길이는 4, 8, 16, 32이다. 이진 섹션의 합은 60이다. 시퀀스는 AbsPos가 1이고, RelPos가 1일 때부터 시작한다고 계산할 수 있다. 이진 섹션의 끝 바로 옆 위치의 AbsPos는 61이고, RelPos도 1이다. 값 61은 1+60로부터 계산된다. 두 RelPos가 동일하므로 재귀적인 경우이다.
둘째, 이진 섹션은 비재귀적으로 만들어진다. MSB에 대응하는 이진 섹션은 GSU와 MSB에 대응하는 가중치인 8을 곱하여 계산된다. MSB에 대응하는 이진 섹션의 길이에서 GSU를 빼는 대신, 비재귀적 이진 섹션의 길이는 다음과 같이 계산된다: 8에서 1을 빼면 7이 되고 GSU에 7을 곱하면 28이 된다. 이후, 이진 섹션의 끝 바로 옆 위치의 RelPos는 2이다.
셋째, 이진 섹션 뒤에 오프 섹션이 추가된다. 라인 수가 13개이므로, 오프 섹션이 9*TDP 길이로 확장된다. SF 수는 13이 되고 13라인 구동에 완벽하게 적합하다.
도 7과 도 20의 파형을 비교하면, 블랭크 서브필드 방식에서는 13개의 SF만이 필요하지만, "BAG 방식"에서는 18개의 SF가 필요함을 알 수 있다. 픽셀을 구동하기 위한 TDP는 도 7에서 TDP는 (TFRAME/90)이고 도 20에서 TDP는 (TFRAME/65)이기 때문에 18/13로 확대된다.
표 6은 블랭크 서브필드 방식(비트 심도=4, 라인 수=13)으로 온(ON)될 라인 번호를 나타낸다. 표 7은 블랭크 서브필드 방식(비트 심도=4, 라인 수=13)에 의한 이진 섹션 길이를 나타낸다.
Figure pct00012
표 6. 블랭크 서브필드 방식으로 ON될 라인 번호(비트 심도=4, 라인=13)
Figure pct00013
표 7. 블랭크 서브필드 방식에 의한 이진 섹션 길이(비트 심도=4, 라인 수=13)
도 21은 블랭크 서브필드 방식에 의한 파형의 다른 예를 도시한다. 이 예에서 비트 심도는 4이고 라인 수는 14(CY=5, SF_number=14, DSW_sum=15 및 Off_section=14)이다. 라인 수는 도 20의 예보다 1개 많다. 블랭크 서브필드 방식에 의해, 라인 수에 맞게 SF 수를 조절할 수 있으며, 종래의 BAG 방식보다 더 많은 가용 데이터 구동 시간(TDP)을 얻을 수 있다.
표 8은 블랭크 서브필드 방식으로 ON 라인 번호를 나타낸다(비트 심도=4, 라인 수=14). 표 9는 블랭크 서브필드 방식에 의한 이진 센션 길이를 나타낸다(비트 심도=4, 라인 수=14).
Figure pct00014
표 8. 블랭크 서브 필드 방식에 의해 ON될 라인 번호(비트 심도=4, 라인=14)
Figure pct00015
표 9. 공백 서브필드 방식에 의한 이진 섹션 길이(비트 심도=4, 라인=14)
표 10은 블랭크 서브필드 구동의 다른 예를 나타낸다. 이 예에서, 비트 심도는 10이고 라인 수는 960개이다. 이 조건은 실제 디스플레이 디바이스에 더 가깝다. 비트 심도와 라인 수가 증가함에 따라 픽셀 구동을 위한 완전한 파형을 표시하기가 너무 어렵다. 그래서 도면에는 파형을 나타내지 않고, 표 10에는 ON될 라인 번호만 나타냈다. 이 표는 각 TDP에서 어떤 라인이 ON되는지를 나타낸 것이다. 표의 각 값은 TDP 위치에서 어떤 라인이 ON이 되는지를 나타낸다. TDP 위치는 특정 SF에서의 특정 RelPos에 있다. 파형과 표의 관계는 도 20과 표 6, 그리고 도 21과 표 8과 같다.
표 10에서, GSU로 10이 선택된다. n=10이기 때문에, 이진 섹션의 가중치 합(DSW_sum)=1+2+4+…+256+512=1023이므로, 이진 섹션의 길이는 10*1023=10,230이다. 이것은 재귀적인 경우이며 이진 섹션의 길이는 1023-1=1022로 수정되어야 한다. 따라서, 이진 섹션의 보정된 길이는 10*1022=10,220이다. n=10인 경우, CY는 11로 설정된다. 블랭크 서브필드 방식의 경우, SF의 개수는 SF 수와 동일하게 설정되어 최적의 시간 사용 효율을 얻는다. 따라서 SF 수는 960개이다. 한 프레임의 총 TDP 수는 960*11=10,560이다. 이 디스플레이 디바이스의 프레임 레이트가 60Hz이면, 1/60/10560=1.578us의 가용 데이터 구동 시간 TDP를 얻을 수 있다. 블랭크 서브필드 방식에 대한 TDP 계산식은 다음과 같다:
Figure pct00016
...... (6)
Figure pct00017
...... (7)
오프 섹션의 길이는 GSU에 CY와 블랭크 서브필드(BSF)에 포함된 TDP의 수(식 7에서 "BSF_number")의 곱을 더한 것이다. 마지막으로, 이진 섹션의 길이는 10,220이고; 오프 섹션의 길이는 10,560-10,220=340이다. 이와 같이, GSU 및 Off_section(오프 섹션의 길이)은 다음 식을 충족하도록 선택된다: CYxSF_number=GSUx(DSW_sum-1)+Off_section, 여기서 SF_number는 한 프레임 내의 SF 수이다. 표 10의 완전한 파형에서, 한 프레임의 Scan L1 라인의 시작점은 AbsPos=1로 설정된다. 이진 섹션의 순서는 다음 시리즈로 설정된다: 1x, 2x, 4x, 8x, …, 256x, 511x, 오프 섹션.
Figure pct00018
표 10. 블랭크 서브필드 구성표에 의해 ON될 라인 번호(비트 심도=10, 라인=960)
표 11은 비트 심도가 12이고 라인 수가 960개인 경우의 예이다. 표 10의 예와 비교하여 비트 심도는 2비트 증가하고 동일한 라인 수가 유지된다. 이 경우, GSU로서 3인 선택된다. n=12이고, 1+2+4+…+1024+2048=4095이므로, 이진 섹션의 길이는 3*4095=12,285이다. 이것은 재귀적인 경우이며 이진 섹션의 길이는 4095-1=4094로 수정되어야 한다. 따라서 이진 섹션의 보정된 길이는 3*4094=12,282이다. n=12인 경우, CY는 13으로 설정된다. 블랭크 서브필드 구동의 경우, SF 수는 최적의 시간 사용 효율을 얻기 위해 라인 수와 동일하게 설정된다. 따라서, SF 수는 960개이다. 한 프레임의 총 TDP 수는 960*13=12,480이다. 이 디스플레이 디바이스의 프레임 레이트가 60Hz이면, 가용 데이터 구동 시간 TDP는 1/60/12560=1.335us이다.
오프 섹션의 길이는 GSU에 CY와 BSF(Blank Sub-field)의 수의 곱을 더한 것이다. 마지막으로, 이진 섹션의 길이는 12,282이고, 오프 섹션의 길이는 12,480-12,282=198이다. 표 11의 완전한 파형에서, 한 프레임의 Scan L1 라인의 시작점은 AbsPos=1로 설정된다. 이진 섹션의 순서는 다음 시리즈로 설정된다: 1x, 2x, 4x, 8x, … , 1024x, 2047x, 오프 섹션.
Figure pct00019
표 11. 블랭크 서브필드 방식에 의해 ON될 라인 번호(비트 심도=12, 라인=960)
적용 시나리오로서, 본 발명의 실시예는 주로 마이크로 LED 디스플레이 디바이스를 구동하기 위해 사용될 수 있다. 마이크로 LED 디스플레이뿐만 아니라 쌍안정 방출 디바이스(bi-stable emission device)가 있는 디스플레이 디바이스와 같은 다른 디스플레이 디바이스도 PWM 제어로 구동할 수 있다. 제품의 관점에서 볼 때, 본 발명의 실시예는 소비자 전자 제품, 자동차 및 산업 제품의 모든 종류의 디스플레이에 사용될 수 있다.
마이크로 LED 디스플레이 디바이스의 경우, 행의 수*열의 수가 p*q이고, 본 발명의 실시예의 블랭크 서브필드 방식은 이진 섹션들 및 적어도 하나의 오프 섹션을 포함하는 픽셀을 구동하기 위한 구동 시퀀스를 제공할 수 있다. 이진 섹션은 일반적으로 이진 관계를 갖지만 이진 관계에만 한정되지 않는다. 블랭크 서브필드방식에서는 이진 섹션들 간에 이진(2-carry, 2캐리) 관계 외에 3캐리, 4캐리, 또는 m캐리 관계도 사용할 수 있다. m캐리 시스템은 데이터 섹션이 1, m, m^2, m^3, …의 다중 관계를 가짐을 의미한다.
본 발명의 실시예에 따르면, 디스플레이 디바이스의 배열 내의 모든 p*q개 픽셀은 올바른 그레이 스케일 색상을 표시할 수 있고, 가용 데이터 구동 시간은 최적화된 방식으로 배열된다.
본 발명의 실시예에 따른 효과 및 이점은 다음과 같다.
본 발명의 실시예들의 가장 중요한 개선점은 가용 데이터 구동 시간 TDP가 증가된 것이다. TDP가 클수록 올바른 데이터 또는 전압으로 각각의 픽셀을 더 쉽게 구동할 수 있다. 따라서 마이크로 LED의 색 성능이 향상된다.
BAG 방식의 경우, TDP를 계산하는 식은 다음과 같다.
Figure pct00020
...... (5)
블랭크 서브필드 방식에 대한 표 10을 참조하여 앞서 설명된 바와 같이, TDP를 계산하는 식은 다음과 같다:
Figure pct00021
...... (6)
비트 심도가 10이고 라인 수가 960인 경우, BAG 방식의 경우, DSW_sum은 1023이고, CY는 11이고, GSU는 12로 선택되어 식 (2)에 따라 1023*12/11=1116이 된다. 1116은 BAG 방식에서의 960보다 크거나 같은 SF의 최소 개수이다. 따라서 TFRAME은 1/60, CY=11, SF_number=1116인 식 (5)에 따라 TDP는 1/60/11/1116=1.358us이다. 반대로, 블랭크 서브필드방식의 TDP는 Off_section=12인 식 (6)에 따라 1.578us로 계산되며, BAG 방식의 TDP보다 16% 더 길다.
비트 심도가 12이고 라인 수가 960인 경우, BAG 방식의 경우, DSW_sum은 4095이고, CY는 13이고, GSU는 4로 선택되어 식 (2)에 따라 4095*4/13=1260이 된다. 1260은 BAG 방식에서 960보다 크거나 같은 최소 SF 수이다. 따라서 TFRAME은 1/60, CY=13, SF_number=1260인 식 (5)에 따라 TDP는 1/60/13/1260=1.018us이다. 반대로, 블랭크 서브필드 방식의 TDP는 Off_section=4인 식 (6)에 따라 1.335us로 계산되며, BAG 방식의 TDP보다 31% 더 길다.
표 12 내지 표 14는 다음의 경우 BAG 방식(BSF 없음)에서 블랭크 서브필드 방식으로의 TDP 개선을 나타낸다: 표 12에서 비트 심도는 4이고 라인 수는 13이며, 표 13에서 비트 심도는 10이고 라인 수는 960이며, 표 14에서 비트 심도는 12이고 라인 수는 960이다.
Figure pct00022
표 12. 블랭크 서브필드 방식에 의한 TDP 개선(비트 심도=4)
Figure pct00023
표 13. 블랭크 서브필드 방식에 의한 TDP 개선(비트 심도=10)
Figure pct00024
표 14. 블랭크 서브필드 방식에 의한 TDP 개선(비트 심도=12)
표 12 내지 표 14는 블랭크 서브필드방식을 사용함으로써 SF 수가 항상 라인 수와 동일하게 설정될 수 있음을 보여준다. 그러면 구동 시퀀스에서 더 큰 가용 데이터 구동 시간을 얻는다. 디스플레이 해상도가 다른 경우, 라인 수가 다르다.
도 22 및 도 23은 라인 수가 800에서 1,300까지인 다른 디스플레이 디바이스에 대해 블랭크 서브필드방식과 종래 방식의 TDP를 비교한 것이다. x축은 디스플레이 디바이스의 라인 수를 나타내고 y축은 가용 데이터 구동 시간 TDP을 나타낸다. 블랭크 서브필드 방식의 경우 그래프의 모양이 연속적이고 종래 방식의 경우 비연속적인 것을 관찰할 수 있다. 일정 수의 라인에 대해, 수직 방향의 차이는 블랭크 서브필드 방식에 의해 종래 방식보다 TDP가 개선되었음을 나타낸다. 본 발명의 실시예의 타이밍 개선은 약 0% 내지 35%이며, 디스플레이 디바이스의 라인 수에 의존한다.
본 발명의 실시예는 마이크로 LED 디스플레이뿐만 아니라 PWM 제어, 디지털 구동 또는 아날로그와 디지털의 결합 구동을 사용하는 다른 재료의 디스플레이 디바이스에도 적용될 수 있다.
이상에 개시된 것은 본 발명의 예시적인 실시예에 불과하며, 본 발명의 보호 범위를 제한하려는 의도가 아님은 명백하다. 당업자는 전술한 실시예 및 본 발명의 청구범위에 따라 이루어진 등가의 수정을 구현하는 프로세스의 전부 또는 일부가 본 발명의 범위 내에 속함을 이해할 수 있을 것이다.

Claims (16)

  1. 디스플레이 디바이스의 동작 방법으로서,
    각각의 프레임에 대해 각각의 픽셀을 구동하는 단계를 포함하며, 상기 디스플레이 디바이스의 복수의 픽셀은 행과 열의 배열로 배치되고, 한 프레임의 기간은 하나 이상의 데이터 섹션(data section)과 하나 이상의 오프 섹션(off-section)을 포함하여 상기 데이터 섹션의 시간 길이의 비율이 2의 거듭제곱의 시퀀스와 실질적으로 동일하며, 각각의 데이터 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련된 ON 기간 또는 OFF 기간에 대응하고, 각각의 오프 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련되지 않은 OFF 기간에 대응하는,
    디스플레이 디바이스의 동작 방법.
  2. 제1항에 있어서,
    GSU와 Off_section은 다음 식:
    Figure pct00025

    을 충족하도록 선택되며,
    여기서 CYxSF_number는 상기 한 프레임의 기간에 대응하고, SF_number는 한 프레임 내의 서브필드의 수이고 행의 수로 설정되며, CY는 한 서브필드 내의 시간 단위의 수이고 n+1로 설정되며, n은 밝기, 그레이 스케일 색상 또는 휘도를 지정하기 위한 데이터 비트의 수이고, GSU는 최소 ON 기간에 대응하는 시간 단위의 수이고, DSW_sum은 상기 데이터 섹션의 가중치 합이고 2^n-1로 설정되며, Off_section은 Off-section에 대응하는 시간 단위의 수인, 디스플레이 디바이스의 동작 방법.
  3. 제1항 또는 제2항에 있어서,
    각각의 프레임에 대해 각각의 픽셀을 구동하는 단계는 펄스 폭 변조펄스 폭 변조(pulse-width modulation, PWM)를 사용하여 각각의 프레임에 대해 각각의 픽셀을 구동하는 단계를 포함하는, 디스플레이 디바이스의 동작 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 배열은 상기 디스플레이 디바이스의 일부에 대응하는, 디스플레이 디바이스의 동작 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 픽셀은 박막 트랜지스터(thin film transistor, TFT)를 포함하는, 디스플레이 디바이스의 동작 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 픽셀은 실리콘 기판을 포함하는, 디스플레이 디바이스의 동작 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 ON 기간에는 상기 픽셀에 Vcc가 인가되고, 상기 OFF 기간에는 상기 픽셀에 Vss가 인가되는, 디스플레이 디바이스의 동작 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 디스플레이 디바이스는 마이크로 LED 디스플레이인, 디스플레이 디바이스의 동작 방법.
  9. 디스플레이 디바이스로서,
    행과 열의 배열로 배치된 복수의 픽셀 - 한 프레임의 기간은 하나 이상의 데이터 섹션과 하나 이상의 오프 섹션을 포함하여 상기 데이터 섹션의 시간 길이의 비율이 2의 거듭제곱의 시퀀스와 실질적으로 동일하며, 각각의 데이터 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련된 ON 기간 또는 OFF 기간에 대응하고, 각각의 오프 섹션은 지정된 밝기, 그레이 스케일 색상 또는 휘도와 관련되지 않은 OFF 기간에 대응함 -; 및
    각각의 프레임에 대해 각각의 픽셀을 구동하도록 구성된 드라이버
    를 포함하는 디스플레이 디바이스.
  10. 제9항에 있어서,
    GSU와 Off_section은 다음 식:
    Figure pct00026

    을 충족하도록 선택되며,
    여기서 CYxSF_number는 상기 한 프레임의 기간에 대응하고, SF_number는 한 프레임 내의 서브필드의 수이고 행의 수로 설정되며, CY는 한 서브필드 내의 시간 단위의 수이고 n+1로 설정되며, n은 밝기, 그레이 스케일 색상 또는 휘도를 지정하기 위한 데이터 비트의 수이고, GSU는 최소 ON 기간에 대응하는 시간 단위의 수이고, DSW_sum은 상기 데이터 섹션의 가중치 합이고 2^n-1로 설정되며, Off_section은 Off-section에 대응하는 시간 단위의 수인, 디스플레이 디바이스.
  11. 제9항 또는 제10항에 있어서,
    상기 드라이버는 추가로, 펄스 폭 변조펄스 폭 변조(PWM)를 사용하여 각각의 프레임에 대해 각각의 픽셀을 구동하도록 구성되는, 디스플레이 디바이스.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 배열은 상기 디스플레이 디바이스의 일부에 대응하는, 디스플레이 디바이스.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 픽셀은 박막 트랜지스터(TFT)를 포함하는, 디스플레이 디바이스.
  14. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 픽셀은 실리콘 기판을 포함하는, 디스플레이 디바이스.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서,
    상기 ON 기간에는 상기 픽셀에 Vcc가 인가되고, 상기 OFF 기간에는 상기 픽셀에 Vss가 인가되는, 디스플레이 디바이스.
  16. 제9항 내지 제15항 중 어느 한 항에 있어서,
    상기 디스플레이 디바이스는 마이크로 LED 디스플레이인, 디스플레이 디바이스.
KR1020237007514A 2020-08-06 2020-08-06 디스플레이 디바이스의 블랭크 서브필드 구동 방법 KR20230047156A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/107384 WO2022027428A1 (en) 2020-08-06 2020-08-06 Blank sub-field driving method for a display device

Publications (1)

Publication Number Publication Date
KR20230047156A true KR20230047156A (ko) 2023-04-06

Family

ID=80119743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237007514A KR20230047156A (ko) 2020-08-06 2020-08-06 디스플레이 디바이스의 블랭크 서브필드 구동 방법

Country Status (6)

Country Link
US (1) US20230230520A1 (ko)
EP (1) EP4182913A4 (ko)
JP (1) JP2023536928A (ko)
KR (1) KR20230047156A (ko)
CN (1) CN115380322A (ko)
WO (1) WO2022027428A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089731A (ja) * 1998-09-11 2000-03-31 Matsushita Electric Ind Co Ltd Ｓｔｎ型液晶表示装置
JP4030863B2 (ja) 2002-04-09 2008-01-09 シャープ株式会社 電気光学装置、それを用いた表示装置、その駆動方法、並びに、その重みの設定方法
JP2005099712A (ja) 2003-08-28 2005-04-14 Sharp Corp 表示装置の駆動回路および表示装置
JP4393980B2 (ja) * 2004-06-14 2010-01-06 シャープ株式会社 表示装置
JP5307527B2 (ja) * 2008-12-16 2013-10-02 ルネサスエレクトロニクス株式会社 表示装置、表示パネルドライバ、及びバックライト駆動方法
KR101325314B1 (ko) * 2009-12-11 2013-11-08 엘지디스플레이 주식회사 액정표시장치
JP5849538B2 (ja) * 2011-08-31 2016-01-27 ソニー株式会社 駆動回路、表示装置、および表示装置の駆動方法
CN107256691B (zh) * 2017-08-10 2019-09-27 深圳市华星光电半导体显示技术有限公司 Oled显示装置的数位驱动方法及***
CN111149148B (zh) * 2017-10-19 2022-04-12 华为技术有限公司 显示设备的脉宽调制
CN110599948A (zh) * 2019-08-28 2019-12-20 深圳市华星光电半导体显示技术有限公司 显示装置的驱动方法
CN111179819A (zh) * 2020-02-22 2020-05-19 禹创半导体(广州)有限公司 一种像素及包括此像素的micro LED显示装置

Also Published As

Publication number Publication date
JP2023536928A (ja) 2023-08-30
WO2022027428A1 (en) 2022-02-10
US20230230520A1 (en) 2023-07-20
EP4182913A4 (en) 2023-08-30
CN115380322A (zh) 2022-11-22
EP4182913A1 (en) 2023-05-24

Similar Documents

Publication Publication Date Title
US7123220B2 (en) Self-luminous display device
JP6473690B2 (ja) アクティブマトリックスディスプレイのデジタル駆動
JP5361706B2 (ja) 画像処理システム
JP2008058921A (ja) 有機電界発光表示装置の駆動方法
US11094251B2 (en) Coding for avoiding motion artifacts
CN101484929B (zh) 有源矩阵有机发光显示器中灰度再现的方法
US20060066645A1 (en) Method and apparatus for providing a pulse width modulation sequence in a liquid crystal display
WO2019185947A1 (en) Increased pwm depth in digital driving of active matrix displays
JP5596340B2 (ja) 画像処理システム
US7391391B2 (en) Display apparatus
KR20230047156A (ko) 디스플레이 디바이스의 블랭크 서브필드 구동 방법
CN114694564B (zh) 用于有源矩阵显示器的驱动方法
JP4225774B2 (ja) パッシブマトリクス型有機ｅｌ表示装置及びその駆動方法
WO2022027350A1 (en) Digital analog multiplication driving method for a display device
KR101995408B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP2003280606A (ja) 電気光学素子の駆動方法、駆動装置及び電子機器
JPH1118024A (ja) 画像表示方法及び画像表示装置
KR100590105B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR101102972B1 (ko) 펄스 폭 변조를 이용한 디스플레이 드라이버의 구동 방법
JP2005148297A (ja) 表示装置
JP2005345865A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal